JP6331918B2 - 位相同期回路 - Google Patents
位相同期回路 Download PDFInfo
- Publication number
- JP6331918B2 JP6331918B2 JP2014190744A JP2014190744A JP6331918B2 JP 6331918 B2 JP6331918 B2 JP 6331918B2 JP 2014190744 A JP2014190744 A JP 2014190744A JP 2014190744 A JP2014190744 A JP 2014190744A JP 6331918 B2 JP6331918 B2 JP 6331918B2
- Authority
- JP
- Japan
- Prior art keywords
- voltage
- differential
- frequency
- output
- switch
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Active
Links
- 238000006243 chemical reaction Methods 0.000 claims description 11
- 230000015572 biosynthetic process Effects 0.000 claims description 2
- 238000003786 synthesis reaction Methods 0.000 claims description 2
- 238000010586 diagram Methods 0.000 description 32
- 230000010355 oscillation Effects 0.000 description 15
- 230000000694 effects Effects 0.000 description 8
- 239000003990 capacitor Substances 0.000 description 6
- 230000002123 temporal effect Effects 0.000 description 4
- 230000009977 dual effect Effects 0.000 description 3
- 229910000577 Silicon-germanium Inorganic materials 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 238000007796 conventional method Methods 0.000 description 1
- 239000013078 crystal Substances 0.000 description 1
- 230000003247 decreasing effect Effects 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000000034 method Methods 0.000 description 1
- 230000000087 stabilizing effect Effects 0.000 description 1
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Description
図1は、実施の形態1に係るPLL回路の一構成例を示す構成図である。
本PLL回路は、基準信号源1、VCO(電圧制御発振器:Voltage Controlled Oscillator)2、周波数制御回路3、周波数分周器4、位相周波数比較器5、差動チャージポンプ回路6、差動ループフィルタ7、入力スイッチ8、出力スイッチ9を備える。図1において、Ioutは、差動チャージポンプ回路6の出力電流、VfpとVfnは、差動ループフィルタ7の差動出力端子の電位、VtpとVtnはVCO2の差動制御端子の電位を示す。
ここでは、差動線路を並行に接続することをストレート状態といい、差動線路を交差させて接続することをクロス状態という。入力スイッチ8は、差動ループフィルタ7の入力側に接続され、ストレート状態とクロス状態を切り替えることにより、差動ループフィルタ7を流れる電流の方向を変化させる。図2において、+は電流が左から右に流れることを示し、−は電流が右から左に流れることを示す。ストレート状態からクロスの状態を切り替えると、スイッチより左の線路の極性は変化しないが、スイッチより右側の線路の極性は変化する。つまり、スイッチより左の線路に差動チャージポンプ回路6が接続され、スイッチより左の線路に差動ループフィルタ7が接続されると、差動チャージポンプ回路6の電流の方向は変化しないが、差動ループフィルタ7へ流れる電流の方向が変化することになる。
図4は、実施の形態1に係るPLL回路でチャープ信号を生成するときのIout、Vfp、Vfn、Vtp、Vtn、fvcoの時間変化を示す図である。
図4(a)は、三角波出力、図4(b)はのこぎり波出力を表している。上から1段目の図は、チャージポンプ回路6から出力される電流(Iout)の時間変化を示す。上から2段目の図は、差動ループフィルタ7から出力される電圧(Vfp、Vfn)の時間変化を示す。上から3段目の図は、VCO2の制御電圧(Vtp、Vtn)の時間変化を示す。上から4段目の図は、VCO2の出力周波数(fvco)の時間変化を示す。
図5は、実施の形態2に係るPLL回路の一構成例を示す構成図である。
なお、図5中、図1と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態1の構成と比べて、実施の形態2のPLL回路は、VCO2の代わりに周波数オフセット機能を有するVCO10を備え、周波数オフセット制御回路11を追加した点が異なる。
VCO10は、電圧制御発振器における出力周波数に対する制御電圧の特性(以下、V−F特性と呼ぶ)を、制御電圧に対してシフトできる機能をもつ電圧制御発振器である。
図6において、fcはチャープ信号の中心周波数、Vtp−VtnはVCO10の制御電圧、ΔVはV−F特性のオフセット電圧を示す。点線が理想状態のV−F特性を示し、実線が個体ばらつきなどによりV−F特性にオフセットが生じたときの特性を示す。理想状態の場合、VCO10は、電圧が0のときfcで発振する。また、理想状態では、最大発振周波数(fmax)のときの電圧(Vmax)と最小発振周波数(fmin)のときの電圧(Vmin)は、正負の符号が異なるだけで絶対値は同じである。したがって、fmaxのときに出力スイッチ9を切り替えると、電圧の符号が反転し、発振周波数はfminに変化する。
図8は、実施の形態3に係るPLL回路の一構成例を示す構成図である。
なお、図8中、図1と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態1の構成と比べて、実施の形態3のPLL回路は、VCO2の代わりにシングルエンド入力型のVCO12を備え、差動シングルエンド変換回路13を追加した点が異なる。
差動シングルエンド変換回路13は、差動ループフィルタ7から出力スイッチ9を介して入力される差動信号をシングルエンド信号に変換し、VCO12に出力する回路である。
図9は、実施の形態3に係るPLL回路の一構成例を示す構成図である。
なお、図9中、図1と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態3の構成と比べて、実施の形態4のPLL回路は、差動シングルエンド変換回路13の代わりに、差動信号だけでなくオフセット電圧も入力される差動シングルエンド変換回路14を備え、オフセット電圧を出力する周波数オフセット制御回路11を追加した点が異なる。
図10は、実施の形態5に係るPLL回路の一構成例を示す構成図である。
なお、図10中、図1と同一符号は同一又は相当部分を示し、説明を省略する。実施の形態1の構成と比べて、実施の形態5のPLL回路は、基準信号源1のディジタル直接合成発振器(DDS:Direct Digital Synthesizer)15を備え、周波数制御回路3の出力を周波数分周器4ではなく、DDS15に出力している点が異なる。実施の形態1から4では、周波数分周器4の分周比を制御することにより、PLL回路の出力周波数を変化させていたが、実施の形態5のPLL回路では、周波数分周器の分周比は変化させず、DDS15から出力される基準信号を変化させることによりPLL出力周波数を変化させる。
Claims (8)
- 制御電圧により出力信号の周波数を変化させる電圧制御発振器と、
前記電圧制御発振器の出力信号を分周する周波数分周器と、
基準信号の位相と、前記周波数分周器により分周された出力信号の位相とを比較し、位相差に対応する電圧を出力する位相周波数比較器と、
前記位相周波数比較器から出力された電圧を差動電流に変換し、前記差動電流を出力する差動チャージポンプ回路と、
前記差動チャージポンプ回路から出力された前記差動電流の極性を切り替える第1のスイッチと、
前記第1のスイッチから出力された差動電流を差動電圧に変換し、前記差動電圧を前記電圧制御発振器の前記制御電圧として出力する差動ループフィルタと、を備え、
前記電圧制御発振器は、前記差動ループフィルタから出力された差動電圧に基づいてチャープ信号を生成する位相同期回路。 - 前記チャープ信号の周波数掃引方向が切り替わるときに、前記第1のスイッチは、前記差動チャージポンプ回路が出力した前記差動電流の極性を切り替える請求項1記載の位相同期回路。
- 前記差動電圧の極性を切り替える第2の差動スイッチを備えた請求項1又は請求項2に記載の位相同期回路。
- 前記チャープ信号の周波数掃引方向が切り替わるときに、前記第2のスイッチは、前記差動電圧の極性を切り替える請求項3記載の位相同期回路。
- 前記電圧制御発振器の出力周波数に対する前記制御電圧の特性をシフトさせるオフセット電圧を出力する周波数オフセット制御回路を備え、
前記電圧制御発振器は、前記オフセット電圧により前記特性をシフトする請求項1から請求項4のいずれか1項に記載の位相同期回路。 - 前記差動電圧をシングルエンドの電圧に変換し、前記シングルエンドの電圧を前記電圧制御発振器の前記制御電圧として出力する差動シングルエンド変換回路を備えた請求項1から請求項5のいずれか1項に記載の位相同期回路。
- 前記差動電圧をシングルエンドの電圧に変換し、前記シングルエンドの電圧に前記オフセット電圧を加算し、加算した電圧を前記電圧制御発振器の前記制御電圧として出力する差動シングルエンド変換回路を備えた請求項5項に記載の位相同期回路。
- 変調された前記基準信号を出力するディジタル直接合成発振器を備えた請求項1から請求項7のいずれか1項に記載の位相同期回路。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014190744A JP6331918B2 (ja) | 2014-09-19 | 2014-09-19 | 位相同期回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2014190744A JP6331918B2 (ja) | 2014-09-19 | 2014-09-19 | 位相同期回路 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2016063442A JP2016063442A (ja) | 2016-04-25 |
JP6331918B2 true JP6331918B2 (ja) | 2018-05-30 |
Family
ID=55798362
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2014190744A Active JP6331918B2 (ja) | 2014-09-19 | 2014-09-19 | 位相同期回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP6331918B2 (ja) |
Families Citing this family (3)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US10340926B2 (en) * | 2016-10-03 | 2019-07-02 | Analog Devices Global | Fast settling sawtooth ramp generation in a phase-locked loop |
US10931290B2 (en) * | 2018-03-30 | 2021-02-23 | Analog Devices International Unlimited Company | Fast settling ramp generation using phase-locked loop |
US10333529B1 (en) | 2018-08-24 | 2019-06-25 | Semiconductor Components Industries, Llc | Method of forming a conversion circuit and structure therefor |
Family Cites Families (8)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US4695747A (en) * | 1985-06-26 | 1987-09-22 | Data General Corporation | Apparatus increasing diode switching speeds |
US6094101A (en) * | 1999-03-17 | 2000-07-25 | Tropian, Inc. | Direct digital frequency synthesis enabling spur elimination |
JP2006074306A (ja) * | 2004-09-01 | 2006-03-16 | Renesas Technology Corp | 半導体集積回路 |
JP4630381B2 (ja) * | 2007-05-30 | 2011-02-09 | パナソニック株式会社 | スペクトラム拡散制御pll回路及びそのスタートアップ方法 |
CN101842986A (zh) * | 2007-11-02 | 2010-09-22 | 松下电器产业株式会社 | 扩频时钟产生装置 |
JP2010081512A (ja) * | 2008-09-29 | 2010-04-08 | Sony Corp | 信号処理装置及び信号処理方法 |
JP6312197B2 (ja) * | 2013-12-09 | 2018-04-18 | 株式会社メガチップス | クロック生成回路 |
JP6337479B2 (ja) * | 2014-01-24 | 2018-06-06 | 富士通株式会社 | 位相補間クロック発生回路 |
-
2014
- 2014-09-19 JP JP2014190744A patent/JP6331918B2/ja active Active
Also Published As
Publication number | Publication date |
---|---|
JP2016063442A (ja) | 2016-04-25 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6494888B2 (ja) | Pll回路 | |
US11128256B2 (en) | Oscillator circuit | |
KR102469786B1 (ko) | 인젝션 고정 발진기 및 이를 포함하는 반도체 장치 | |
JP6331918B2 (ja) | 位相同期回路 | |
WO1993003545A1 (en) | Phase synchronizing circuit | |
JP2023147600A (ja) | 回路装置及び発振器 | |
JP2004072650A (ja) | 変調機能付き電圧制御発振器 | |
JP4033154B2 (ja) | フラクショナルn周波数シンセサイザ装置 | |
EP3514955B1 (en) | Clock distribution circuit and method for duty cycle correction | |
EP2782253B1 (en) | PLL circuit and phase comparison method in PLL circuit | |
JP6768617B2 (ja) | チャージポンプ回路 | |
JP4735870B2 (ja) | 電圧制御発振器、周波数シンセサイザおよび発振周波数制御方法 | |
JP7151391B2 (ja) | Pllシンセサイザ回路 | |
WO2022249346A1 (ja) | センサインターフェース回路及びセンサモジュール | |
JP4510039B2 (ja) | 位相同期回路 | |
WO2019008672A1 (ja) | Pll回路 | |
JPWO2018163405A1 (ja) | Iq信号源 | |
JP2018113501A (ja) | 電圧制御発振回路及び電圧制御発振回路の制御方法 | |
US7893745B2 (en) | Wideband programmable phase shifting circuit | |
JP2018074231A (ja) | 位相同期ループ | |
JP2009081557A (ja) | 位相ロックループ回路 | |
JP2013125992A (ja) | 発振器 | |
JP2015070464A (ja) | 発振回路 | |
WO2018123199A1 (ja) | 周波数掃引発振回路 | |
US7259635B2 (en) | Arbitrary frequency signal generator |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20161227 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20171115 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20171212 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20180129 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20180403 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20180416 |
|
R151 | Written notification of patent or utility model registration |
Ref document number: 6331918 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R151 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |