CN102868399B - 锁相环频率综合器和锁相环失锁检测及调节方法 - Google Patents

Abstract

本发明公开了一锁相环频率综合器，包括鉴相鉴频器、电荷泵、低通环路滤波器、带有开关电容阵列的压控振荡器、分频器、自动频率控制器电压、比较电路和重锁控制电路，所述电压比较电路在锁相环频率综合器处于锁相环失锁检测阶段时实时判断低通环路滤波器输出至压控振荡器的调谐电压Vtune是否处于预设电压范围，所述重锁控制电路根据电压比较电路的比较结果动态调整压控振荡器的开关电容阵列的控制字的值。本发明还公开了一种相应的锁相环失锁检测及调节方法。通过本发明的锁相环频率综合器和锁相环失锁检测及调节方法，能够避免参考谐波能量的增加，减少干扰，且减少粗调的时间。

Description

锁相环频率综合器和锁相环失锁检测及调节方法

技术领域

本发明涉及无线通信领域，具体涉及一种锁相环频率综合器和锁相环失锁检测及调节方法。

背景技术

典型的基于电荷泵锁相环的频率综合器100的电路图如图1所示，频率综合器100包括：鉴相鉴频器(PFD)102、电荷泵(CP)103（鉴相鉴频器102与电荷泵103整合设置在一个芯片里，所述芯片还可以包括一片内低通环路滤波器（LPF），供选择使用）、低通环路滤波器（LPF）104、压控振荡器（VCO）105、分频器（DIV）106和自动频率控制器（AFC）107。另外，还可根据需要设置一前置分频器，通过前置分频器对参考信号进行分频。在频率综合器100工作时，首先进入频率粗调阶段，启动粗调谐环路，将压控振荡器105（工作频率如为5000MHZ）通过分频器106（分频比如设为496）分频后的频率及参考频率Fref（如10MHZ）分别输出到自动频率控制器107，并在一设定计数时长（例如参考频率Fref计数到40次对应的时间段）对反馈频率进行计数，通过自动频率控制器107的比较器将计数结果与根据压控振荡器105的工作频率及分频器106的分频数设定的预定次数值进行比较，得出每次的差值，自动频率控制器107的逻辑控制电路则根据计数比较的差值依次控制压控振荡器105的开关电容阵列控制字的大小，以实现频率粗调，所述粗调周期较长，例如所述开关电容阵列控制字采用5比特进行表示，按照控制字值由小到大或由大到小的顺序依次搜索，则搜索时间大于2⁵*设定计数时长（其中，搜索时间应为2⁵*搜索周期，每个搜索周期包括对反馈频率计数的高电平和不对反馈频率计数的低电平，每个搜索周期的高电平时长等于设定计数时长），再加上数据处理周期则粗调时间更长。在粗调谐完成后逻辑控制电路产生一使能信号启动锁相环工作，频率综合器100进入闭环细调阶段，锁相环路完成压控振荡器105的精确频率调谐，即鉴相鉴频器102比较参考信号频率Fref和分频器106分频后的频率以得到相差，电荷泵103产生与相差相对应的充放电电荷并通过低通环路滤波器104转换成控制电压来控制压控振荡器105输出频率的增加或降低，以逐步减小参考信号Fref与反馈信号的相差，使锁相环路的输出频率稳定。在锁相环路的输出频率稳定后频率综合器100进入锁相环失锁检测阶段。在频率综合器100的整个工作过程中，粗调谐环路首先工作，此时锁相环路不工作；粗调谐完成后锁相环路工作，粗调谐环路不再工作。使能信号通过图1中的开关实现锁相环路的断开和闭合，以此决定锁相环路是否工作。

然而，在锁相环失锁检测阶段，现有做法是设置一个数字检测电路，不断侦测每个设定周期内反馈时钟的计数值与预定次数值的差值，在某个设定周期内差值大于设定的阀值时判断锁相环失锁，进而使锁相环频率综合器重新进入开环粗调阶段。

这种通过数字检测电路来判定锁相环是否失锁的方法会导致两个不足：一是数字检测电路常开会增加开关噪声，导致参考谐波；二是锁相环失锁后重做开环调制需要较长时间。此外，因为开环粗调是在参考时钟和反馈时钟已经稳定的前提下才能准确工作的，而实际上频率综合器100上电时参考时钟和反馈时钟并不稳定，如果在不稳定的参考时钟和反馈时钟条件下进行计数，必然会导致计数不准确，虽然可以在等待一定时间让参考时钟和反馈时钟稳定后再做开环粗调，但这个时间无法控制，有可能长，有可能短，这也导致重新做开环粗调的时间过长。

发明内容

针对上述问题，本发明的目的在于提供一种锁相环频率综合器及锁相环失锁检测及调节方法，设置一模拟电路检测压控振荡器的调谐电压Vtune以代替数字检测电路，当Vtune不在预设值范围时，便认为锁相环失锁，根据Vtune的大小来增加或减小开关电容阵列控制字的大小，以避免参考谐波能量的增加，减少干扰；并进一步设置一频率稳定检测电路，在做开环粗调前检测参考时钟和反馈时钟是否稳定，以避免开环粗调的失败，从而大大减少了粗调的时间。

为实现上述目的，本发明采用如下技术方案：

锁相环频率综合器，包括鉴相鉴频器、电荷泵、低通环路滤波器、带有开关电容阵列的压控振荡器、分频器和自动频率控制器，所述鉴相鉴频器一个输入端接参考信号，另一个输入端接分频器的一个输出端，鉴相鉴频器的输出端接所述电荷泵的输入端，电荷泵的输出端接所述低通环路滤波器的输入端，低通环路滤波器的输出端接所述压控振荡器的输入端，压控振荡器的输出端接分频器的输入端，自动频率控制器包括计数器、计时电路、比较器和逻辑控制电路，所述计数器的输入端接分频器的另一个输出端，所述计时电路的输入端接参考信号，所述计时电路的输出端接所述计数器，为所述计数器提供周期信号，所述计数器的输出端接比较器的输入端，比较器的输出端接逻辑控制电路的输入端，所述逻辑控制电路的输出端在锁相环频率综合器处于开环频率粗调阶段时输出对压控振荡器的开关电容阵列控制字进行控制的控制信号，以调节压控振荡器的输出频率；

所述锁相环频率综合器还包括电压比较电路和重锁控制电路，所述电压比较电路在锁相环频率综合器处于锁相环失锁检测阶段时实时判断低通环路滤波器输出至压控振荡器的调谐电压Vtune是否处于预设电压范围，所述重锁控制电路根据电压比较电路的比较结果动态调整压控振荡器的开关电容阵列的控制字的值。

一种锁相环失锁检测及调节方法，用于锁相环频率综合器中，所述锁相环频率综合器包括鉴相鉴频器、电荷泵、低通环路滤波器、带有开关电容阵列的压控振荡器、分频器和自动频率控制器，所述鉴相鉴频器一个输入端接参考信号，另一个输入端接分频器的一个输出端，鉴相鉴频器的输出端接所述电荷泵的输入端，电荷泵的输出端接所述低通环路滤波器的输入端，低通环路滤波器的输出端接所述压控振荡器的输入端，压控振荡器的输出端接分频器的输入端，自动频率控制器包括计数器、计时电路、比较器和逻辑控制电路，所述计数器的输入端接分频器的另一个输出端，所述计时电路的输入端接参考信号，所述计时电路的输出端接所述计数器，为所述计数器提供周期信号，所述计数器的输出端接比较器的输入端，比较器的输出端接逻辑控制电路的输入端，所述逻辑控制电路的输出端在锁相环频率综合器处于开环频率粗调阶段时输出对压控振荡器的开关电容阵列控制字进行控制的控制信号，以调节压控振荡器的输出频率，所述锁相环频率综合器还包括电压比较电路和重锁控制电路，所述锁相环失锁检测及调节方法包括：

在锁相环频率综合器处于锁相环失锁检测阶段时，通过电压比较电路实时判断低通环路滤波器输出至压控振荡器的调谐电压Vtune是否处于预设电压范围的判断步骤；

通过重锁控制电路根据电压比较电路的比较结果动态调整压控振荡器的开关电容阵列的控制字的值的调整步骤。

本发明的有益效果在于：

通过设置一模拟电路检测压控振荡器的调谐电压Vtune来判断锁相环是否失锁，避免参考谐波能量的增加，减少干扰；并设置一频率稳定检测电路，在做开环粗调前检测参考时钟和反馈时钟是否稳定，以避免开环粗调的失败，从而大大减少了粗调的时间。

附图说明

图1为现在技术的频率综合器的电路结构示意图；

图2为本发明的频率综合器的电路结构示意图；

图3为本发明的频率综合器中的电压比较电路的电路图；

图4为本发明的频率综合器中频率稳定检测电路的示意图；

图5为本发明的频率综合器在一种实施方式中自动频率控制器的计数器计数值随时间变化曲线和开关电容阵列控制字值随时间变化曲线图。

具体实施方式

下面，结合附图以及具体实施方式，对本发明做进一步描述：

如图2所示，本发明的锁相环频率综合器200的结构与现有技术大致相同，然而，所述鉴相鉴频器202一个输入端接参考信号，另一个输入端接分频器206的一个输出端，自动频率控制器207的计数器的输入端接分频器206的另一个输出端，在开环频率粗调阶段分频器206的分频比与在闭环细调阶段分频器206的分频比不同，即在开环频率粗调阶段分频器206反馈给自动频率控制器207的计数器中的反馈频率Fdiv与在闭环细调阶段分频器206反馈给鉴相鉴频器202的频率不同。

所述锁相环频率综合器200还包括电压比较电路301和重锁控制电路302，所述电压比较电路301在锁相环频率综合器200处于锁相环失锁检测阶段时实时判断低通环路滤波器204输出至压控振荡器205的调谐电压Vtune是否处于预设电压范围内，所述重锁控制电路302根据电压比较电路301的比较结果动态调整压控振荡器205的开关电容阵列的控制字的值。具体地，在本实施方式中，在所述调谐电压Vtune处于预设电压范围（例如0.3V-0.8V）内时，说明锁相环路正常工作，则重锁控制电路302不工作，在所述调谐电压Vtune大于预设电压范围时（即大于0.8V时），说明压控振荡器205的开关电容阵列控制字的值过大，重锁控制电路302则控制压控振荡器205的开关电容阵列控制字的值减少一个单位（例如当开关电容阵列控制字的值采用5比特进行标示，当前值为16，则减少一个单位后即为15），在所述调谐电压Vtune小于预设电压范围时（即小于0.3V时），说明压控振荡器205的开关电容阵列控制字的值过小，重锁控制电路302则控制压控振荡器205的开关电容阵列控制字的值增加一个单位。明显地，在其他实施方式中，对于压控振荡器205来说，如果调谐电压Vtune与工作频率呈反向关系，则在所述调谐电压Vtune处于预设电压范围内时，重锁控制电路302不工作，在所述调谐电压Vtune大于预设电压范围时，重锁控制电路302控制压控振荡器205的开关电容阵列控制字的值相应增加一个单位，在所述调谐电压Vtune小于预设电压范围时，重锁控制电路302控制压控振荡器205的开关电容阵列控制字的值相应减少一个单位。

如图3所示，在优选的实施方式中，所述电压比较电路301包括两个电压比较器3011、3012、一个参考电平电路3013、第一电平输出端及第二电平输出端，所述第一电平输出端及第二电平输出端分别连接至重锁控制电路302，所述参考电平电路3013由若干电阻及一压控开关（例如采用如图所示的N型MOS管，当end_afc为高电平时，所述参考电平电路3013工作）串接至一电源组成，所述两个电压比较器3011、3012用于比较调谐电压Vtune与预设电压范围的最大值（如0.8V）及最小值（如0.3V）的大小关系，在调谐电压Vtune处于预设电压范围内时分别输出低电平至第一电平输出端及第二电平输出端，在调谐电压Vtune大于预设电压范围时输出低电平至第一电平输出端及输出高电平至第二电平输出端，在调谐电压Vtune小于预设电压范围时输出高电平至第一电平输出端及输出低电平至第二电平输出端。相应地，重锁控制电路302侦测第一及第二电平输出端的电平，在第一电平输出端及第二电平输出端均处于低电平时不工作，在第一电平输出端处于低电平且第二电平输出端处于高电平时控制压控振荡器205的开关电容阵列控制字的值减少一个单位，在第一电平输出端处于高电平且第二电平输出端处于低电平时控制压控振荡器205的开关电容阵列控制字的值增加一个单位。在本实施方式中，为了能够更精确地控制整个调节过程，重锁控制电路302在侦测第一或第二电平输出端的电平为高电平时间隔一设定时间（如80us）再次侦测，如果第一或第二电平输出端的电平仍然为高电平，则确定所述第一或第二电平输出端的电平为高电平。

可以理解的是，在其他实施方式中，所述电压比较电路301还可以包括两个反相器等部件，所述两个电压比较器分别接两个反相器后作为第一电平输出端和第二电平输出端，则根据调谐电压Vtune与预设电压范围的关系输出至第一电平输出端及第二电平输出端的电平完全与上述实施方式中的电平相反，重锁控制电路302则根据相应的电平控制压控振荡器205的开关电容阵列控制字的值不变、增加或者减少一个单位。当然电压比较电路301还可以只包括一个反相器接入第一电平输出端或第二电平输出端前面，则判断及处理过程也与上述方式类似。

请结合图1和图4，在本实施方式中，锁相环频率综合器200还包括一频率稳定检测电路303，用于在锁相环频率综合器200进入开环粗调阶段前检测参考信号频率Fref和压控振荡器205经由分频器206分频后的反馈信号频率（所述反馈信号与开环粗调阶段分频器206反馈至计数器的频率相同，或者与闭环细调阶段分频器206反馈至鉴相鉴频器202相同，或者与两者的频率均不同）是否稳定，并在判断参考信号Fref和反馈信号的频率均稳定后发出一控制信号，使锁相环频率综合器200启动粗调谐环路，进入开环频率粗调阶段。其中，在锁相环频率综合器200开机后至进入开环频率粗调阶段的过程中压控振荡器205被提供一固定控制电压。通过设置所述频率稳定检测电路303，在锁相环频率综合器开环粗调前检测参考时钟和反馈时钟是否稳定，以避免开环粗调的失败，从而大大减少了开环数字粗调的时间。

具体地，所述频率稳定检测电路303包括第一计数器A、第二计数器B、比较器C、至少三个临时寄存器1、2、3及控制信号产生电路3031，所述第一计数器A用于对参考信号频率Fref进行预定次数（如1000次）的计数，作为计数周期，所述第二计数器B用于在每个计数周期内对反馈信号频率进行计数，所述比较器C用于计算所述预定次数（如1000次）与第二计数器B的计数值的差值，并将每次的差值依次顺序并循环地存储至所述至少三个临时寄存器，所述控制信号产生电路3031用于比较得出依次存储的差值之间的差额，判断所述差额是否小于预定数（如2次），并在连续两个差额小于预定数时判断参考信号Fref和反馈信号的频率均稳定，发出所述控制信号。例如，经过三个计数周期后，比较器C得出的比较差值X1、X2及X3分别依次存入临时寄存器1、2、3，控制信号产生电路3031得出差额（X2-X1）及（X3-X2），如果（X2-X1）及（X3-X2）都小于预定数，则发出所述控制信号，否则在第四个计数周期，比较器C得出比较差值X4，并存储覆盖至临时寄存器1（如果只有三个临时寄存器），控制信号产生电路3031得出差额（X4-X3），如果（X3-X2）及（X4-X3）都小于预定数，则发出所述控制信号，否则进入下个计数周期继续判断。

请参考图5，为自动频率控制器的计数器计数值随时间变化曲线（图中上半部分）和开关电容阵列控制字值随时间变化曲线（图中下半部分）图。在该实施方式中，压控振荡器振荡工作频率为5040MHz，计数参考值N为1260，开关电容阵列控制字值cap_value初始为16（图中单位v没有物理意义，1.26kv表示整数值1260，其中k单位表示1000缩写）。控制参考频率Fref由12MHz跳变为11MHz，之后一直稳定在10MHz（0us-510us），即在510us之前，参考频率是不稳定的。由图中上半部分可看出，在510us之前，自动频率控制器207的计数器不作计数工作。直到510us后，参考频率Fref稳定了，计数器才开始计数，即锁相环频率综合器200进入开环粗调阶段。

在本实施方式中，在开环频率粗调阶段，当压控振荡器205被提供一固定控制电压时，本发明的分频器206对压控振荡器205的输出频率进行整数或小数分频（如进行2分频、3分频、4分频、16分频、等等），使得分频器206输出至自动频率控制器207的计数器中的反馈频率Fdiv明显大于参考信号的频率Fref，且反馈频率Fdiv明显大于分频器206在闭环细调阶段反馈至鉴相鉴频器202的频率。

在现有技术中，通过分频器106分频后输入至自动频率控制器107的计数器中的频率（例如为5000/496MHZ）与参考信号的频率Fref非常接近（如Fref为10MHZ），为了达到较高地精度，设定的计数时长（每个搜索周期的高电平时长）要足够大以使得计数器对反馈频率的计数相对Fref的计数差值更加明显，例如设定参考频率Fref计数到40次对应的时间段为设定周期，相应地在一个设定周期内对反馈频率的计数达到44次，即差值为4次以内才能达到粗调的要求。而采用本发明的锁相环频率综合器，分频器206在闭环阶段的分频数可能是在开环阶段分频数的2倍以上，如2倍、3倍、10倍、20倍甚至更大，通过分频后，分频器206输入至自动频率控制器207的计数器中的频率Fdiv（例如为300MHZ或400MHZ等）会明显大于参考信号的频率Fref（例如为10MHZ），且反馈频率Fdiv会明显大于分频器206在闭环细调阶段反馈至鉴相鉴频器202的频率（例如为5000/496MHZ）。为了达到与现有技术相同的精度，可极大地降低设定计数时长的长度。

具体可通过一实例进行说明，在现有技术里，设置参考频率为10MHZ，设定计数时长为4us（即搜索周期的高电平时长为4us，搜索周期的低电平期不进行计数）,分频器106的分频比为496，压控振荡器105的工作频率为5000MHZ，则对反馈频率计数值为(5000/496)*4,即40.3222个，在压控振荡器105的工作频率增加40MHZ而变为5040MHZ后，对反馈频率计数值为(5040/496)*4,即40.645个。而在本发明里，在设置参考频率为10MHZ、设定计数时长为4us时，设定分频器206的分频比为16，在压控振荡器205的工作频率为5000MHZ时，对反馈频率计数值为（5000/16）*4，即1250个，而在压控振荡器205的工作频率增加40MHZ而变为5040MHZ后，对反馈频率计数值为（5040/16）*4，即1260个。即现有技术如果与本发明同样都采用4us的设定计数时长，在压控振荡器的工作频率从5000MZH变为5040MHZ后，计数值都是40个（计数器只能计整数值），并不能达到本发明的有（1260-1250），即10个比较差值的精度。要想达到同样的10个差值的精度，现有技术就必须要延长设定计数时长至124us，从而压控振荡器工作频率为5000MHZ时，计数值为(5000/496)*124，即1250个，压控振荡器工作频率为5040MHZ时，计数值为(5040/496)*124，即1260个，从而达到与本发明相同的精度。故，相对现有技术来说，本发明的技术方案可以在保证同样精度的情况下减少设定计数时长的长度（如由12us减少至4us），从而大大缩短了开环粗调的时间。

一种锁相环失锁检测及调节方法，包括步骤：

在锁相环频率综合器处于锁相环失锁检测阶段时，通过电压比较电路实时判断低通环路滤波器输出至压控振荡器的调谐电压Vtune是否处于预设电压范围的判断步骤；

通过重锁控制电路根据电压比较电路的比较结果动态调整压控振荡器的开关电容阵列的控制字的值的调整步骤。 

具体地，所述判断及调整步骤为：

在所述调谐电压Vtune处于预设电压范围内时，控制重锁控制电路不工作，在所述调谐电压Vtune大于预设电压范围时，通过重锁控制电路控制压控振荡器的开关电容阵列控制字的值增加或者减少一个单位，在所述调谐电压Vtune小于预设电压范围时，通过重锁控制电路控制压控振荡器的开关电容阵列控制字的值减少或者增加一个单位。

对于本领域的技术人员来说，可根据以上描述的技术方案以及构思，做出其它各种相应的改变以及变形，而所有的这些改变以及变形都应该属于本发明权利要求的保护范围之内。

Claims (5)

1.锁相环频率综合器，包括鉴相鉴频器、电荷泵、低通环路滤波器、带有开关电容阵列的压控振荡器、分频器和自动频率控制器，所述鉴相鉴频器一个输入端接参考信号，另一个输入端接分频器的一个输出端，鉴相鉴频器的输出端接所述电荷泵的输入端，电荷泵的输出端接所述低通环路滤波器的输入端，低通环路滤波器的输出端接所述压控振荡器的输入端，压控振荡器的输出端接分频器的输入端，自动频率控制器包括计数器、计时电路、比较器和逻辑控制电路，其特征在于，所述计数器的输入端接分频器的另一个输出端，所述计时电路的输入端接参考信号，所述计时电路的输出端接所述计数器，为所述计数器提供周期信号，所述计数器的输出端接比较器的输入端，比较器的输出端接逻辑控制电路的输入端，所述逻辑控制电路的输出端在锁相环频率综合器处于开环频率粗调阶段时输出对压控振荡器的开关电容阵列控制字进行控制的控制信号，以调节压控振荡器的输出频率；

所述锁相环频率综合器还包括电压比较电路和重锁控制电路，所述电压比较电路在锁相环频率综合器处于锁相环失锁检测阶段时实时判断低通环路滤波器输出至压控振荡器的调谐电压Vtune是否处于预设电压范围，所述重锁控制电路根据电压比较电路的比较结果动态调整压控振荡器的开关电容阵列的控制字的值；

在所述调谐电压Vtune处于预设电压范围内时，重锁控制电路不工作，在所述调谐电压Vtune大于预设电压范围时，重锁控制电路控制压控振荡器的开关电容阵列控制字的值增加或者减少一个单位，在所述调谐电压Vtune小于预设电压范围时，重锁控制电路控制压控振荡器的开关电容阵列控制字的值减少或者增加一个单位；

锁相环频率综合器还包括一频率稳定检测电路，用于在锁相环频率综合器进入开环粗调阶段前检测参考信号频率和压控振荡器经由分频器分频后的反馈信号频率是否稳定，并在判断参考信号和反馈信号的频率均稳定后发出一控制信号，使锁相环频率综合器启动粗调谐环路，进入开环频率粗调阶段，其中，在锁相环频率综合器开机后至进入开环频率粗调阶段的过程中压控振荡器被提供一固定控制电压。

2.如权利要求1所述的锁相环频率综合器，其特征在于，所述电压比较电路包括两个电压比较器、一个参考电平电路、第一电平输出端及第二电平输出端，所述第一电平输出端及第二电平输出端分别连接至重锁控制电路，所述参考电平电路由若干电阻及一压控开关串接至电源组成，所述压控开关被提供控制电压时闭合，所述参考电平电路工作，所述两个电压比较器用于比较调谐电压Vtune与预设电压范围的最大值及最小值的大小关系，在调谐电压Vtune处于预设电压范围内时分别输出低电平至第一电平输出端及第二电平输出端，在调谐电压Vtune大于预设电压范围时输出低电平至第一电平输出端及输出高电平至第二电平输出端，在调谐电压Vtune小于预设电压范围时输出高电平至第一电平输出端及输出低电平至第二电平输出端；

重锁控制电路在第一电平输出端及第二电平输出端均处于低电平时不工作，在第一电平输出端处于低电平且第二电平输出端处于高电平时控制压控振荡器的开关电容阵列控制字的值减少一个单位，在第一电平输出端处于高电平且第二电平输出端处于低电平时控制压控振荡器的开关电容阵列控制字的值增加一个单位。

3.如权利要求1所述的锁相环频率综合器，其特征在于，所述电压比较电路包括两个电压比较器、一个参考电平电路、两个反相器、第一电平输出端及第二电平输出端，所述两个电压比较器分别接两个反相器后作为第一电平输出端和第二电平输出端，所述第一电平输出端及第二电平输出端分别连接至重锁控制电路，所述参考电平电路由若干电阻及一压控开关串接至电源组成，所述压控开关被提供控制电压时闭合，所述参考电平电路工作，所述两个电压比较器用于比较调谐电压Vtune与预设电压范围的最大值及最小值的大小关系，在调谐电压Vtune处于预设电压范围内时分别输出高电平至第一电平输出端及第二电平输出端，在调谐电压Vtune大于预设电压范围时输出高电平至第一电平输出端及输出低电平至第二电平输出端，在调谐电压Vtune小于预设电压范围时输出低电平至第一电平输出端及输出高电平至第二电平输出端；

重锁控制电路在第一电平输出端及第二电平输出端均处于高电平时不工作，在第一电平输出端处于高电平且第二电平输出端处于低电平时控制压控振荡器的开关电容阵列控制字的值减少一个单位，在第一电平输出端处于低电平且第二电平输出端处于高电平时控制压控振荡器的开关电容阵列控制字的值增加一个单位。

4.如权利要求1所述的锁相环频率综合器，其特征在于，所述频率稳定检测电路包括第一计数器、第二计数器、比较器、至少三个临时寄存器及控制信号产生电路，所述第一计数器用于对参考信号频率进行预定次数的计数，作为计数周期，所述第二计数器用于在每个计数周期内对反馈信号频率进行计数，所述比较器用于在每个计数周期内计算所述预定次数与第二计数器的计数值的差值，并将每次的差值依次顺序并循环地存储至所述至少三个临时寄存器，所述控制信号产生电路用于比较得出依次存储的差值之间的差额，判断所述差额是否小于预定数，并在连续两个差额小于预定数时判断参考信号和反馈信号的频率均稳定，发出所述控制信号。

5.如权利要求1所述的锁相环频率综合器，其特征在于，在开环频率粗调阶段分频器的分频比与在闭环细调阶段分频器的分频比不同，在开环频率粗调阶段，分频器对压控振荡器的输出频率进行分频，使得分频器输出至自动频率控制器的计数器中的反馈频率Fdiv明显大于参考信号的频率Fref，且反馈频率Fdiv明显大于分频器在闭环细调阶段反馈至鉴相鉴频器的频率。