CN101557230B - 一种锁相环自校准系统以及方法 - Google Patents

一种锁相环自校准系统以及方法 Download PDF

Info

Publication number
CN101557230B
CN101557230B CN2008100359019A CN200810035901A CN101557230B CN 101557230 B CN101557230 B CN 101557230B CN 2008100359019 A CN2008100359019 A CN 2008100359019A CN 200810035901 A CN200810035901 A CN 200810035901A CN 101557230 B CN101557230 B CN 101557230B
Authority
CN
China
Prior art keywords
signal
phase
locked loop
control signal
calibration
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2008100359019A
Other languages
English (en)
Other versions
CN101557230A (zh
Inventor
杨翼
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Semiconductor Manufacturing International Shanghai Corp
Original Assignee
Semiconductor Manufacturing International Shanghai Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Semiconductor Manufacturing International Shanghai Corp filed Critical Semiconductor Manufacturing International Shanghai Corp
Priority to CN2008100359019A priority Critical patent/CN101557230B/zh
Publication of CN101557230A publication Critical patent/CN101557230A/zh
Application granted granted Critical
Publication of CN101557230B publication Critical patent/CN101557230B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供了一种锁相环自校准系统以及方法。现有技术从控制信号序列中以一预设间隔选取控制信号且发送至压控振荡器，从而易出现锁相环锁定在距压控振荡器的供电电源较近的不稳定区的现象，进而会影响锁相环锁定的稳定性和可靠性。本发明先统计输入信号的脉冲数量，且在所统计出的脉冲数量为一预设计数值时判断基准信号的频率是否大于反馈信号的频率，并在大于时从控制信号序列中以一预设间隔选取一控制信号且发送至压控振荡器，而在小于时判断供电电源与压控信号间的电压差是否不大于一临界值，并在判断结果为是时从控制信号序列中撷取最近所发送的控制信号的下一个控制信号且发送至压控振荡器。本发明可提高锁相环锁定的稳定性和可靠性。

Description

一种锁相环自校准系统以及方法
技术领域
本发明涉及锁相环电路，尤其涉及一种锁相环自校准系统以及方法。
背景技术
电脑、手机、数码相机等电子产品对其部件都有着严格的时序要求，因此能确保输出信号和基准信号同步的锁相环(PLL)就成为上述电子产品中必不可少的部件。
参见图1，其显示了现有技术中的锁相环自校准系统的结构，如图所示，锁相环自校准系统1设置在锁相环2上，该自校准系统1包括相互连接的脉冲统计模块10、第一判断模块11和控制模块12。该锁相环2包括设置在前向通道上且依次相互连接的输入分频器20、鉴频鉴相器(PFD)21、电荷泵(CP)22、低通滤波器(LPF)23、压控振荡器(VCO)24和设置在反馈回路上的反馈分频器25，输入信号Fin从输入分频器20输入且经其分频后成为基准信号R，压控信号Vctr输入压控振荡器24且经其处理后成为输出信号Fout，输出信号Fout从压控震荡器24输出且经反馈分频器25分频后成为反馈信号V。该压控振荡器24具有供电电源240和可变电容单元241，该可变电容单元241的电容调变范围为一降序排列的预设电容序列。该脉冲统计模块10用于统计输入信号Fin的脉冲数量且在计满一预设计数值(通常为500)后输出第一触发信号至该第一判断模块11，该第一判断模块11在接收到该第一触发信号后判断基准信号R的频率是否大于反馈信号V的频率且在是时发送一第二触发信号至该控制模块12，该控制模块12具有用于存储控制该可变电容单元241的电容值遍历该预设电容序列的控制信号序列的存储单元120，该控制模块12接收到该第二触发信号时从控制信号序列中以一预设间隔选取控制信号且发送至压控振荡器24以降低可变电容单元241的电容值，从而实现快速锁定锁相环2的目的。
参见图2，上述锁相环自校准系统1在锁相环2进行锁定时其所发出的控制信号会控制锁相环2的压控振荡器24锁定在A点，A点位于压控振荡器24的不稳定区I中，其所对应的压控信号Vctr非常接近压控振荡器24的供电电源241的电压，此时压控振荡器24工作非常不稳定，从而会影响整个锁相环的工作稳定性和可靠性。
因此，如何提供一种锁相环自校准系统以及方法以提高锁相环锁定的稳定性，并有效提高锁相环的可靠性，已成为业界亟待解决的技术问题。
发明内容
本发明的目的在于提供一种锁相环自校准系统以及方法，通过所述系统以及方法可提高锁相环锁定的稳定性，并有效提高锁相环的可靠性。
本发明的目的是这样实现的：一种锁相环自校准系统，设置在具有输入分频器、压控振荡器和反馈分频器的锁相环上，其中，输入信号从输入分频器输入且经其分频后成为基准信号，压控信号输入压控振荡器且经其处理后成为输出信号，输出信号经反馈分频器分频后成为反馈信号，该压控振荡器具有一供电电源和一可变电容单元，该可变电容单元的电容调变范围为一降序排列的预设电容序列，该自校准系统包括脉冲统计模块、第一判断模块和控制模块，该控制模块具有控制该可变电容单元的电容值顺序遍历该预设电容序列的控制信号序列，该脉冲统计模块用于统计输入信号的脉冲数量且在计满一预设计数值后输出一第一触发信号，该第一判断模块在接收到该第一触发信号后判断基准信号的频率是否大于反馈信号的频率且在是时输出一第二触发信号，并在否时输出一第三触发信号，该控制模块在接收到该第二触发信号时从控制信号序列中以一预设间隔选取控制信号且发送至压控振荡器，该自校准系统还包括第二判断模块，该第二判断模块在接收到该第三触发信号时判断供电电源与压控信号间的电压差是否不大于一临界值，若是则发送第四触发信号至控制模块，该控制模块在接收到该第四触发信号时从控制信号序列中撷取最近所发送的控制信号的下一个控制信号且发送至压控振荡器。
在上述的锁相环自校准系统中，该控制信号序列为1111、1110、1101、1100、1011、1010、1001、1000、0111、0110、0101、0100、0011、0010、0001和0000。
在上述的锁相环自校准系统中，该预设间隔为2或3。
在上述的锁相环自校准系统中，该预设计数值为500。
在上述的锁相环自校准系统中，该临界值范围为0.08至0.12伏。
本发明还提供一种使用上述的锁相环自校准系统进行自校准的方法，在锁相环上电后进行，该方法包括以下步骤：a、统计输入信号的脉冲数量；b、判断所统计出的脉冲数量是否为该预设计数值，若是则继续步骤c，若否则返回步骤b；c、判断基准信号的频率是否大于反馈信号的频率，若是则继续步骤e，若否则继续步骤f；e、从控制信号序列中以一预设间隔选取一控制信号且发送至压控振荡器以降低压控振荡器的电容值并返回步骤c；f、判断供电电源与压控信号间的电压差是否不大于一临界值，若否则结束，若是则从控制信号序列中撷取最近所发送的控制信号的下一个控制信号且发送至压控振荡器并返回步骤c。
在上述的锁相环自校准方法中，该控制信号序列为1111、1110、1101、1100、1011、1010、1001、1000、0111、0110、0101、0100、0011、0010、0001和0000。
在上述的锁相环自校准方法中，在步骤e中，该预设间隔为2或3。
在上述的锁相环自校准方法中，在步骤b中，该预设计数值为500。
在上述的锁相环自校准方法中，该临界值范围为0.08至0.12伏。
与现有技术中从控制信号序列中以一预设间隔选取控制信号且发送至压控振荡器，从而会出现锁相环锁定在距压控振荡器的供电电源较近的不稳定区相比，本发明的锁相环自校准系统以及方法在锁相环锁定后通过判断压控振荡器的供电电源与压控信号之差是否不大于一临界值来判断锁相环是否锁定在不稳定区，且在进入不稳定区后从控制信号序列中撷取最近所发送的控制信号的下一个控制信号且发送至压控振荡器，如此可避免锁相环锁定在不稳定区，可大大提高锁定的稳定性，并有效提高锁相环的可靠性。
附图说明
本发明的锁相环自校准系统以及方法由以下的实施例及附图给出。
图1是现有技术中的锁相环自校准系统的组成结构示意图。
图2是现有技术中压控振荡器的工作曲线图。
图3是本发明的锁相环自校准系统的组成结构示意图。
图4是本发明中压控振荡器的工作曲线图。
图5是本发明的锁相环自校准方法的流程图。
具体实施方式
以下将对本发明的锁相环自校准系统以及方法结合附图作进一步的详细描述。
参见图3，本发明的锁相环自校准系统3设置在锁相环2上，所述自校准系统3包括脉冲统计模块30、第一判断模块31、控制模块32和第二判断模块33。所述锁相环2包括设置在前向通道上且依次相互连接的输入分频器20、鉴频鉴相器21、电荷泵22、低通滤波器23、压控振荡器24和设置在反馈回路上的反馈分频器25，所述压控振荡器24具有供电电源240和可变电容单元241，所述可变电容单元241的电容调变范围为一降序排列的预设电容序列。输入信号Fin从输入分频器20输入且经其分频后成为基准信号R，压控信号Vctr输入压控振荡器24且经其处理后成为输出信号Fout，输出信号Fout从压控振荡器24输出且经反馈分频器25分频后成为反馈信号V。将基准信号R和反馈信号V同时送入鉴频鉴相器21中进行比较，且依据比较结果产生充放电信号控制电荷泵22对低通滤波器23进行充放电，低通滤波器23依据电荷泵22对其的充放电来产生控制电压Vctr来控制压控振荡器24产生输出信号Fout。以下将对本发明的锁相环自校准系统3的构件进行详细说明。
所述脉冲统计模块30用于统计输入信号Fin的脉冲数量且在计满一预设计数值后输出第一触发信号至所述第一判断模块31。在本实施例中，所述预设计数值为500。
所述第一判断模块31连接在脉冲统计模块30上且在接收到所述第一触发信号后判断基准信号R的频率是否大于反馈信号V的频率且在是时发送一第二触发信号至所述控制模块32，并在否时输出一第三触发信号。
所述控制模块32具有用于存储控制所述可变电容单元241的电容值顺序遍历所述预设电容序列的控制信号序列的存储单元320，所述控制模块32在接收到所述第二触发信号时从控制信号序列中以一预设间隔选取控制信号且发送至压控振荡器24以降低压控振荡器24的电容值，所述预设间隔为2或3。在本实施例中，所述控制信号序列为1111、1110、1101、1100、1011、1010、1001、1000、0111、0110、0101、0100、0011、0010、0001和0000，所述预设间隔为3，所述控制模块32在初次选取控制信号时直接选取1100的控制信号。
所述第二判断模块33在接收到所述第三触发信号时判断供电电源241与压控信号间的电压差是否不大于一临界值，若是则发送一第四触发信号至控制模块33，其中，所述临界值范围为0.08至0.12伏。在本实施例中，所述临界值为0.10伏。
所述控制模块33在接收到所述第四触发信号时从存储单元320所存储的控制信号序列中撷取最近所发送的控制信号的下一个控制信号且发送至压控振荡器24。
为进一步说明本发明的锁相环自校准系统3的原理及功效，参见图3和图4，并以控制模块32依次发送了控制信号1100、1000和0100至压控振荡器24后锁相环2锁定在A点为例进行说明，此时第一判断模块31判断出基准信号R的频率不大于反馈信号V的频率且输出一第三触发信号，所述第二判断模块33接收到所述第三触发信号且判断出供电电源241与压控信号(即A点所对应的压控电压)间的电压差不大于所述临界值(即0.10伏)，并发送一第四触发信号至控制模块33，所述控制模块33接收所述第四触发信号并从存储单元320所存储的控制信号序列中撷取最近所发送的控制信号(即0100)的下一个控制信号(即0011)且发送至压控振荡器24，随后压控振荡器24稳定在(即锁相环2锁定在)B点，如此可避免压控振荡器24工作在不稳定区I(所述不稳定区I左边端点的电压值为供电电源的电压减去临界值，右边端点的电压值为供电电源的电压，在此供电电源的电压为3.2伏)。
参见图5，本发明的锁相环自校准方法在锁相环上电后进行，其首先进行步骤S50，统计输入信号的脉冲数量。在本实施例中，通过统计基准信号的脉冲数量来统计输入信号的脉冲数量。
接着继续步骤S51，判断所统计出的脉冲数量是否为所述预设计数值，若是则继续步骤S52，若否则返回步骤S51。在本实施例中，所述预设计数值为500。
接着继续步骤S52，判断基准信号的频率是否大于反馈信号的频率，若是则继续步骤S53，若否则继续步骤S54。
接着继续步骤S53，从控制信号序列中以一预设间隔选取一控制信号且发送至压控振荡器以降低压控振荡器的电容值，并返回步骤S52，其中，所述预设间隔为2或3。在本实施例中，所述控制信号序列为1111、1110、1101、1100、1011、1010、1001、1000、0111、0110、0101、0100、0011、0010、0001和0000。
接着继续步骤S54，判断供电电源与压控信号间的电压差是否不大于一临界值，其中，所述临界值范围为0.08至0.12伏，若否则结束，若是则继续步骤S55。
接着继续步骤S55，从控制信号序列中撷取最近所发送的控制信号的下一个控制信号且发送至压控振荡器并返回步骤S52。
综上所述，本发明的锁相环自校准系统以及方法在锁相环锁定后通过判断供电电源与压控信号之差是否不大于一临界值来判断锁相环是否锁定在不稳定区，且在进入不稳定区后从控制信号序列中撷取最近所发送的控制信号的下一个控制信号且发送至压控振荡器，如此可避免锁相环锁定在不稳定区，可大大提高锁定的稳定性，并有效提高锁相环的可靠性。

Claims (10)

1. 一种锁相环自校准系统，设置在具有输入分频器、压控振荡器和反馈分频器的锁相环上，其中，输入信号从输入分频器输入且经其分频后成为基准信号，压控信号输入压控振荡器且经其处理后成为输出信号，输出信号经反馈分频器分频后成为反馈信号，该压控振荡器具有一供电电源和一可变电容单元，该可变电容单元的电容调变范围为一降序排列的预设电容序列，该自校准系统包括脉冲统计模块、第一判断模块和控制模块，该控制模块具有控制该可变电容单元的电容值顺序遍历该预设电容序列的控制信号序列，该脉冲统计模块用于统计输入信号的脉冲数量且在计满一预设计数值后输出一第一触发信号，该第一判断模块在接收到该第一触发信号后判断基准信号的频率是否大于反馈信号的频率且在是时输出一第二触发信号，并在否时输出一第三触发信号，该控制模块在接收到该第二触发信号时从控制信号序列中以一预设间隔选取控制信号且发送至压控振荡器，其特征在于，该自校准系统还包括第二判断模块，该第二判断模块在接收到该第三触发信号时判断供电电源与压控信号间的电压差是否不大于一临界值，若是则发送一第四触发信号至控制模块，该控制模块在接收到该第四触发信号时从控制信号序列中撷取最近所发送的控制信号的下一个控制信号且发送至压控振荡器。
2. 如权利要求1所述的锁相环自校准系统，其特征在于，该控制信号序列为1111、1110、1101、1100、1011、1010、1001、1000、0111、0110、0101、0100、0011、0010、0001和0000。
3. 如权利要求2所述的锁相环自校准系统，其特征在于，该预设间隔为2或3。
4. 如权利要求1所述的锁相环自校准系统，其特征在于，该预设计数值为500。
5. 如权利要求1所述的锁相环自校准系统，其特征在于，该临界值范围为0.08至0.12伏。
6. 一种使用权利要求1所述的锁相环自校准系统进行锁相环自校准的方法，在锁相环上电后进行，其特征在于，该方法包括以下步骤：a、统计输入信号的脉冲数量；b、判断所统计出的脉冲数量是否为该预设计数值，若是则继续步骤c，若否则返回步骤b；c、判断基准信号的频率是否大于反馈信号的频率，若是则继续步骤e，若否则继续步骤f；e、从控制信号序列中以一预设间隔选取一控制信号且发送至压控振荡器以降低压控振荡器的电容值并返回步骤c；f、判断供电电源与压控信号间的电压差是否不大于一临界值，若否则结束，若是则从控制信号序列中撷取最近所发送的控制信号的下一个控制信号且发送至压控振荡器并返回步骤c。
7. 如权利要求6所述的锁相环自校准方法，其特征在于，该控制信号序列为1111、1110、1101、1100、1011、1010、1001、1000、0111、0110、0101、0100、0011、0010、0001和0000。
8. 如权利要求7所述的锁相环自校准方法，其特征在于，在步骤e中，该预设间隔为2或3。
9. 如权利要求6所述的锁相环自校准方法，其特征在于，在步骤b中，该预设计数值为500。
10. 如权利要求6所述的锁相环自校准方法，其特征在于，该临界值范围为0.08至0.12伏。
CN2008100359019A 2008-04-10 2008-04-10 一种锁相环自校准系统以及方法 Active CN101557230B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2008100359019A CN101557230B (zh) 2008-04-10 2008-04-10 一种锁相环自校准系统以及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2008100359019A CN101557230B (zh) 2008-04-10 2008-04-10 一种锁相环自校准系统以及方法

Publications (2)

Publication Number Publication Date
CN101557230A CN101557230A (zh) 2009-10-14
CN101557230B true CN101557230B (zh) 2011-07-20

Family

ID=41175196

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2008100359019A Active CN101557230B (zh) 2008-04-10 2008-04-10 一种锁相环自校准系统以及方法

Country Status (1)

Country Link
CN (1) CN101557230B (zh)

Families Citing this family (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011103603A (ja) * 2009-11-11 2011-05-26 Sony Corp 無線送信装置、無線受信装置、無線通信システム及び無線通信方法
US9621174B2 (en) * 2015-05-12 2017-04-11 Intel Corporation Frequency calibration method for a voltage-controlled oscillator
CN106059579B (zh) * 2016-06-28 2019-01-04 上海华虹宏力半导体制造有限公司 一种osc频率自动校准及测试的电路结构和方法

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272002A (zh) * 1999-04-28 2000-11-01 日本电气株式会社 使用电荷泵的锁相环频率合成器
CN1859006A (zh) * 2005-10-21 2006-11-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法
CN1326304C (zh) * 2001-04-24 2007-07-11 精工电子有限公司 电池状态监视电路和电池设备

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1272002A (zh) * 1999-04-28 2000-11-01 日本电气株式会社 使用电荷泵的锁相环频率合成器
CN1326304C (zh) * 2001-04-24 2007-07-11 精工电子有限公司 电池状态监视电路和电池设备
CN1859006A (zh) * 2005-10-21 2006-11-08 华为技术有限公司 一种模拟锁相环实现保持功能的系统和方法

Also Published As

Publication number Publication date
CN101557230A (zh) 2009-10-14

Similar Documents

Publication Publication Date Title
Chiu et al. A dynamic phase error compensation technique for fast-locking phase-locked loops
KR100418236B1 (ko) 위상 동기 루프
CN102868399B (zh) 锁相环频率综合器和锁相环失锁检测及调节方法
EP0272938A2 (en) Frequency synthesizer
CN101436859A (zh) 一种快速锁定的频率发生器
CN102158221B (zh) 锁相环及其快速锁定装置
CN100553148C (zh) 具有改进的锁相/解锁检测功能的锁相回路
CN101123435B (zh) 调整锁相环的振荡器的方法与相关的频率合成器
CN101188420A (zh) 可自动校正振荡频率范围的回路系统及其相关方法
CN101399542A (zh) 具有温度漂移补偿的锁相环及其方法
CN112234981B (zh) 数据与时钟恢复电路
CN108768393B (zh) 一种用于pll频率综合器的周跳抑制电路
CN101557230B (zh) 一种锁相环自校准系统以及方法
US20080191760A1 (en) PLLS covering wide operating frequency ranges
US7724093B2 (en) Phase locked loop with two-step control
CN103329440A (zh) 相位频率检测方法
CN103078636A (zh) 锁相环系统
CN101557229A (zh) 锁相环自校准系统以及方法
CN111294043B (zh) 一种基于pll的自动恢复外部时钟的系统
US20120076180A1 (en) Phase-locked loop and radio communication device
US8810291B2 (en) Phase-locked loop
CN101013894B (zh) 具有宽锁频范围的锁相回路及其操作方法
CN110365331B (zh) 一种用于集成锁相环的锁定检测装置
CN115361015B (zh) 一种锁相环电路及其控制方法、锁相环芯片
US20060114067A1 (en) PLL circuit

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant