KR20010052061A - 위상 동기 루프의 루프 필터를 위한 전하 펌프 조종 시스템 및 방법 - Google Patents

위상 동기 루프의 루프 필터를 위한 전하 펌프 조종 시스템 및 방법 Download PDF

Info

Publication number
KR20010052061A
KR20010052061A KR1020007001762A KR20007001762A KR20010052061A KR 20010052061 A KR20010052061 A KR 20010052061A KR 1020007001762 A KR1020007001762 A KR 1020007001762A KR 20007001762 A KR20007001762 A KR 20007001762A KR 20010052061 A KR20010052061 A KR 20010052061A
Authority
KR
South Korea
Prior art keywords
charge pump
capacitor
error signal
counter
integral
Prior art date
Application number
KR1020007001762A
Other languages
English (en)
Inventor
게인이스다블유스코트
Original Assignee
도날드 디. 먼둘
에릭슨 인크.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 도날드 디. 먼둘, 에릭슨 인크. filed Critical 도날드 디. 먼둘
Publication of KR20010052061A publication Critical patent/KR20010052061A/ko

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H03L7/187—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number using means for coarse tuning the voltage controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

충전펌프 조정 시스템 및 방법은, 위상 동기 루프의 루프 필터의 충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하게 한다. 그 후, 충전펌프는 위상 검출기 오차 신호에 따라 동작한다. 따라서, 오차신호에 의존하여 충전펌프를 작동시키기보다는, 루프필터로의 또는 루프필터로부터의 필요한 전하 양을 추가 또는 제거하는 주기동안 충전펌프를 작동시킬 수 있다. 그럼으로, 동기 시간을 감소시킬 수 있는 한편, 충전펌프의 크기와 비용을 줄일 수 있다. 본 발명은 위상 동기 루프의 적분 충전펌프에 적용하는 것이 바람직하다.

Description

위상 동기 루프의 루프 필터를 위한 충전펌프 조정 시스템 및 방법{CHARGE PUMP STEERING SYSTEMS AND METHODS FOR LOOP FILTERS OF PHASE LOCKED LOOPS}
주파수 합성기 시스템 및 방법은, 무선통신에 널리 사용되어 정확히 분리된 주파수 단계들을 발생시킨다. 주파수 합성기 시스템 및 방법은 일반적으로 위상 동기 루프(PLL)를 포함한다.
도 1은 위상 동기 루프를 포함하는 종래의 디지털 주파수 합성기를 나타낸다. 도 1을 보면, 위상 동기 루프(100)는, 주파수 제어 입력신호(112)에 따른 전압제어 발진기(VCO)(110)와 같은 제어 발진기를 포함하여, 출력 주파수(114)를 생성한다. 상기 출력 주파수(114)를 분주기 제어 입력(122)에 따르는 프로그램가능 분주기(programmable frequency divider)(120)에 인가하여 출력 주파수(114)를 분할함으로써, 분주된 신호(124)를 발생시킨다. 위상 비교기라고도 하는 위상 검출기(130)는, 상기 분주된 신호(124)와 기준 주파수 신호(132)를 비교하여, 주파수나 위상이 동일하지 않으면 오차신호(134)를 발생시킨다. 기준 주파수 신호(132)는, 수정 발진기와 같은 안정된 주파수원에 의해 발생되며 기준 분주기를 사용하여 분리될 수도 있다.
오차신호(134)는 루프 필터(140)에서 여과된다. 따라서, 루프필터(140)가 오차신호(134)를 여과하여, 제어 발진기로의 주파수 제어 입력(112)을 발생시킨다. 예컨대 분주기 제어 입력(122)으로 N 개의 제어 비트를 사용하여, 상이한 N-값들로 분할하도록 프로그램가능 주파수 분주기(120)를 제어함으로써, 제어 발진기(110)에 의해 발생되는 출력 주파수(114)를 다수의 기준 주파수 신호(132)로, 즉 분리된 기준 주파수 단계들로 제어할 수 있다.
많은 주파수 합성기 응용에 있어서, 새로운 출력 주파수들을 신속히 동조시키는 것이 바람직하다. 불행히도, 루프 필터는 신속히 동조시키지 못할 수도 있다. 따라서, 동조시키는 동안 루프 필터의 특성을 변경하여 대역폭을 증가시키는 것이 공지되어 있다.
도 2는 종래의 루프 필터(140')에 대한 제1실시예를 나타낸다. 도시한 바와 같이, 루프필터(140')는 직렬로 연결된 저항(R)과 커패시터(C1)를 가진 적분기(202)를 포함한다. 또한 적분기(202)와 병렬로 제2 커패시터(C2)를 구비한다. 위상 고정 루프의 동조 속도를 증가시키기 위해, 루프 필터(140)에 1차 충전펌프(charge pump)(204)를 제공하는 것이 공지되어 있다. 1차 충전펌프(204)는 직접 또는 간접적으로 오차신호(134)에 상응하여, 루프 필터 커패시터들로의 전하 전달을 빠르게 한다. 충전펌프는, 커패시터들(C1과 C2)을 충전하거나 방전하는데 사용되는 펌프 전류(Ip)를 발생시킨다.
루프의 안정성을 위해, 일반적으로 C1이 C2보다 훨씬 더 큰 값을 갖는다. 따라서, C1에 전하를 전달하는데 걸리는 시간 대부분이 위상 동기 루프가 새로운 주파수로 동기하는데(lock) 걸리는 시간을 차지한다. 따라서, 1차 충전펌프(204)의 출력전류(Ip)를 증가시킴으로써, 루프 대역폭을 증가시키는 것이 공지되어 있다. 충전펌프 전류를 증가시키는 것은 또한 일반적으로 감쇠율(damping factor)을 감소시키므로, 루프필터에 추가저항을 연결하여 감쇠율 상수를 유지하는 기술이 공지되어 있다. 따라서, 도 3에 도시한 바와 같이, 전계효과 트랜지스터(302)와 같은 스위치와 추가저항(Rs)을 포함하는 루프 필터(140")를 구비하여, 추가저항(Rs)을 루프 필터(140")에 연결하여 감쇠 상수를 유지하는 것이 공지되어 있다. 신속한 동기회로 구현(Fastlock Circuit Implementation)으로 알려져있는 상기 추가저항과 스위치는, 1997년 "National Semiconductor Products for Wireless Communications Databook", p. 1∼98에 기재한 바와 같이, National Semiconductor가 시장을 형성한 주파수 합성기에 사용된다.
또한, 상기 1차 충전펌프 이외에 적분 충전펌프를 구비하는 기술이 공지되어 있다. 따라서, 도 4에 도시한 바와 같이, 루프필터(140"')는, 1차 충전펌프(204) 이외에 적분 충전펌프(402)를 포함한다. 적분 충전펌프(402)와 1차 충전펌프(204) 모두, 직접 또는 간접적으로 도 1의 위상 검출기(130)로부터의 오차신호(134)에 따른다. 도시한 바와 같이, 커패시터(C1)를 직접 충전 또는 방전할 수 있도록 적분 충전펌프(402)를 연결한다. 따라서, 충전펌프가 전압 공급 레일(rail)에 제한 받지 않고 적분 충전펌프 전류(Ii)를 커패시터(C1)에 공급할 수가 있다. 그런 다음, 바로 후 오차신호(134)에 의해 적분 충전펌프(402)가 스위치 오프(switch off)되어, 위상 동기 루프를 원하는 주파수로 고정시킬 수가 있다.
불행히도, 도 2 내지 도 4의 루프 필터들 중 어느 것을 사용하여 새로운 주파수에 위상 동기 루프를 동기 시키는데 있어서는 지나치게 긴 시간이 걸린다. 특히, 이들 루프 필터들을 사용하여 동기화시키는 것은 일반적으로 다수의 기준 사이클을 필요로 한다. 예컨대, GSM 전화와 같은 셀룰러 전화기술 응용분야에 사용되는 신속한 동기 루프에 있어서는, 사이클 수가 160개 정도일 수도 있다. 이는, 위상 동기 루프가 주파수를 변화시킬 수 있는 속도를 제한할 수 있다.
이제, 주파수 변화에 대한 구체적인 예를 설명한다. 위상 동기 루프(100)를 N=3937로 동기화한다고 가정한다. 출력 주파수는 944.88MHz, 기준 주파수(132)는 240KHz, 충전펌프에 의해 발생된 전류는 2.5mA, 그리고 VCO(110)는 50MHz/V의 이득 혹은 감도(sensitivity)를 갖는다. 또한, R=7.5㏀, C1=39㎋ 그리고 C2=1㎋라고 가정한다.
새로운 N 값을 부하하면, 이것은 일반적으로 기준 펄스와 동기를 이룬다. 따라서, N을 4037로 변경하면, 충전펌프들이 다음 기준 사이클 이후에 약 105.8nS에서 작동하는데, 이는 VC0가 여전히 이전 사이클에 해당하는 944.88㎒에서 동작하고 있기 때문이다. 도 5를 참조한다. 이는, 위상 오차는 0.160 라디안(radian)이고, 충전펌프의 듀티 사이클(duty cycle)은 불과 2.5% 라는 것을 말한다.
과도현상(transient behavior)을 무시하면, VCO 제어 전압은 대개 (2.5MA ·105.8nS)/40nF = 6.61mV 만큼 증가할 것이다. 이는 944.88 + (0.00661V ·15MHz/V) = 944.98MHz의 VCO 주파수와 같다. 다시 한번 과도현상들을 무시하면, fVCO/N 펄스는 기준 펄스를 다음 비교 사이클에서 약 (105.8 + 105.4nS)-211.2nS까지 지연시키게 된다. 충전펌프 듀티 사이클은 증가하지만, 단지 5.1%에 불과하다. 따라서, 중대한 위상 오차를 발견할 때까지, 충전펌프들은 대부분의 시간동안 오프(off)상태에 있게 된다. 위상 오차와 시간 평균 충전펌프 출력간의 관계 결과가 도 6에 도시되어 있다.
도 6의 그래프는, 도 4의 1차 충전펌프(204)와 적분 충전펌프(402)가 실제로 두 가지 충전펌프들, 즉 관련 커패시터에 전하를 넣는[즉, 충전 또는 소스(source)하는] 정(P) 타입(positive type) 충전펌프와, 전하를 관련 커패시터로부터 끌어내는[즉, 방전 또는 싱크(sink)하는] 부(N) 타입(negative type) 충전펌프로 형성된다고 가정한다. 도 6에 도시되어 있는 관계는, 도 7에 도시한 바와 같은 검출기 토폴로지(topology)에 대해 정 또는 부 방향에서 단조롭게 축적하는 위상 오차들에 적용한다. 도 7의 검출기는 당업자들에게 잘 알려져 있는 바, 이는 예컨대, 1996년, 필립스 반도체사(Philips Semiconductors)의 필립스 데이터 핸드북(Philips Data Handbook) IC17의 744 페이지에 기재되어 있는 필립스 반도체 집적회로(Philips Semiconductors integrated circuit)(SA7025)로 구현된다. 도 7의 회로에 대한 시간 다이어그램(timing diagram)이 도 8에 도시되어 있다. 이는, 단조성으로 인해, 위상/주파수 검출기의 상태를 알지 않고는 -π와 +π를 구별할 수 없음을 의미한다. 따라서, 충전펌프의 소스 또는 싱크 전류는, fVCO/N 펄스가 발생하기 전에 도 7의 플립-플롭을 리셋하였는지 또는 그렇지 않은지에 의존한다. 플립-플롭의 상태는 이들의 기록(history)에 의존하므로, 절대위상이 이들의 동작을 예측하는 것은 충분하지 않다.
따라서, 많은 양의 전류를 소스 혹은 싱크할 수 있도록 종래의 충전펌프를 크게 제작하는데, 이는, 이들의 듀티 사이클이 위상오차에 의존하므로 주파수 조절 초기에 100% 이하로 잘 되기 때문이다. 따라서, 이용 가능한 짧은 시간내에 많은 양의 전하를 C1로 전달하기 위해서는, 충전펌프들(204와 402)이 일반적으로 많은 전류를 흘려야 한다. 많은 전류를 소스 또는 싱크해야 한다는 요구는, 위상 동기 루프의 비용을 증가시킬 수도 있고, 및/또는 집적회로 위상 동기 루프의 다이(die) 크기를 증가시킬 수도 있다.
본 발명은 주파수 합성기(frequency synthesizer) 시스템 및 방법에 관한 것으로서, 좀 더 구체적으로 말하면 위상 동기 루프에 관한 것이다.
도 1은 위상 동기 루프를 포함하는 종래의 디지털 주파수 합성기의 개략적인 블럭도.
도 2 내지 4는 위상 동기 루프에 대한 종래의 루프 필터들의 개략적인 블럭도.
도 5는 위상 동기 루프의 종래의 위상 검출기에 대한 시간 다이어그램.
도 6은 위상 오차에 대한 종래의 위상 검출기 출력을 그래프로 나타낸 도면.
도 7은 종래 위상 검출기의 블럭도.
도 8은 도 7의 위상 검출기의 시간 다이어그램.
도 9는 본 발명에 따른 충전펌프 조정 제어를 포함하는 루프 필터들의 개략적인 블럭도.
도 10은 본 발명에 따른 적분 충전펌프 조정 제어기의 실시예에 대한 블럭도.
따라서, 본 발명의 목적은, 개선된 위상 동기 루프와, 루프 필터 및 관련 방법을 제공하는 것이다.
본 발명의 또 다른 목적은, 새로운 주파수에 신속히 동기할 수 있는 위상 동기 루프와, 루프 필터 및 관련 방법을 제공하는 것이다.
본 발명의 다른 또 하나의 목적은, 지나치게 큰 충전펌프를 필요로 하지 않고 새로운 주파수에 신속히 동기할 수 있는 위상 동기 루프와, 루프 필터 및 관련 방법을 제공하는 것이다.
본 발명에 있어서, 이들 목적 및 그 밖의 목적들은, 위상 동기 루프의 루프 필터의 적분 충전펌프를 위상 검출기 오차신호와 관계없는 규정된 시간동안 충전 또는 방전하도록 하는 적분 충전펌프 조정 제어기에 의해 제공된다. 그 후, 적분 충전펌프 조정 제어기는 위상 검출기 오차신호에 따라 동작한다. 따라서, 충전펌프의 크기와 비용을 줄일 수 있는 한편, 동기 시간을 줄일 수 있다.
본 발명은, 위상 동기 루프가 제1주파수에 동기된 상태에 있고 이를 제2주파수에 동기 시키고자 할 때, 루프 필터에서 추가하거나 제거할 전하의 양을 미리 결정할 수 있다는 것을 실현하는 것에서 시작한다. 특히, 루프 필터에서의 커패시터들의 값과, 전압 제어 발진기의 이득 및 원하는 주파수 변화의 크기가 모두 공지되어 있으므로, 루프 필터에 추가하거나 제거할 전하의 양을 미리 결정할 수 있다. 따라서, 오차신호에 의존하여 적분 충전펌프를 작동시키기보다는, 필요한 전하의 양을 루프 필터에 추가하거나 루프 필터로부터 제거하는 주기 동안 적분 충전펌프를 작동시킬 수 있다. 그 후, 적분 충전펌프의 독립 조절을 종료하고 오차신호가 충전펌프를 조절할 수 있도록 하여, 위상 동기 루프가 동기를 이룰 수 있다. 선택적으로, 그 후 적분 충전펌프를 작동시키지 않을 수도 있다.
본 발명에 따른 위상 동기 루프는, 주파수 제어 입력신호에 상응하는 제어 발진기를 포함하여 출력 주파수를 생성한다. 프로그램가능 주파수 분주기는, 분주기 제어 입력과 출력 주파수에 상응하여 분주기 제어 입력에 따라 출력 주파수를 분할함으로써, 분주된 신호를 발생시킨다. 위상 검출기는, 분주된 신호와 기준 주파수 신호에 따라, 상기 분주된 신호와 기준 주파수 신호를 비교하여 오차신호를 발생시킨다. 루프 필터는 오차신호를 여과하여 주파수 제어 입력신호를 발생시킨다.
루프 필터는, 저항과 커패시터를 포함하는 적분기와, 커패시터를 충전 또는 방전하는 적분 충전펌프, 그리고 적분 충전펌프 조정 제어기를 포함한다. 적분 충전펌프 조정 제어기는, 적분 충전펌프로하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하도록 한다. 그 후, 적분 충전펌프 조정 제어기는 적분 충전펌프를 동작시키지 않거나 또는 오차신호에 따라 적분 충전펌프가 동작할 수 있도록 하여, 위상 고정 루프가 동기를 이룰 수 있다. 규정된 시간은, 충전펌프에 의해 공급될 수 있는 전류를 사용하여 커패시터에 전류를 소스하거나 싱크하는데 필요한 위상 비교기의 사이클 수에 따른다.
본 발명의 바람직한 실시예에 있어서, 적분 충전펌프 조정 제어기는, 적분 충전펌프에 연결된 카운터(counter)와, 오차신호와 관계없는 규정된 시간을 나타내는 카운터 값으로 카운터를 로딩(load)하는 회로와, 오차신호와 관계없는 규정된 시간동안 카운트하도록 카운터를 작동시키는 회로를 포함함으로써, 적분 충전펌프로 하여금 규정된 시간동안 커패시터를 충전하거나 방전하도록 한다. 카운터는, 상기 카운터 값에서부터 0까지 카운트다운(count down)하여 규정된 시간동안 적분 충전펌프를 작동시키는 감소 카운터(decrementing counter)인 것이 바람직하다.
본 발명의 또 다른 면에 있어서, 적분 충전펌프는 커패시터를 충전하는 정 적분 충전펌프와 커패시터를 방전하는 부 적분 충전펌프를 포함한다. 적분 충전펌프 조정 제어기는, 오차신호와 관계없는 규정된 시간동안 상기 정 적분 충전펌프와 상기 부 적분 충전펌프 중 하나를 작동시킨다. 특히, 회로는 정 적분 충전펌프와 부 적분 충전펌프 중 하나만을 가능하게 하도록 되어 있다. 적분 충전펌프 조정 제어기는, 정 적분 충전펌프와 부 적분 충전펌프 중 가능하게된 하나를 오차신호와 관계없는 규정된 시간동안 작동시킨다.
본 발명의 바람직한 실시예에 있어서, 적분 충전펌프 조정 제어기는 부호 비트와 복수의 크기 비트를 포함하는 숫자(number)를 저장하는 레지스터(register)를 포함한다. 부호 비트는, 정 적분 충전펌프와 부 적분 충전펌프 중 하나를 가능하게 하는 회로에 연결된다. 복수의 크기 비트는 카운터에 연결된다. 따라서, 주파수들 간의 차이에 대한 부호가 커패시터를 충전할 필요가 있는지 또는 방전할 필요가 있는 지를 결정하여, 규정된 시간동안 정 충전펌프와 부 충전펌프 중 적합한 것이 작동하게 된다.
루프 필터는 또한, 적분기와 병렬로 연결된 제2 커패시터를 포함할 수도 있다. 다음 관계에 의해 규정된 시간을 결정할 수 있다:
여기서, t는 규정된 시간, f2는 원하는 출력 주파수, f1은 현재의 출력 주파수, KVCO는 전압 제어 발진기의 감도 상수, Ii는 적분 충전펌프에 의해 발생되는 전류, C1은 제1(적분기) 커패시터의 값, 그리고 C2는 제2 커패시터의 값이다. 선택적으로, 전압 제어 발진기 감도와, 적분 충전펌프에 의해 발생되는 전류, 및 커패시터 값들이 모두 공지되어 있으므로, 이들 값들을 모두 상수로 변환하여, 규정된 시간을 t=(NM2-NM1)(z)로 결정할 수 있는데, 여기서 t는 규정된 시간, NM2는 새로운 분주기 제어 입력신호, NM1은 현재의 분주기 제어 입력신호, 그리고 z는 상수이다.
따라서, 적분 충전펌프의 개방 루프 제어(open loop control)가 제공된다. 적분 충전펌프들은, 필요한 전하를 주입하거나 제거할 수 있으며 오차신호와 관계없는 규정된 시간동안 작동한다. 그러므로, 충전펌프의 듀티신호를 더 많은 양 이용하여, 충전펌프의 크기를 줄일 수 있다. 위상 동기 루프의 정착시간(settling time) 또한 줄일 수 있다. 본 발명은 또한 루프 필터의 1차 충전펌프에 적용할 수도 있다. 또한 관련방법도 제공한다.
이하, 본 발명의 바람직한 실시예가 도시되어 있는 첨부 도면을 참조하여 본 발명을 더욱 상세히 설명할 것이다. 그러나, 본 발명을 여러 가지 상이한 형태로 구현할 수도 있어 여기서 설명한 실시예에 제한된 것으로 해석해서는 안되며: 오히려 이러한 실시예들은, 상기 개시가 완전하도록 하기 위해 제공되는 것이며, 당업자들에게 본 발명 범위를 충분히 전달할 것이다. 전체에 걸쳐 동일한 요소들에는 동일한 번호를 적용한다.
이제, 도 9를 참조하여, 본 발명에 따른 루프 필터들을 설명할 것이다. 도 9를 보면, 루프 필터(940)는 저항(R)과 커패시터(C1)를 갖는 적분기(902)를 포함한다. 제2 커패시터(C2)를 적분기(902)와 병렬로 연결할 수 있다. 루프 필터(940)는 주파수 제어 입력신호(112)를 발생시킨다. 루프 필터(940)는 또한, 오차신호(134)에 따라 1차 충전펌프 전류(Ip)를 발생시키는 1차 충전펌프(904)를 포함한다.
루프 필터(940)는 또한 적분 충전펌프 조정 제어기(950)를 포함한다. 적분 충전펌프 조정 제어기(950)는, 적분 충전펌프(910)로 하여금 오차신호(134)와 관계없는 규정된 시간동안 적분 충전펌프 전류(Ii)를 발생시키게 한다. 현재의 출력 주파수와, 원하는 새로운 출력 주파수 및 공지된 R, C1, C2, Ii의 값에 대한 함수로, 규정된 시간을 미리 계산한다. 따라서, 커패시터(C1)를 충전 또는 방전하기에 충분한 규정된 시간동안 적분 충전펌프(910)를 작동시킨다. 이는, 레일 포화(rail saturation)를 피하여 급속히 위상 동기 루프를 정착 시킬 수 있게 한다.
규정된 시간 경과 후, 적분 충전펌프 조정 제어기는 적분 충전펌프(910)를 동작시키지 않을 수도 있다. 선택적으로, 도 4와 관련하여 이미 설명한 바와 같이, 적분 충전펌프(910)를 오차신호(134)에 다시 연결할 수도 있다.
도 10은 도 9의 적분 충전펌프 조정 제어기(950)의 실시예에 대한 블럭도이다. 도 10을 보면, 적분 충전펌프 조정 제어기(950)는, 적분 충전펌프(910)에 연결된 카운터(1010)와, 오차신호와 관계없는 규정된 시간을 나타내는 카운터 값으로 카운터를 로딩하는 회로를 포함한다. 따라서, 오차신호와 관계없는 규정된 시간을 카운트하도록 카운터를 작동시킴으로써, 규정된 시간동안 커패시터를 충전하거나 또는 방전하도록 적분 충전펌프를 작동시킨다. 카운터는 상기 카운터 값에서 0까지 카운트 다운하여, 규정된 시간동안 적분 충전펌프를 작동시키는 것이 바람직하다.
역시 도 10을 참조하면, 적분 충전펌프(910)는, 커패시터(C1)를 충전하는 정 적분 충전펌프(910P)와 커패시터(C1)를 방전하는 부 적분 충전펌프(910N)를 포함하는 것이 바람직하다. 따라서, 적분 충전펌프 조정 제어기(950)는, 규정된 시간동안 정 적분 충전펌프(910P)와 부 적분 충전펌프(910N) 중 하나를 작동시킨다.
좀 더 구체적으로 말하면, 적분 충전펌프 조정 제어기(950)는, 부호 비트(1020a)와 복수의 크기 비트들(1020b)을 포함하는 숫자를 저장하는 레지스터(1020)를 포함한다. 또한, 복수의 높은 순위의 주소 비트(high order address bit)(1020c)도 저장한다. 스트로브 신호(strobe signal)에 따라, 부호 비트(1020a)를 플립-플롭(1040)에 로딩하여, 논리(logic)(1060)를 사용하여 정 적분 충전펌프(910P)와 부 적분 충전펌프(910N) 중 하나를 선택하는 부호 비트 신호(1050)를 발생시킨다. 크기 비트(1020b)를 카운터(1010)에 로딩하여 카운터를 0까지 점점 감소시킴으로써, 정 적분 충전펌프(910P)와 부 적분 충전펌프(910N) 중 작동된 것이 크기 비트(1020b)로 주어진 규정된 주기동안 작동하게 된다. 카운터(1010)가 0이 아닌 동안에는, NOR 게이트(1070)가 논리 회로(1060)를 사용하여 정 또는 부 적분 충전펌프(910P 또는 910N) 중 선택한 것을 작동시킬 것이다.
주소논리(1100), 플립-플롭들(1120과 1130) 및 게이트들(1140과 1150)이 레지스터(1020)에 저장된 숫자들의 높은 순위의 주소 비트(1020c)를 이용하여, 카운터(1010)와 플립-플롭(1040)의 동작을 제어한다. 특히, 주소논리(1100)는 제어기(950)로 하여금 다른 칩 및/또는 상기 합성기 칩의 다른 부분에 사용될 명령어들(command)을 무시할 수 있게 한다. 제어기는 단지, 주소 비트(1020c)가 적절히 세트되면 레지스터(1020)의 데이터에 반응할 것이다. 이는, 반전(inverting) 입력과 비반전(noninverting) 입력을 가진 AND 게이트를 사용하여 이루어질 수도 있다. 데이터 레지스터(1020)에 옳은 주소 입력(1020c)을 이용할 수 있다면, 주소논리(1100)의 출력은 오직 하이(high)로만 된다.
플립-플롭(1120)은, 스트로브 입력이 있을 때까지 제어기(950)를 옳은 주소 비트에서 동작상태가 되지 못하게 한다.
플립-플롭(1130)은, 기준 클럭의 상승 에지(positive going edge)와 동기를 이루는 카운터를 로딩시키도록 게이트(1140)와 함께 동작한다. 이는, 스트로브 사상과 다음 상승 클럭 에지 사이의 시간관계와 상관없이, 카운터(1010)를 종료 카운터 값(이 경우 모두 0이 된다)으로 감소시키는데 걸리는 시간을 일정하게 할 수 있다. 따라서, 게이트(1140)의 출력은 다음 조건을 충족할 때까지 논리 하이가 되지 않는다:
1. 옳은 주소가 데이터 레지스터(1020)의 더 높은 순위의 비트(1020c)에 존재한다.
2. 스트로브 신호는, 플립-플롭(1120) 설정시에 상승 에지(positibe going edge)를 가지며, 논리 하이를 유지한다.
3. 기준 클럭이, 플립-플롭(1130) 설정시에 상승 에지를 갖는다.
게이트(1040)의 상승 변환은, 게이트(1070)의 출력을 하이가 되도록 데이터를 조정 카운터(1010)에 래치(latch)한다. 게이트(1070)의 논리 하이 출력은, 모두 0이 되는 종료 카운트를 얻을 때까지 게이트(1150)가 클럭 신호를 카운터에 전달할 수 있게 한다. 그 때, 게이트(1070)는, 게이트(1150)를 차단하는 출력이 0인 논리 레벨로 복귀할 것이다.
규정된 값은 다음 식으로 결정할 수 있다:
(1)
여기서, t는 규정된 시간, f2는 원하는 출력 주파수, f1은 현재의 출력 주파수, KVCO는 전압 제어 발진기의 감도 상수, Ii는 적분 충전펌프에 의해 발생되는 전류, C1은 제1(적분기) 커패시터의 값, 그리고 C2는 제2 커패시터의 값이다. 식 (1)의 부호는, 부호 비트(1020a)로 로딩되며, 충전펌프가 전류를 소스할 필요가 있는지 또는 싱크할 필요가 있는지에 따라 결정된다. 카운터(1010)에 로딩하는 수는 위상 동기루프를 프로그램 하는데 사용되는 마이크로컨트롤러(microcontroller)에 의해 계산될 수 있다. 기준 클럭을 카운터를 감소시키는데 사용한다고 가정하면, 카운터에 로딩된 수는 다음과 같다:
(2)
여기서, Ncount는 카운터에 로딩된 수이고, fclk는 기준 클럭 주파수이다. 또한, 현재 및 이전 분주기 값들에 따른 수와, 초기 파워 업(power up)시에 위상 동기 루프로 로딩된 일정한 계수값을 결정하기 위하여 위상 동기 루프에 논리를 포함할 수 있다. 이는, 주파수가 변할 때마다 마이크로컨트롤로가 특수어(extra word)를 로딩하지 않도록 할 수도 있다. 합성기는 다음 식으로부터 카운터 수를 결정할 수 있다:
Ncount= (NM2- NM1) ·z (3)
여기서, NM2는 새로운 분주기 제어 입력값, NM1은 현재의 분주기 제어 입력값, 그리고 z는 파워 업시에 합성기로 로딩되는 계수율(scaling factor)이다. z는 다음에 의해 결정할 수 있다:
(4)
여기서, KVCO는 전압 제어 발진기의 감도이고, NREF는 기준 분주기 값이다. 따라서, 원하는 분주기 제어 입력값과 현재의 분주기 제어 입력간의 차이에 상수를 곱하여 시간(t)을 결정할 수 있다.
이제, 본 발명에 따른 적분 충전펌프 조정 제어기에 대한 두 가지 가장 좋은 예를 제시한다. 듀얼모드(dual mode)(아날로그/디지털) 셀룰러 무선전화기에 있어서, 위상 동기 루프는 두 가지 가장 좋은 상태에 접한다. 가장 곤란한 주파수 변화가, VCO가 PCS(디지털) 모드에서 송신하여 수신하는 사이에 발생하는 35.04MHz 점프를 수반할 수도 있다. 위상 동기 루프는 이것을 조절하는데 단지 1.7mS 가 걸린다. 이 범위를 커버하는데 8비트를 사용한다면, 137.41KHz라는 조정단계 해결책을 제시한다. 이는, 루프 필터와 VCO에서의 예상 허용차(expected tolerance)로 주어진 것 보다 정확한 것임에 틀림없다. 위상 검출기 기준 주파수가 240KHz라고 가정하면, 19.44MHz의 클럭 기준을 사용하여, 카운터는 13.1㎲, 또는 약 3개의 위상 검출기 기준 사이클 동안 작동한다. 그러면, 위상 동기 루프는 정확히 주파수상에서 0으로 되는데는 약 1.69mS가 걸린다.
40nF의 커패시턴스(capacitance)를 가진 루프와 75MHz/V의 KVCO에 있어서, 적분 충전펌프는, 13.1㎲에서 VCO 35MHz를 옮기도록 충분한 전하를 루프에 전달하기 위해서는 142mA를 싱크/소스해야 한다. 이 값은 실제로, 적분 충전펌프에 일반적으로 사용되는 값보다 작다. 소스해야 하는 전류의 양이 많음으로 인해 적분 충전펌프가 일반적으로 전체 다이영역의 많은 비율을 차지하므로, 회로를 추가한다 하더라도 다이영역을 절약할 수 있다.
다른 하나의 가장 좋은 상태는, PCS 수신 밴드의 상부로부터 AMPS(아날로그) 밴드의 하부로 VCO를 동조시킬 수도 있다는 것이다. 전류 주파수 구조상, 이는 141.39MHz의 점프를 수반한다. 상기 규정된 스텝크기로 주어지면, 카운터가 이러한 갭을 측정할 경우 추가로 2비트가 필요할 수 있어, 총 10비트를 제공해야한다. 19.44MHz 클럭을 사용하여, 카운터는 최대 52.6㎲동안 동작할 것이다.
따라서, 새로운 주파수(즉, 정착 대역폭 이내)에 근접하도록 VCO를 조정하기에 충분히 긴 주기동안 적분 충전펌프를 유지하게 함으로써, 지나치게 큰 충전펌프들을 필요로 하지 않고 고속 스위칭 VC0를 제공할 수 있다. 당업자들이라면, 1차 충전펌프와 적분 충전펌프들을 모두 커패시터 값의 비에 따른 충전펌프 조정제어를 이용하여 제어할 수 있다는 것을 알고 있을 것이다. 선택적으로, 1차 충전펌프를 통상적으로, 예컨대 도 7에 도시한 바와 같이 제어할 수도 있고, 적분 충전펌프를 도 10에 도시한 바와 같이 제어할 수도 있다.
상기 도면 및 명세서에는, 본 발명의 통상적인 바람직한 실시예들을 개시하였으며, 특정 용어를 사용했다 하더라도, 이들을 포괄적이고 설명적인 의미로만 사용할 뿐, 다음의 특허청구범위에서 설명하는 본 발명 범위를 제한하고자 하는 것은 아니다.

Claims (44)

  1. 출력 주파수를 생성하기 위해 주파수 제어 입력신호에 따르는 제어 발진기와;
    분주기 제어 입력에 따라 출력 주파수를 분할하여 분주된신호를 발생시키기 위해, 분주기 제어 입력신호와 출력 주파수에 따르는 프로그램가능 주파수 분주기와;
    분주된 신호와 기준 주파수 신호를 비교하여 오차신호를 발생시키기 위해, 분주된 신호와 기준 주파수 신호에 따르는 위상 검출기와; 그리고
    오차신호를 여과하여 주파수 제어 입력신호를 발생시키는 루프 필터를 포함하며, 상기 루프 필터는:
    저항과 커패시터를 포함하는 적분기와;
    커패시터를 충전 또는 방전하는 적분 충전펌프와; 그리고
    적분 충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하도록 하는 적분 충전펌프 조정 제어기를 포함하는 것을 특징으로 하는 위상 동기 루프.
  2. 제1항에 있어서, 상기 적분 충전펌프 조정 제어기가:
    적분 충전펌프에 연결된 카운터와;
    오차신호와 관계없는 규정된 시간을 나타내는 카운터 값으로 카운터를 로딩하는 회로와; 그리고
    오차신호와 관계없는 규정된 시간동안 카운트하도록 카운터를 작동시킴으로써, 적분 충전펌프로 하여금 규정된 시간동안 커패시터를 충전 또는 방전하도록 하는 회로를 포함하는 것을 특징으로 하는 위상 동기 루프.
  3. 제2항에 있어서, 상기 카운터는, 상기 카운터 값에서부터 0까지 카운트 다운하여, 적분 충전펌프로 하여금 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 감소 카운터인 것을 특징으로 하는 위상 동기 루프.
  4. 제1항에 있어서:
    상기 적분 충전펌프는, 커패시터를 충전하는 정 적분 충전펌프와 커패시터를 방전하는 부 적분 충전펌프를 포함하고; 그리고
    적분 충전펌프 조정 제어기는, 오차신호와 관계없는 규정된 시간동안 상기 정 적분 충전펌프와 상기 부 적분 충전펌프 중 하나를 작동시키는 것을 특징으로 하는 위상 동기 루프.
  5. 제2항에 있어서:
    상기 적분 충전펌프가, 커패시터를 충전하는 정 적분 충전펌프와 커패시터를 방전하는 부 적분 충전펌프를 포함하고;
    상기 적분 충전펌프 조정 제어기는 또한, 정 적분 충전펌프와 부 적분 충전펌프 중 하나를 가능하게 하는 회로를 포함하며; 그리고
    상기 적분 충전펌프 조정 제어기는, 정 적분 충전펌프와 부 적분 충전펌프 중 상기 가능하게된 것을 오차신호와 관계없는 규정된 시간동안 작동시키는 것을 특징으로 하는 위상 동기 루프.
  6. 제5항에 있어서, 적분 충전펌프 조정 제어기는 또한:
    부호 비트와 복수의 크기 비트들을 포함하는 숫자를 저장하는 레지스터를 포함하며;
    상기 부호 비트를, 정 적분 충전펌프와 부 적분 충전펌프 중 하나를 가능하게 하는 회로에 연결하며; 그리고
    상기 복수의 크기 비트들을 카운터에 연결하는 것을 특징으로 하는 위상 동기 루프.
  7. 제1항에 있어서,
    루프 필터는 적분기와 병렬인 제2커패시터를 포함하고, 규정된 시간은:
    t=(f2-f1)(C1+C2)/(KVCO)(Ii)
    에 의해 결정되며, 여기서 t는 규정된 시간, f2는 원하는 출력 주파수, f1은 현재의 출력 주파수, KVCO는 제어 발진기의 감도 상수, Ii는 적분 충전펌프에 의해 발생되는 전류, C1은 상기 커패시터의 값, 그리고 C2는 제2커패시터의 값인 것을 특징으로 하는 위상 동기 루프.
  8. 제1항에 있어서, 규정된 시간이:
    t=(NM2-NM1)(z)
    에 의해 결정되며, 여기서 t는 규정된 시간, NM2는 새로운 분주기 제어 입력값, NM1은 현재의 분주기 제어 입력값, 그리고 z는 상수인 것을 특징으로 하는 위상 동기 루프.
  9. 제1항에 있어서, 상기 적분 충전펌프 조정 제어기는, 적분 충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하게 하여, 그 후 오차신호에 따라 적분 충전펌프가 동작할 수 있게 하는 것을 특징으로 하는 위상 동기 루프.
  10. 제4항에 있어서, 상기 적분 충전펌프 조정 제어기는, 오차신호와 무관한 규정된 시간동안 정 적분 충전펌프와 부 적분 충전펌프 중 하나를 작동시켜, 그 후 오차신호에 따라 상기 정 적분 충전펌프와 상기 부 적분 충전펌프 중 하나가 동작할 수 있게 하는 것을 특징으로 하는 위상 동기 루프.
  11. 출력 주파수를 발생시키기 위해 주파수 제어 입력신호에 상응하는 제어 발진기와;
    분주기 제어입력에 따라 출력 주파수를 분할하여 분주된 신호를 발생시키기 위해, 분주기 제어입력과 출력 주파수에 따르는 프로그램가능 주파수 분주기와;
    상기 분주된 신호와 기준 주파수 신호를 비교하여 오차신호를 발생시키기 위해, 상기 분주된 신호와 기준 주파수 신호에 따르는 위상 검출기와; 그리고
    오차신호를 여과하여 주파수 제어 입력신호를 발생시키는 루프 필터를 포함하며, 상기 루프 필터는:
    커패시터와;
    커패시터를 충전 또는 방전하는 충전펌프와; 그리고
    상기 충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 충전펌프 조정 제어기를 포함하는 것을 특징으로 하는 위상 동기 루프.
  12. 제11항에 있어서, 상기 충전펌프 조정 제어기는:
    충전펌프에 연결된 카운터와;
    오차신호와 관계없는 규정된 시간을 나타내는 카운터 값으로 카운터를 로딩하는 회로와; 그리고
    오차신호와 관계없는 규정된 시간동안 카운트하도록 카운터를 작동시켜, 충전펌프로 하여금 규정된 시간 동안 커패시터를 충전 또는 방전하게 하는 회로를 포함하는 것을 특징으로 하는 위상 동기 루프.
  13. 제12항에 있어서, 상기 카운터는, 상기 카운터 값에서부터 0까지 카운트 다운함으로써, 충전펌프로 하여금 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 감소 카운터인 것을 특징으로 하는 위상 동기 루프.
  14. 제11항에 있어서:
    상기 충전펌프는, 커패시터를 충전하는 정 충전펌프와 커패시터를 방전하는 부 충전펌프를 포함하고; 그리고
    상기 충전펌프 조정 제어기는, 오차신호와 관계없는 규정된 신호동안 상기 정 충전펌프와 상기 부 충전펌프 중 하나를 작동시키는 것을 특징으로 하는 위상 동기 루프.
  15. 제12항에 있어서:
    상기 충전펌프는 커패시터를 충전하는 정 충전펌프와 커패시터를 방전하는 부 충전펌프를 포함하고;
    상기 충전펌프 조정 제어기는 또한, 상기 정 충전펌프와 상기 부 충전펌프 중 하나를 가능하게 하는 회로를 포함하며; 그리고
    상기 충전펌프 조정 제어기는, 오차신호와 관계없는 규정된 시간동안 상기 정 충전펌프와 상기 부 충전펌프 중 가능한 것을 작동시키는 것을 특징으로 하는 위상 동기 루프.
  16. 제15항에 있어서, 상기 충전펌프 조정 제어기는 또한:
    부호 비트와 복수의 크기 비트들을 포함하는 숫자를 저장하는 레지스터를 포함하며;
    상기 부호 비트는 정 충전펌프와 부 충전펌프 중 하나를 가능하게 하는 회로에 연결되고; 그리고
    상기 복수의 크기 비트들은 카운터에 연결되는 것을 특징으로 하는 위상 동기 루프.
  17. 제11항에 있어서, 상기 충전펌프 조정 제어기는, 충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하게 하여, 그 후 오차신호에 따라 충전펌프가 작동하도록 하는 것을 특징으로 하는 위상 동기 루프.
  18. 제14항에 있어서, 상기 충전펌프 조정 제어기는, 오차신호와 관계없는 규정된 시간동안 정 충전펌프와 부 충전펌프 중 하나를 작동시켜, 그 후 오차신호에 따라 상기 정 충전펌프와 부 충전펌프 중 하나를 작동시키도록 하는 것을 특징으로 하는 위상 동기 루프.
  19. 위상 동기 루프의 오차신호를 여과하여 위상 동기 루프의 주파수 제어 입력신호를 발생시키는 루프 필터에 있어서,
    저항과 커패시터를 포함하는 적분기와;
    커패시터를 충전 또는 방전하는 적분 충전펌프와; 그리고
    적분 충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 적분 충전펌프 조정 제어기를 포함하는 것을 특징으로 하는 루프 필터.
  20. 제19항에 있어서, 상기 적분 충전펌프 조정 제어기는:
    적분 충전펌프에 연결된 카운터와;
    오차신호와 관계없는 규정된 시간을 나타내는 카운터 값으로 카운터를 로딩하는 회로와; 그리고
    오차신호와 관계없는 규정된 시간동안 카운트하도록 카운터를 작동시켜, 상기 적분 충전펌프로 하여금 규정된 시간동안 카운터를 충전 또는 방전하게 하는 회로를 포함하는 것을 특징으로 하는 루프 필터.
  21. 제20항에 있어서, 상기 카운터는, 상기 카운터 값에서부터 0까지 카운트 다운함으로써 적분 충전펌프로 하여금 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 감소 카운터인 것을 특징으로 하는 루프 필터.
  22. 제19항에 있어서:
    상기 적분 충전펌프는 커패시터를 충전하는 정 적분 충전펌프와 커패시터를 방전하는 부 적분 충전펌프를 포함하고; 그리고
    상기 적분 충전펌프 조정 제어기는, 오차신호와 관계없는 규정된 시간동안 상기 정 적분 충전펌프와 상기 부 적분 충전펌프 중 하나를 작동시키는 것을 특징으로 하는 루프 필터.
  23. 제20항에 있어서:
    상기 적분 충전펌프는 커패시터를 충전하는 정 적분 충전펌프와 커패시터를 방전하는 부 적분 충전펌프를 포함하고;
    상기 적분 충전펌프 조정 제어기는 또한, 상기 정 적분 충전펌프와 상기 부 적분 충전펌프 중 하나를 가능하게 하는 회로를 포함하며; 그리고
    상기 적분 충전펌프 조정 제어기는, 오차신호와 관계없는 규정된 시간동안 정 적분 충전펌프와 부 적분 충전펌프 중 가능하게 된 것을 작동시키는 것을 특징으로 하는 루프 필터.
  24. 제23항에 있어서, 상기 적분 충전펌프 조정 제어기는 또한 부호 비트와 복수의 크기 비트들을 포함하는 수를 저장하는 레지스터를 포함하고;
    상기 부호 비트는 정 적분 충전펌프와 부 적분 충전펌프 중 하나를 가능하게 하는 회로에 연결되며; 그리고
    상기 복수의 크기 비트는 카운터에 연결되는 것을 특징으로 하는 루프 필터.
  25. 제19항에 있어서, 상기 적분기와 병렬인 제2 커패시터를 포함하고, 상기 규정된 시간은:
    t=(f2-f1)(C1+C2)/(KVCO)(Ii)
    에 의해 결정되며, 여기서 t는 규정된 시간, f2는 원하는 출력 주파수, f1은 현재의 출력 주파수, KVCO는 제어 발진기의 감도 상수, Ii는 적분 충전펌프에 의해 발생되는 전류, C1은 상기 커패시터의 값, 그리고 C2는 제2 커패시터의 값인 것을 특징으로 하는 루프 필터.
  26. 제19항에 있어서, 규정된 시간은:
    t=(NM2-NM1)(z)
    에 의해 결정되며, 여기서 t는 규정된 시간, NM2는 새로운 분주기 제어 입력값, NM1은 현재의 분주기 제어 입력값, 그리고 z는 상수인 것을 특징으로 하는 루프 필터.
  27. 제19항에 있어서, 상기 적분 충전펌프 조정 제어기는, 적분 충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하게 하며, 그 후 오차신호에 따라 적분 충전펌프가 동작하도록 하는 것을 특징으로 하는 루프 필터.
  28. 제23항에 있어서, 상기 적분 충전펌프 조정 제어기는, 오차신호와 관계없는 규정된 시간동안 정 적분 충전펌프와 부 적분 충전펌프 중 하나를 작동시키며, 그 후 오차신호에 따라 상기 정 적분 충전펌프와 상기 부 적분 충전펌프 중 하나가 동작하게 하는 것을 특징으로 하는 루프 필터.
  29. 위상 동기 루프의 오차신호를 여과함으로써 위상 동기 루프의 주파수 제어 입력신호를 발생시키는 루프 필터에 있어서:
    커패시터와;
    커패시터를 충전 또는 방전하는 충전펌프와; 그리고
    상기 충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 충전펌프 조정 제어기를 포함하는 것을 특징으로 하는 루프 필터.
  30. 제29항에 있어서, 상기 충전펌프 조정 제어기는:
    충전펌프에 연결된 카운터와;
    오차신호와 관계없는 규정된 시간을 나타내는 카운터 값으로 상기 카운터를 로딩하는 회로와; 그리고
    오차신호와 관계없는 규정된 시간동안 카운팅 하도록 카운터를 작동시킴으로써, 충전펌프로 하여금 상기 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 회로를 포함하는 것을 특징으로 하는 루프 필터.
  31. 제30항에 있어서, 상기 카운터는, 상기 카운터 값에서부터 0까지 카운트 다운하여 충전펌프로 하여금 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 감소 카운터인 것을 특징으로 하는 루프 필터.
  32. 제29항에 있어서:
    상기 충전펌프는 커패시터를 충전하는 정 충전펌프와 커패시터를 방전하는 부 충전펌프를 포함하고; 그리고
    상기 충전펌프 조정 제어기는, 오차신호와 관계없는 규정된 시간동안 상기 정 충전펌프와 상기 부 충전펌프 중 하나를 작동시키는 것을 특징으로 하는 루프 필터.
  33. 제30항에 있어서:
    상기 충전펌프는 커패시터를 충전하는 정 충전펌프와 커패시터를 방전하는 부 충전펌프를 포함하고;
    상기 충전펌프 조정 제어기는 또한, 상기 정 충전펌프와 상기 부 충전펌프 중 하나를 가능하게 하는 회로를 포함하며; 그리고
    상기 충전펌프 조정 제어기는 오차신호와 관계없는 규정된 시간동안 상기 정 충전펌프와 상기 부 충전펌프 중 가능한 것을 작동시키는 것을 특징으로 하는 루프 필터.
  34. 제33항에 있어서, 상기 충전펌프 조정 제어기는 또한, 부호 비트와 복수의 크기 비트를 포함하는 수를 저장하는 레지스터를 포함하고;
    상기 부호 비트는, 정 충전펌프와 부 충전펌프 중 하나를 가능하게 하는 회로에 연결되며; 그리고
    상기 복수의 크기 비트는 카운터에 연결되는 것을 특징으로 하는 루프 필터.
  35. 제29항에 있어서, 상기 충전펌프 조정 제어기는, 충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하게 하고, 그 후 오차신호에 따라 충전펌프가 동작하도록 하는 것을 특징으로 하는 루프 필터.
  36. 제32항에 있어서, 상기 충전펌프 조정 제어기는, 오차신호와 관계없는 규정된 시간동안 상기 정 충전펌프와 상기 부 충전펌프 중 하나를 작동시키며, 그 후 오차신호에 따라 상기 정 충전펌프와 상기 부 충전펌프 중 하나가 작동하게 하는 것을 특징으로 하는 루프 필터.
  37. 출력 주파수를 발생시키기 위해 주파수 입력신호에 따르는 제어 발진기와; 분주기 제어 입력에 따라 출력 주파수를 분주시킴으로써 분주된 신호를 발생시키기 위한 프로그램 가능 주파수 분주기와; 상기 분주된 신호와 기준 주파수를 비교하여 오차신호를 발생시키기 위해, 분주된 신호와 기준 주파수 신호에 상응하는 위상 검출기와; 그리고 오차신호를 여과함으로써 주파수 제어 입력신호를 발생시키며 저항과 커패시터를 갖는 적분기를 포함하는, 루프 필터를 포함하는 위상 동기 루프와, 커패시터를 충전 또는 방전하는 충전펌프를 제어하는 방법에 있어서:
    충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 단계를 포함하는 것을 특징으로 하는 제어 방법.
  38. 제37항에 있어서,
    오차신호와 관계없는 규정된 시간을 나타내는 카운터 값으로 카운터를 로딩하는 단계와;
    오차신호와 관계없는 규정된 시간동안 카운트하도록 카운터를 작동시키는 단계와; 그리고
    적분 충전펌프로 하여금 카운터에 따라 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 단계를 포함하는 것을 특징으로 하는 방법.
  39. 제38항에 있어서, 카운터를 작동시키는 단계가, 상기 카운터 값에서부터 0까지 카운트 다운하여 적분 충전펌프로 하여금 규정된 시간동안 커패시터를 충전 또는 방전하도록 카운터를 감소시키는 단계를 포함하는 것을 특징으로 하는 방법.
  40. 제37항에 있어서, 상기 충전펌프는 커패시터를 충전하는 정 적분 충전펌프와 커패시터를 방전하는 부 적분 충전펌프를 포함하는 것이며, 상기 단계는:
    오차신호와 관계없는 규정된 시간동안 상기 정 적분 충전펌프와 상기 부 적분 충전펌프 중 하나를 작동시키는 단계를 포함하는 것을 특징으로 하는 방법.
  41. 위상 동기 루프의 오차신호를 여과하여 위상 동기 루프에 주파수 제어 입력 신호를 발생시키며 저항과 커패시터를 갖는 적분기를 포함하는, 위상 동기 루프의 루프 필터와; 그리고 커패시터를 충전 또는 방전하는 충전펌프를 제어하는 방법에 있어서;
    충전펌프로 하여금 오차신호와 관계없는 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 단계를 포함하는 것을 특징으로 하는 방법.
  42. 제41항에 있어서:
    오차신호와 관계없는 규정된 시간을 나타내는 카운터 값으로 카운터를 로딩하는 단계와;
    오차신호와 관계없는 규정된 시간동안 카운트하도록 카운터를 작동시키는 단계와; 그리고
    적분 충전펌프로 하여금 카운터에 따라 규정된 시간동안 카운터를 충전 또는 방전하게 하는 단계를 포함하는 것을 특징으로 하는 방법.
  43. 제42항에 있어서, 카운터를 작동시키는 단계가, 상기 카운터 값에서부터 0까지 카운트 다운하도록 카운터를 감소시키는 단계를 포함함으로써, 적분 충전펌프로 하여금 규정된 시간동안 커패시터를 충전 또는 방전하게 하는 것을 특징으로 하는 방법.
  44. 제41항에 있어서, 충전펌프는 커패시터를 충전하는 정 적분 충전펌프와 커패시터를 방전하는 부 적분 충전펌프를 포함하고; 상기 단계는:
    오차신호와 관계없는 규정된 시간동안 상기 정 적분 충전펌프와 상기 부 적분 충전펌프 중 하나를 작동시키는 단계를 포함하는 것을 특징으로 하는 방법.
KR1020007001762A 1997-08-28 1998-08-26 위상 동기 루프의 루프 필터를 위한 전하 펌프 조종 시스템 및 방법 KR20010052061A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US8/919,711 1997-08-28
US08/919,711 US6028905A (en) 1997-08-28 1997-08-28 Charge pump steering systems and methods for loop filters of phase locked loops
PCT/US1998/017652 WO1999010983A1 (en) 1997-08-28 1998-08-26 Charge pump steering systems and methods for loop filters of phase locked loops

Publications (1)

Publication Number Publication Date
KR20010052061A true KR20010052061A (ko) 2001-06-25

Family

ID=25442517

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020007001762A KR20010052061A (ko) 1997-08-28 1998-08-26 위상 동기 루프의 루프 필터를 위한 전하 펌프 조종 시스템 및 방법

Country Status (12)

Country Link
US (1) US6028905A (ko)
EP (1) EP1012982A1 (ko)
JP (1) JP2002519904A (ko)
KR (1) KR20010052061A (ko)
CN (1) CN1269068A (ko)
AR (1) AR013453A1 (ko)
AU (1) AU738794B2 (ko)
BR (1) BR9811368A (ko)
CO (1) CO4790200A1 (ko)
EE (1) EE200000090A (ko)
MY (1) MY120759A (ko)
WO (1) WO1999010983A1 (ko)

Families Citing this family (14)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
GB2357381B (en) * 1999-12-13 2003-12-24 Sony Uk Ltd Changing the output frequency of a phased-locked loop
DE10048590B4 (de) * 2000-09-30 2008-02-28 Infineon Technologies Ag Phasenregelkreis
US6693494B2 (en) * 2001-08-20 2004-02-17 Koninklijke Philips Electronics N.V. Frequency synthesizer with three mode loop filter charging
GB0126632D0 (en) * 2001-11-06 2002-01-02 Hitachi Ltd A communication semiconductor integrated circuit device and a wireless communication system
CN101465647B (zh) * 2007-12-21 2010-12-01 锐迪科微电子（上海）有限公司 锁相环装置中的滤波器及锁相环装置
CN101841330B (zh) * 2009-03-20 2012-09-05 南亚科技股份有限公司 相位检测模块以及相关的相位检测方法
CN102055468B (zh) * 2009-11-06 2012-11-28 立积电子股份有限公司 锁相回路及其控制方法
CN101714874B (zh) * 2009-11-11 2012-03-28 钰创科技股份有限公司 具省电功能的延迟锁相回路
US8085099B2 (en) * 2010-04-06 2011-12-27 Sandisk Technologies Inc. Self-calibrating relaxation oscillator based clock source
CN105099444B (zh) * 2014-04-29 2018-05-25 龙芯中科技术有限公司 环路滤波方法、环路滤波器及锁相环
US9979408B2 (en) 2016-05-05 2018-05-22 Analog Devices, Inc. Apparatus and methods for phase synchronization of phase-locked loops
CN107017878B (zh) * 2017-05-23 2020-07-21 中国人民解放军国防科学技术大学 一种锁相环中抗单粒子瞬态的电荷泵输出电路
US11082051B2 (en) * 2018-05-11 2021-08-03 Analog Devices Global Unlimited Company Apparatus and methods for timing offset compensation in frequency synthesizers
JP7350512B2 (ja) * 2019-05-17 2023-09-26 ローム株式会社 発振回路、半導体装置、オシレータｉｃ、発振回路の校正方法

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4562410A (en) * 1983-12-29 1985-12-31 Rca Corporation Phase lock loop prepositioning apparatus with feedback control
JPH04227332A (ja) * 1990-05-21 1992-08-17 Nec Corp Ｐｌｌ回路
KR950010374A (ko) * 1993-09-10 1995-04-28 리 패츠 위상동기루프에 대한 디지탈 댐핑방법 및 장치
KR970024575A (ko) * 1995-10-06 1997-05-30 김광호 고속 cmos 전하펌프의 전류 스위칭회로
JPH09214338A (ja) * 1996-01-30 1997-08-15 Nec Corp Ｐｌｌ周波数シンセサイザ

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4562411A (en) * 1983-12-29 1985-12-31 Rca Corporation Prepositioning circuit for phase lock loop
DE69107891T2 (de) * 1990-05-21 1995-11-02 Nippon Electric Co Phasenregelschleifenschaltung.
US5384551A (en) * 1993-02-25 1995-01-24 Delco Electronics Corporation Fast locking phase locked loop frequency synthesizer
US5614870A (en) * 1993-04-20 1997-03-25 Rca Thomson Licensing Corporation Phase lock loop with idle mode of operation during vertical blanking
US5371425A (en) * 1993-09-10 1994-12-06 Sun Microsystems, Inc. Digital damping method and apparatus for phase-locked loops
US5546053A (en) * 1994-07-27 1996-08-13 Texas Instruments Incorporated Phase locked loop having booster circuit for rapid lockup
US5483558A (en) * 1994-08-08 1996-01-09 Motorola Inc. Method and apparatus for detecting phase or frequency lock
US5734301A (en) * 1996-08-15 1998-03-31 Realtek Semiconductor Corporation Dual phase-locked loop clock synthesizer

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US4562410A (en) * 1983-12-29 1985-12-31 Rca Corporation Phase lock loop prepositioning apparatus with feedback control
JPH04227332A (ja) * 1990-05-21 1992-08-17 Nec Corp Ｐｌｌ回路
KR950010374A (ko) * 1993-09-10 1995-04-28 리 패츠 위상동기루프에 대한 디지탈 댐핑방법 및 장치
KR970024575A (ko) * 1995-10-06 1997-05-30 김광호 고속 cmos 전하펌프의 전류 스위칭회로
JPH09214338A (ja) * 1996-01-30 1997-08-15 Nec Corp Ｐｌｌ周波数シンセサイザ

Also Published As

Publication number Publication date
US6028905A (en) 2000-02-22
WO1999010983A1 (en) 1999-03-04
AR013453A1 (es) 2000-12-27
AU738794B2 (en) 2001-09-27
AU9120498A (en) 1999-03-16
EP1012982A1 (en) 2000-06-28
CO4790200A1 (es) 1999-05-31
MY120759A (en) 2005-11-30
CN1269068A (zh) 2000-10-04
JP2002519904A (ja) 2002-07-02
BR9811368A (pt) 2000-08-22
EE200000090A (et) 2000-12-15

Similar Documents

Publication Publication Date Title
US10712768B2 (en) Apparatus and method for extending frequency range of a circuit and for over-clocking and under-clocking
US7605662B2 (en) Oscillator controller incorporating a voltage-controlled oscillator that outputs an oscillation signal at a desired oscillation frequency
US5892380A (en) Method for shaping a pulse width and circuit therefor
US7622996B2 (en) Multi-loop phase locked loop circuit
KR100847687B1 (ko) 주파수합성기 및 주파수조절방법
JP3587818B2 (ja) 位相制御回路
US5103192A (en) Phase-difference detecting circuit and method of reducing power consumption in a pll system
US6147561A (en) Phase/frequency detector with time-delayed inputs in a charge pump based phase locked loop and a method for enhancing the phase locked loop gain
US8664985B2 (en) Phase frequency detector and charge pump for phase lock loop fast-locking
US6150889A (en) Circuit and method for minimizing recovery time
KR20050103367A (ko) 빠른 주파수 락을 위한 위상 동기 루프
US7495517B1 (en) Techniques for dynamically adjusting the frequency range of phase-locked loops
US7750696B2 (en) Phase-locked loop
JPH11163720A (ja) Ｐｌｌ回路
KR20010052061A (ko) 위상 동기 루프의 루프 필터를 위한 전하 펌프 조종 시스템 및 방법
CN210899136U (zh) 一种锁相环电路、芯片、电路板以及电子设备
US11201626B1 (en) Phase locked loop device and method of operating ihe same
EP1246369B1 (en) Mode switching method for PLL circuit and mode control circuit for PLL circuit
AU2007325558B2 (en) System and method for reducing transient responses in a phase lock loop with variable oscillator gain
US6914490B2 (en) Method for clock generator lock-time reduction during speedstep transition
US9948312B2 (en) Phase lock loop with a digital charge pump
US7167059B2 (en) Circuit for generating spread spectrum clock
CN108566199B (zh) 一种锁相环及频率控制方法
JPH1022824A (ja) 位相同期回路
KR102205037B1 (ko) 글리치를 제거하기 위한 멀티 모듈러스 분주기 및 이를 포함하는 전자 장치

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E601 Decision to refuse application