CN102055468B - 锁相回路及其控制方法 - Google Patents

锁相回路及其控制方法 Download PDF

Info

Publication number
CN102055468B
CN102055468B CN2009102093936A CN200910209393A CN102055468B CN 102055468 B CN102055468 B CN 102055468B CN 2009102093936 A CN2009102093936 A CN 2009102093936A CN 200910209393 A CN200910209393 A CN 200910209393A CN 102055468 B CN102055468 B CN 102055468B
Authority
CN
China
Prior art keywords
phase
couples
locked loop
signal
drive current
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN2009102093936A
Other languages
English (en)
Other versions
CN102055468A (zh
Inventor
李维杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Ali Corp
Richwave Technology Corp
Original Assignee
Ali Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Ali Corp filed Critical Ali Corp
Priority to CN2009102093936A priority Critical patent/CN102055468B/zh
Publication of CN102055468A publication Critical patent/CN102055468A/zh
Application granted granted Critical
Publication of CN102055468B publication Critical patent/CN102055468B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提出一种锁相回路及其控制方法。该锁相回路,具有自动稳定机制。该锁相回路,包括一第一充电泵,耦接一驱动控制讯号,以产生第一驱动电流;一滤波器,耦接该第一驱动电流以产生一驱动电压,其中该滤波器包括一零点路径;以及一分流电路,根据该零点路径的压降,分流该第一驱动电流。

Description

锁相回路及其控制方法
技术领域
本发明涉及锁相回路,特别是涉及加速锁定频率的电路结构。
背景技术
锁相回路(Phase Lock Loop),是用来合成频率讯号的典型技术。图1为一传统的锁相回路100,可接收一较低频的参考讯号fREF以合成一较高频的输出讯号fVCO。该输出讯号fVCO经由一分频器150进行分频N倍之后,得到的分频结果fDIV回馈至锁相回路100的输入端。在锁相回路100的输入端,一相位频率检测器110比较该参考讯号fREF和分频结果FDIV的相位,根据两者的差异以产生一上升讯号#U和一下降讯号#D。举例来说,参考讯号fREF领先分频结果fDIV时,相位频率检测器110输出上升讯号#U。相对的,参考讯号fREF落后分频结果fDIV时,该相位频率检测器110输出下降讯号#D。一充电泵120耦接该相位频率检测器110,将产生的上升讯号#U和下降讯号#D转换为驱动电流iP。该驱动电流iP接着经过一由电阻RA以及电容CA与CB所构成的低通滤波器130后,转换为一驱动电压Vtune,可用来调控一压控振荡器(VCO)140。该压控振荡器140遂依据该驱动电压Vtune的值产生输出讯号fVCO
上述的锁相回路100形成一个回馈机制,所产生的输出讯号fVCO通常会摆荡一段时间,才慢慢收敛至目标频率。这段时间又通称为锁定时间(locktime)。在频率尚未锁定期间,回路频宽(loop bandwidth)大小决定了输出讯号fVCO的变化率。回路频宽若宽,输出讯号fVCO可快速跳动收敛,但是相位噪声(phase noise)及突波噪声(spurious noise)也大。反之;回路频宽若窄,输出讯号fVCO则可平稳缓慢的趋向收敛,但所需锁定的时间较长,为了能够同时提供无线通讯系统快速跳频(frequency hopping)功能与低相位噪声的要求,传统锁相回路频率快速锁定的方法为当频率在尚未锁定之时,增加充电泵的电流与减少低通滤波器上电阻以增加回路频宽,当频率锁定之后再减少充电泵的电流与增加低通滤波器上电阻以降低回路频宽,但此两段式切换回路频宽来达到快速频率锁定的过程中,易导致频率锁定之后,控制VCO的电压Vtune讯号的扰动,例如由较宽的回路频宽一下子转换为较低为低的回路频宽,滤波器上电阻被切换为大电阻,然而流过此电阻的电流依然很大,相当于一大的电压横越此电阻,在低通滤波器的输出Vtune讯号形成电压阶梯(voltage step),此电压阶梯会使锁相回路脱离原本锁定的频率而需再次追锁,但此时已切换为窄的回路频宽,重新锁定所需的时间变长,违反先前欲快速锁的目的,如此的现象在分数型(fractional-N type)的频率合器将更为明显。所以为了改善上述问题,达到快速且稳定的锁相回路是本发明的起缘。
发明内容
本发明提出一种锁相回路,包括一第一充电泵,耦接一驱动控制讯号,以产生第一驱动电流;一滤波器,耦接该第一驱动电流以产生一驱动电压,其中该滤波器包括一零点路径;以及一分流电路,根据该零点路径的压降,分流该第一驱动电流。
本发明亦提出一种锁相回路的控制方法,其中该锁相回路包括一相位频率检测器、一第一充电泵、一低通滤波器、一压控振荡器以及一分频器,该控制方法包括根据一驱动控制讯号,以产生第一驱动电流;根据该第一驱动电流,产生一驱动电压;以及根据该低通滤波器中一零点路径的一压降,由该零点路径的一第一端点,分流该第一驱动电流。
附图说明
图1为一典型的锁相回路的架构图;
图2a为本发明实施例的转导放大器,控制器,充电泵和低通滤波器;
图2b为本发明另一实施例的转导放大器;
图2c为本发明另一实施例的转导放大器和第二充电泵;
图3a是现有技术图1中,单纯增加充电泵输出的驱动电流iP,以增加锁相回路的回路频宽与回路增益所导致驱动电压Vtune振荡的时序图;
图3b是为根据本发明实施例,采用转导放大器202a之后所产生的驱动电压Vtune时序图;
图3c为本发明实施例的回路频宽与相位边际的关系图;
图4a,4b和4c为本发明实施例的低通滤波器;
图5为一充电泵的实施例;
图6为一分频器的实施例;以及
图7a至7c为频道切换程序的实施例。
附图符号说明
100~锁相回路                110~相位频率检测器
120~充电泵                  130~低通滤波器
140~压控振荡器              150~分频器
210~控制器                  220、222~充电泵
230~低通滤波器              202a、202b~转导放大器
400、410、420~低通滤波器    402~偏压源
C1、C2、C3、CA、CB~电容     R1、R2、RA~电阻
502、504~电流源             512、514~开关
610~计数器                  620~三角积分调制器
ZL~零点路径                 fVCO~输出讯号
fDIV~分频结果               fREF~参考讯号
#U~上升讯号                 #D~下降讯号
iP~驱动电流                 Vtune~驱动电压
iK、iP2~分流电流            #adj~调整讯号
V1、V2~电压                 #CS~频道选择讯号
#CA~分流控制讯号            A、B~节点
#CCP1、#CCP2~控制讯号       ZL~零点路径
g1~gn、m1~mn~线段         B1、B2、P1、P2、P3~交界点
L0~L4~特征曲线
具体实施方式
本发明实施例提出一种改良式的充电泵和低通滤波器,利用电流分流的概念提供锁相回路一自动稳定机制,结合可任意变换锁相回路回路频宽方法,以实现一快速锁定的锁相回路。而实施的方式为,根据锁相回路的零点路径的压降,分流锁相回路的驱动电流。
图2a为本发明一较佳实施例,图2a锁相回路包括充电泵220、低通滤波器230、控制器210、转导放大器202a、充电泵220,以及低通滤波器230。在此实施例中,充电泵220用以接收来自相位频率检测器110的一驱动控制信号(例如上升讯号#U和下降讯号#D),以便产生一驱动电流iP,而低通滤波器230根据驱动电流iP产生一驱动电压Vtune。转导放大器202a则根据低通滤波器230中的一零点路径ZL的压降,分流驱动电流iP,以便减缓充电泵220产生的驱动电流iP对低通滤波器230的影响。当锁相回路欲达到快速锁定而变换驱动电流iP时,转导放大器202a输出的分流电流iK也更随改变,使得锁相回路在整个频率追锁过程中快速而稳定地锁定。如图2a中所示,该充电泵220的输出端耦接至一节点A,在接收由相位频率检测器110传送而来的上升讯号#U和下降讯号#D之后,对该节点A推送或汲取一驱动电流iP。虽然锁相回路实际运作时,上升讯号#U与下降讯号#D会有短暂的时间同时动作,不过基本上,上升讯号#U和下降讯号#D可视为彼此互斥,也就是其中一个为高电位时,另一个为低电位,因此充电泵220在单一时间点上只会根据该上升讯号#U或该下降讯号#D其中之一而产生该驱动电流iP,并决定该驱动电流iP的流动方向。举例来说,当上升讯号#U为高电位时,下降讯号#D为低电位,此时该充电泵220扮演电流源的角色,对该节点A推送驱动电流iP。相对的,当上升讯号#U为低电位,下降讯号#D为高电位时,该充电泵220扮演电流集(current sink)的角色,从该节点A汲取驱动电流iP
如图2a所示,该节点A即为低通滤波器230的输入端。该低通滤波器230受到该驱动电流iP的驱动而产生驱动电压Vtune。一般低通滤波器中电容和电阻的结构,可视为等效的一个或多个零点和极点所组合的频率的转移函数。详细的数学原理可参考有关教科书,而不在此介绍。
在本发明较佳实施例中,对低通滤波器230中零点路径上的电容和电阻的结构进行改良,藉此减少锁相回路的锁定时间。举例来说,在图2a中,该低通滤波器230包含零点路径ZL、电阻R2以及电容C2与C3,其中零点路径ZL包括至少一电阻R1和一电容C1串连至该节点A,可用以决定低通滤波器230等效频率转移函数中的零点。再者,电阻R1具有一第一端耦接节点A用以接收驱动电流iP,以及一第二端耦接电容C1,电容C1则具一第一端耦接第一电阻R1的第二端,以及一第二端耦接地线。电容C2则具有一第一端耦接节点A以及一第二端耦接地线,而电阻R2,具有一第一端耦接该节点A以及一第二端耦接一节点B,并电容C3具有一第一端耦接第二电阻R2的第二端以及一第二端耦接地线,其中该节点B输出该驱动电压Vtune。低通滤波器230的实施样态可以有各种变化,并不限定于图2a所示。
本发明实施例提出一种转导放大器202a,具有第一、第二输入端分别耦接该电阻R1的第一、第二端以及一输出端耦接该节点A(需注意是的是节点A耦接至电阻R1的第一端)。该转导放大器202a可检测该电阻R1两端的电压差,以决定一分流电流iK的量级,同时该电压差的正负号则决定该分流电流iK的方向。举例来说,电阻R1的两个端点电压分别为V1和V2。当V1大于V2时,该转导放大器202a从电阻R1的该第一端汲取分流电流iK,使流过该电阻R1的电流减少。相对的,当V2大于V1时,该转导放大器202a会对该电阻R1的第一端推送分流电流iK,藉此使流经该电阻R1的电流增加。
由上可知,图2a中的转导放大器202a为本发明额外设置的一种使锁相回路自动稳定的电路,主要作用是以分流的方式减缓充电泵220产生的驱动电流iP对低通滤波器230的影响,使得锁相回路在整个频率追锁过程中一直保持足够的相位边际,亦既是保持锁相回路的稳定。该转导放大器202a实际上的结构可以是一种主动式的电压转电流的机制,使所产生的分流电流iK正比于V1和V2的电压差。举例来说,该转导放大器202a可通过操作放大器实作一转换函式表示如下:
iK=gm(V1-V2)
其中iK是分流电流,而gm是一特定倍率。V1减V2的正负号则决定该分流电流iK的方向。
该低通滤波器230所输出的驱动电压Vtune,接着可应用于图1所示的压控振荡器140,分频器150和相位频率检测器110中,形成完整的回路。举例来说,该压控振荡器140耦接该低通滤波器的输出端,根据该驱动电压Vtune产生一输出讯号fVCO。分频器150耦接该压控振荡器140的输出端,以一分频倍率N将该输出讯号fVCO分频后产生一分频结果fDIV。接着由相位频率检测器110接收一参考讯号fREF以及该分频结果fDIV后,根据该参考讯号fREF和该分频结果fDIV的相位关系输出该上升讯号#U或该下降讯号#D。压控振荡器140,分频器150和相位频率检测器110基本上已存在许多已知的技术,故详细结构不在此介绍。本发明实施例可运用转导放大器202a与之结合而产生改良的功效。
另一方面,本发明的较佳实施例可进一步应用于支持多频道切换的锁相回路。举例来说,该分频器150可接收一频道选择讯号#CS,据以调整该分频倍率N,使锁相回路100所输出的输出讯号fVCO切换至不同的频率范围。更确切地说,输出讯号fVCO的频率范围主要是由该参考讯号fREF以及该分频倍率两个因素共同决定。
当需要切换频道的时候,该频道选择讯号#CS的值会发生改变,使该分频器150选择不同的分频倍率N。然而切换分频倍率N的瞬间,驱动电压Vtune的值会发生剧烈摆荡,然后需要经过一段时间才能再度收敛至新的目标频率。锁相回路的灵敏度指标,称为回路频宽(Loop Bandwidth)与回路增益(Loop Gain)。回路频宽与回路增益主要受到充电泵220产生的驱动电流iP影响。驱动电流iP的量级越大,回路频宽越宽,回路增益也越大,该驱动电压Vtune的摆荡快速且幅度大。相对的,若是驱动电流iP的量级小,回路频宽就窄,回路增益也越小,驱动电压Vtune的摆荡缓和且改变幅度小。较宽的回路频宽虽然可以使驱动电压Vtune快速调整至目标频率范围,但是过程中的噪声也相对较大。较窄的回路频宽虽然可降低噪声,但是趋近目标频率的速度也较慢。另一方面,锁相回路的稳定度,是以相位边际(phasemargin)为指标。根据锁相回路设计准则,当开回路增益在0db的时候,相位边际值必需在45度以上,这个回路才能符合稳定性的要求。相位边际的值主要受到低通滤波器230的RC特征值影响。对于整体锁相回路在而言,回路频宽改变时,相位边际值也同时改变。因此若无特别处理机制,单纯改变回路频宽很容易失去足够的相位边际而使回路振荡。
为了使频道切换过程更加快速收敛且兼具稳定性,图2a进一步包含一控制器210,可根据该频道选择讯号#CS的值是否发生改变,而通过一第一控制讯号#CCP1控制该充电泵220的驱动电流iP的量级,并通过一分流控制讯号#CA控制该转导放大器202a的分流电流iK量级。控制器210采用了一种阶段式调整的机制,动态调整回路频宽,同时兼顾高低回路频宽的优点。同时,该控制器210动态调整转导放大器202a,可影响低通滤波器230的运作特性,使得回路频宽在变化过程中永远保持在最佳相位边际范围内。控制器210的运作方式如下所述。
首先,在锁相回路维持锁定状态时,该第一控制讯号#CCP1和该分流控制讯号#CA各自运作于稳定的值上,使整个回路稳定运作。该控制器210监控该频道选择讯号#CS的值是否发生改变。如果该频道选择讯号#CS的值发生改变,该控制器210遂将该第一控制讯号#CCP1提高特定倍率,例如一个很高的初始值,以增加回路频宽与回路增益,接着才开始进行(意即初始化)一阶段式的频道切换程序。同时,该控制器210亦同步调整该分流控制讯号#CA值,目的在于通过转导放大器202a和低通滤波器230影响相位边际的值,使回路频宽变换之后仍然保持在理想的相位边际范围内。
在该频道切换程序中,一旦欲锁定的频率完成锁定或趋近锁定,该控制器210则随着时间降低该第一控制讯号#CCP1与该分流控制讯号#CA的值,藉此使该驱动电流iP和该分流电流iK的量级随着时间同步降低。更确切地说,驱动电流iP和分流电流iK的调降分为多阶段,该控制器210每隔一段时间调降一次该第一控制讯号#CCP1与该分流控制讯号#CA的值,直到驱动电流iP被调降到某一特定的值,相当于锁相回路达到某一较小的特定回路频宽。当锁相回路达到所设定的特定回路频宽后,该控制器210停止改变第一控制讯号#CCP1及分流控制讯号#CA的值,以结束该频道切换程序,而此时的分流电流iK可以被调降至零。
图2b为本发明另一较佳实施例的转导放大器202b。在本实施例中,转导放大器202b的结构进一步改良,成为双输出端的结构。转导放大器202b与图2a中的转导放大器202a相似,其差异在于转导放大器202b具有一第一输出端连接至节点A(意即耦接至电阻R1的第一端),第二输出端连接至该电阻R1的第二端。该转导放大器202b可将从该节点A分流出来的该分流电流iK转导至该电阻R1的第二端。藉此,流过电容C1部份的电流与充电泵220提供的驱动电流iP相同,但是当V1大于V2时,则流过电阻R1的电流因为被分流而减少了。电阻R1和电容C1串连所形成频率转移函数中的零点因此而改变,达到稳定驱动电压Vtune的效果。图2b中的控制器210,充电泵220和低通滤波器230与图2a的实施例大致相同,皆可应用于图1所示的锁相回路100中。
图2c为本发明又一较佳实施例,此实施例与图2a中所示相似,其差异在于锁相回路中增设了一充电泵222。为了增强对电容C1的充电提供能力,充电泵222用以根据驱动控制讯号(即上升讯号#U和下降讯号#D),产生一驱动电流iP2,并耦接至电阻R1的第二端。举例而言,充电泵222连接至该电阻R1的第二端,用以接收该上升讯号#U和该下降讯号#D,据以对该电阻R1的第二端推送或汲取一驱动电流iP2
与该充电泵220相似,该充电泵222亦受到该控制器210的控制。控制器210除了根据该频道选择讯号#CS的值是否发生改变,而通过一第一控制讯号#CCP1控制该充电泵220的驱动电流iP的量级,并通过一分流控制讯号#CA控制该转导放大器202a的分流电流iK量级之外,该控制器210亦根据该频道选择讯号#CS的值是否发生改变,而通过一第二控制讯号#CCP2控制该驱动电流iP2的方向及量级。如同图2a频道切换程序当欲锁定的频率完成锁定或趋近锁定,驱动电流iP、驱动电流iP2和分流电流iK的调降分为多阶段方式,该控制器210每隔一段时间调降一次该第一控制讯号#CCP1、第二控制讯号#CCP2与该分流控制讯号#CA的值,直到驱动电流iP被调降到某一特定的值,相当于锁相回路达到某一较小的特定回路频宽。该充电泵222在设计上可以刻意使驱动电流iP2大于等于驱动电流iP。藉此,当该电阻R1受到转导放大器202a的分流影响而减少电流的同时,电容C1获得(或被汲取)的电荷量仍然保持在不减少的状态,使低通滤波器230产生的驱动电压Vtune具备自我稳定的特性。
为方便说明本发明实施例的稳定效果,请同时参考图3a和图3b。图3a为图1中,单纯增加充电泵输出的驱动电流iP,以便增加锁相回路的回路频宽与回路增益所导致驱动电压Vtune振荡的时序图,而图3b为根据本发明实施例,采用转导放大器202a之后所产生的驱动电压Vtune时序图。在图3a中,驱动电压Vtune在进入锁定状态之前,随着时间剧烈地振荡。相对的,在图3b中,驱动电压Vtune的值可以很快速地收敛至稳定状态,有效减少锁定时间。
图3c为本发明实施例的回路频宽与相位边际的关系图。横轴代表回路频宽f,上半部的纵轴代表回路增益,而下半部的纵轴代表相位边际。线段g1代表频道切换之前的回路增益,线段m1则是对应的相位曲线。由图3c可知在不同的回路频宽f的范围,回路增益和相位边际皆有不同变化。在线段g1与回路增益为0的交界点B1,对应至线段m1的交界点P1。而该交界点P1所对应的相位值即为相位边际。如果图2a所示的控制器210随着时间调降驱动电流iP,则回路增益的段线g1会随之平移,例如线段gn。如果低通滤波器230的部份没有同步调校,则下半部的相位边际会落在线段m1的交界点P3。交界点P3对应的相位边际值可能降得很低,使回路进入一种不稳定的状态。本发明实施例的转导放大器202a同时受到控制器210的分流控制讯号#CA控制而改变分流电流iK的量级,所以相位曲线也会随着时间阶段式地平移。藉此,上半部回路增益平移至线段gn的时候,下半部的相位边际曲线平移至线段mn,使上半部的零增益交界点对应至下半部的交界点P2。相对于交界点P3,交界点P2有效地维持在稳定的相位边际范围内。由于充电泵220和转导放大器202a同时受到控制器210的控制而调降电流,使得上半部的交界点B1平移至B2的过程中,下半部的P1也沿着x标记平移至P2。换句话说,相位边际在平移过程中可持续保持在稳定范围内。
图2a、2b和2c中所示的低通滤波器230,实施上可以有各种不同的变化。举例来说,图4a,4b和4c为本发明各种不同的低通滤波器的实施例,皆可用来取代图2a、2b和2c中的低通滤波器230。在图4a中的低通滤波器400中,电容C1具有一第一端耦接节点A,用以接收该驱动电流iP,电阻R1具有一第一端耦接该电容C1的一第二端,以及一第二端耦接一偏压源402。电容C2则具有一第一端耦接该节点A,以及一第二端耦接一地线,而电阻R2具有一第一端耦接该节点A,以及一第二端耦接一节点B,并且电容C3具有一第一端耦接该电阻R2的第二端,以及一第二端耦接该地线。在此实施例中,该电阻R1与该电容C1构成零点路径ZL,而该节点B用以输出该驱动电压Vtune。该偏压源402可以是地线,或是不大于供应电压(VDD)的偏压电路。
在图4b中,一低通滤波器410只用了电容C1和电容C2以及电阻R1。该电阻R1和电容C1构成一零点路径,以便形成等效频率转移函数中的零点,电阻R1具有一第一端连接该节点A,用以接收驱动电流iP,以及一第二端耦接电容C1。电容C1具有一第一端耦接电阻R1的第二端,以及一第二端耦接至地线,而电容C2具有一第一端耦接该节点A,以及一第二端耦接地线,而该节点A拉出来的电压就是驱动电压Vtune
在图4c中,一低通滤波器420用了电容C1和C2,以及电阻R1和R2。该电阻R1和电容C1构成零点路径ZL,以便形成等效频率转移函数中的零点,电阻R1具有一第一端连接该节点A,用以接收驱动电流iP,以及一第二端耦接至电容C1,电容C1具有一第一端耦接电阻R1的第二端,以及一第二端耦接至地线。电阻R2具有一第一端耦接该节点A,以及一第二端耦接一节点B,并且电容C3具有一第一端耦接该电阻R2的第二端,以及一第二端耦接该地线,而该节点B拉出来的电压就是驱动电压Vtune
图5为一充电泵220的实施例。该充电泵220的结构与传统类似,但是可受到第一控制讯号#CCP1的控制而调节驱动电流iP的量级。一第一电流源502连接一供应电压VDD,用以推送驱动电流iP至该节点A。一第一开关512,连接该第一电流源502与该节点A之间,受该上升讯号#U的控制而切换开或关。另一方面,一第二电流源504连接一地线,专用以从该节点A汲取驱动电流iP。一第二开关514连接该第二电流源504与该节点A之间,受该下降讯号#D的控制而切换开或关。当上升讯号#U为高电位时,该第一开关512开启,将第一电流源502产生的驱动电流iP导向节点A。同一时间上升讯号#U为低电位,而第二开关514关闭。当上升讯号#U为低电位时,使该第一开关512关闭,但下降讯号#D为高电位,故第二开关514开启,使第二电流源504从该节点A汲取驱动电流iP。综上所述,通过上升讯号#U和下降讯号#D的切换,使充电泵220成为不断进行推拉动作的电流泵浦。其中该第一电流源502和第二电流源504可以是程控电路,由第一控制讯号#CCP1决定该第一电流源502和该第二电流源504产生的驱动电流iP的量级。
另一方面,图2c中的充电泵222的结构,与充电泵220相仿,只是输出电流为驱动电流iP2。故详细说明不再赘述。
图6为一分频器150的实施例。锁相回路具有许多不同的型态,而本发明皆可适用。举例来说,在分数N型(Fractional-N)锁相回路中,该分频器150为一种三角积分分频器。如图6所示,该分频器150可包含一计数器610和一三角积分调制器620。该计数器610耦接该压控振荡器140的输出端,根据一调整讯号#adj将该输出讯号fVCO转换为该分频结果fDIV。一三角积分调制器620耦接该计数器610,可根据该分频结果fDIV和该频道选择讯号#CS计算该调整讯号#adj的值。在频道切换程序中,该分频器150切换频道所产生的噪声可通过控制器210的阶段式调降方法而有效地降低,帮助驱动电压Vtune稳定收敛。
图7a与7b为频道切换程序的实施例。在时间t0上,频道选择讯号#CS发生改变,控制器210立即进行频道切换程序,第一控制讯号#CCP1发出调升驱动电流iP以增加回路增益与回路频宽,分流控制讯号#CA发出调升分流电流iK以保持回路的稳定。在时间t1,第一控制讯号#CCP1与分流控制讯号#CA,以等比率关系分别调降驱动电流iP与分流电流iK,以降低回路增益与回路频宽,同时保持回路的稳定。接着同样地,在时间t2、t3至t4,依照在时间t1控制的方式,依序阶段性的降低驱动电流iP与分流电流iK直到锁相回路达到所需的回路频宽,接着分流电流iK会被降至零。
在图7c中可以看到对应的效果。图7c的横轴表示回路频宽,纵轴表示回路增益。在频道切换程序的过程中,由于充电泵220受到控制器210的阶段性调降,回路频宽的特征曲线由L0依序在时间点t1、t2、t3和t4时平移至L1、L2、L3及L4。
综上所述,本发明实施例提出了一种分流架构以改善锁相回路的稳定度并加速锁定时间。此外还结合了阶段式的回路频宽调降方法,并在调整的同时使相位边际保持在稳定范围。
虽然本发明以较佳实施例说明如上,但可以理解的是本发明的范围未必如此限定。相对的,任何基于相同精神或对本领域的技术人员而言为显而易见的改良皆在本发明涵盖范围内。因此本发明的权利要求必须以最广义的方式解读。

Claims (29)

1.一种锁相回路,包括:
一第一充电泵,耦接一驱动控制讯号,以产生第一驱动电流;
一滤波器,耦接该第一驱动电流以产生一驱动电压,其中该滤波器包括一零点路径;
一分流电路,根据该零点路径的压降,分流该第一驱动电流,其中该分流电路为一转导放大器;以及
一第二充电泵,耦接该驱动控制讯号,以产生一第二驱动电流,其中该零点路径至少包括一第一电阻,该第一电阻具有一第一端耦接该第一驱动电流,以及一第二端耦接一第一电容与该第二驱动电流,并且该转导放大器具有第一、第二输入端分别耦接该第一电阻的第一、第二端,以及一第一输出端耦接该第一电阻的第一端。
2.如权利要求1所述的锁相回路,其中该滤波器为一低通滤波器。
3.如权利要求1所述的锁相回路,其中该驱动控制讯号包括一上升讯号和一下降讯号。
4.如权利要求1所述的锁相回路,其中该零点路径至少包括一第一电阻耦接至一第一电容。
5.如权利要求1所述的锁相回路,其中该零点路径至少包括一第一电阻,该第一电阻具有一第一端耦接该第一驱动电流以及一第二端耦接一第一电容,并且该转导放大器具有第一、第二输入端分别耦接该第一电阻的第一、第二端,以及一输出端耦接该第一电阻的第一端。
6.如权利要求1所述的锁相回路,其中该零点路径至少包括一第一电阻,该第一电阻具有一第一端耦接该第一驱动电流以及一第二端耦接一第一电容,并且该转导放大器具有第一、第二输入端分别耦接该第一电阻的第一、第二端,以及第一、第二输出端分别耦接该第一电阻的第一、第二端。
7.如权利要求1所述的锁相回路,其中该滤波器包括:
一第一电阻,具有一第一端耦接一第一节点,用以接收该第一驱动电流;
一第一电容,具有一第一端耦接该第一电阻的一第二端以及一第二端耦接一地线,其中该第一电阻与该第一电容构成该零点路径;
一第二电容,具有一第一端耦接该第一节点以及一第二端耦接该地线;
一第二电阻,具有一第一端耦接该第一节点以及一第二端耦接一第二节点;以及
一第三电容,具有一第一端耦接该第二电阻的第二端以及一第二端耦接该地线,其中该第二节点用以输出该驱动电压。
8.如权利要求1所述的锁相回路,其中该滤波器包括:
一第一电容,具有一第一端耦接一第一节点,用以接收该第一驱动电流;
一第一电阻,具有一第一端耦接该第一电容的一第二端,以及一第二端耦接一偏压源,其中该第一电阻与该第一电容构成该零点路径;
一第二电容,具有一第一端耦接该第一节点,以及一第二端耦接一地线;
一第二电阻,具有一第一端耦接该第一节点,以及一第二端耦接一第二节点,其中该第二节点用以输出该驱动电压;以及
一第三电容,具有一第一端耦接该第二电阻的第二端,以及一第二端耦接该地线。
9.如权利要求1所述的锁相回路,其中该滤波器包括:
一第一电阻,具有一第一端耦接至一第一节点,用以接收该第一驱动电流;
一第一电容,具有一第一端耦接该第一电阻的一第二端,以及一第二端耦接一地线,其中该第一电阻与该第一电容构成该零点路径;以及
一第二电容,具有一第一端耦接该第一节点,以及一第二端耦接该地线。
10.如权利要求1所述的锁相回路,其中该滤波器包括:
一第一电阻,具有一第一端耦接一第一节点,用以接收该第一驱动电流;
一第一电容,具有一第一端耦接该第一电阻的一第二端,以及一第二端耦接一地线,其中该第一电阻与该第一电容构成该零点路径;
一第二电阻,具有一第一端耦接该第一节点,以及一第二端耦接一第二节点,其中该第二节点用以输出该驱动电压;以及
一第二电容,具有一第一端耦接该第二电阻的第二端,以及一第二端耦接该地线。
11.如权利要求1所述的锁相回路,其中该第一充电泵包含:
一第一电流源,连接一供应电压,用以推送该第一驱动电流至该零点路径上的一第一节点;
一第一开关,耦接于该第一电源流与该第一节点之间,受该驱动控制讯号的控制而切换开或关;
一第二电流源,耦接一地线,用以从该第一节点汲取该第一驱动电流;以及
一第二开关,耦接于该第二电源流与该第一节点之间,受该驱动控制讯号的控制而切换开或关;
其中一第一控制讯号决定该第一电流源和该第二电流源产生该第一驱动电流的量级。
12.如权利要求8所述的锁相回路,其中该偏压源为该地线或不大于该第一充电泵的供应电压的偏压电路。
13.如权利要求1所述的锁相回路,还包括:
一压控振荡器,根据该驱动电压产生一输出讯号;以及
一分频器,以一分频倍率将该输出讯号分频后产生一分频结果。
14.如权利要求13所述的锁相回路,其中该分频器接收一频道选择讯号,据以调整该分频倍率,并且该锁相回路根据一参考讯号以及该分频倍率决定该输出讯号的频率范围。
15.如权利要求13所述的锁相回路,还包括一相位频率检测器,耦接该分频器,接收一参考讯号以及该分频结果后,根据该参考讯号和该分频结果的相位关系输出该驱动控制讯号。
16.如权利要求13所述的锁相回路,其中该分频器包括:
一计数器,根据一调整讯号,将该输出讯号转换为该分频结果;以及
一三角积分调制器,根据该分频结果和一频道选择讯号计算该调整讯号的值。
17.如权利要求1所述的锁相回路,还包括一控制器,用以根据一频道选择讯号的值是否发生改变,发出一第一控制讯号至该第一充电泵以控制该第一驱动电流的量级,并发出一分流控制讯号至该转导放大器以控制由该第一驱动电流所分流出的一分流电流的量级。
18.如权利要求17所述的锁相回路,其中若该频道选择讯号的值发生改变,该控制器将该第一控制讯号和该分流控制讯号的值提高特定倍率,以初始化一频道切换程序,并且在该频道切换程序中,该控制器随着时间降低该第一控制讯号与该分流控制讯号的值,藉此使该第一驱动电流和该分流电流的量级随着时间同步降低。
19.如权利要求18所述的锁相回路,其中在该频道切换程序中,该控制器以多阶段调降的方式,每隔一段时间调降一次该第一控制讯号与该分流控制讯号的值,直到该锁相回路的一输出讯号收敛至一锁定状态。
20.如权利要求19所述的锁相回路,其中当该输出讯号收敛至该锁定状态后,该控制器停止改变该第一控制讯号及该分流控制讯号的值,以结束该频道切换程序。
21.如权利要求1所述的锁相回路,还包括一控制器,用以根据一频道选择讯号的值是否发生改变,发出一第一控制讯号至该第一充电泵以控制该第一驱动电流的量级,并发出一第二控制讯号至该第二充电泵以控制该第二驱动电流的方向及量级,并且该控制器还发出一分流控制讯号至该转导放大器以控制由该第一驱动电流所分流出的一分流电流的量级,其中该第二驱动电流大于等于该第一驱动电流。
22.如权利要求21所述的锁相回路,其中在该控制器进行该频道切换程序时,该控制器以多阶段调降的方式,每隔一段时间同步调降该第一控制讯号、该第二控制讯号和该分流控制讯号的值,直到该锁相回路的一输出讯号收敛至一锁定状态。
23.一种锁相回路的控制方法,其中该锁相回路包括一相位频率检测器、一第一充电泵、一低通滤波器、一压控振荡器以及一分频器,该控制方法包括:
根据一驱动控制讯号,以产生第一驱动电流;
根据该第一驱动电流,产生一驱动电压;以及
根据该低通滤波器中一零点路径的一压降,由该零点路径的一第一端点,分流该第一驱动电流,
其中该锁相回路还包括一第二充电泵,耦接该驱动控制讯号,以产生一第二驱动电流,其中该零点路径至少包括一第一电阻,该第一电阻具有一第一端耦接该第一驱动电流,以及一第二端耦接一第一电容与该第二驱动电流,并且一转导放大器具有第一、第二输入端分别耦接该第一电阻的第一、第二端,以及一第一输出端耦接该第一电阻的第一端。
24.如权利要求23所述的锁相回路的控制方法,还包括:
根据一频道选择讯号的值是否发生改变,发出一第一控制讯号至该第一充电泵,以控制该第一驱动电流的量级,并发出一分流控制讯号至该转导放大器,以控制由该第一驱动电流所分流出的一分流电流的量级。
25.如权利要求24所述的锁相回路的控制方法,其中若该频道选择讯号的值发生改变,则将该第一控制讯号和该分流控制讯号的值提高特定倍率,以初始化一频道切换程序,并且在该频道切换程序中,随着时间降低该第一控制讯号与该分流控制讯号的值,藉此使该第一驱动电流和该分流电流的量级随着时间同步降低。
26.如权利要求25所述的锁相回路的控制方法,其中在该频道切换程序中,以多阶段调降的方式,每隔一段时间调降一次该第一控制讯号与该分流控制讯号的值,直到该锁相回路的一输出讯号收敛至一锁定状态。
27.如权利要求25所述的锁相回路的控制方法,更包括根据一频道选择讯号的值是否发生改变,发出一第一控制讯号以控制该第一驱动电流的量级,一第二控制讯号以控制该第二驱动电流的方向及量级,以及一分流控制讯号以控制由该第一驱动电流所分流出的一分流电流的量级,其中该第二驱动电流大于等于该第一驱动电流。
28.如权利要求27所述的锁相回路的控制方法,其中在该频道切换程序中,以多阶段调降的方式,每隔一段时间同步调降该第一控制讯号、该第二控制讯号和该分流控制讯号的值,直到该锁相回路的一输出讯号收敛至一锁定状态。
29.如权利要求23所述的锁相回路的控制方法,还包括:
根据该驱动电压,产生一输出讯号;
以一分频倍率对该输出讯号进行分频,以产生一分频结果;以及
根据一参考讯号与该分频结果的相位关系,输出该驱动控制讯号。
CN2009102093936A 2009-11-06 2009-11-06 锁相回路及其控制方法 Active CN102055468B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN2009102093936A CN102055468B (zh) 2009-11-06 2009-11-06 锁相回路及其控制方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN2009102093936A CN102055468B (zh) 2009-11-06 2009-11-06 锁相回路及其控制方法

Publications (2)

Publication Number Publication Date
CN102055468A CN102055468A (zh) 2011-05-11
CN102055468B true CN102055468B (zh) 2012-11-28

Family

ID=43959459

Family Applications (1)

Application Number Title Priority Date Filing Date
CN2009102093936A Active CN102055468B (zh) 2009-11-06 2009-11-06 锁相回路及其控制方法

Country Status (1)

Country Link
CN (1) CN102055468B (zh)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN103312267B (zh) * 2013-05-13 2016-03-16 上海芯导电子科技有限公司 一种高精度振荡器及频率产生方法

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269068A (zh) * 1997-08-28 2000-10-04 艾利森公司 用于锁相环的环路滤波器的电荷泵引导系统和方法
CN1326304A (zh) * 2000-05-30 2001-12-12 松下电器产业株式会社 频率合成器

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1269068A (zh) * 1997-08-28 2000-10-04 艾利森公司 用于锁相环的环路滤波器的电荷泵引导系统和方法
CN1326304A (zh) * 2000-05-30 2001-12-12 松下电器产业株式会社 频率合成器

Also Published As

Publication number Publication date
CN102055468A (zh) 2011-05-11

Similar Documents

Publication Publication Date Title
US6580329B2 (en) PLL bandwidth switching
US8878614B2 (en) Phase-locked loop
US7986175B2 (en) Spread spectrum control PLL circuit and its start-up method
US6744323B1 (en) Method for phase locking in a phase lock loop
US6140882A (en) Phase lock loop enabling smooth loop bandwidth switching
CN102522984B (zh) 锁相环及其压控振荡电路
US20070164829A1 (en) Sigma-delta fractional-N PLL with reduced frequency error
KR20140130022A (ko) 전하 펌프 전류 변조를 사용하여 폐 루프 곡선 검색을 실행하는 다중-곡선 vco를 갖는 pll 주파수 합성기
CN102122957B (zh) 一种锁相环快速锁定的电路及方法
US20080088379A1 (en) Current device and method for phase-locked loop
GB2424325A (en) Tuning phase locked loops
US20120223752A1 (en) Phase locked loop with charge pump
CN101409554A (zh) 用于电荷泵锁相环的环路滤波电路
CN102347765A (zh) 一种时钟与数据恢复系统、相位调整方法及鉴相器
KR20090067470A (ko) 위상고정루프 및 그 제어방법
TWI382668B (zh) 鎖相迴路及其控制方法
KR20090027016A (ko) 다중 대역 전압 제어 발진기를 갖는 주파수 합성기
KR20140130015A (ko) 폐루프 곡선 검색을 구현하는 다중-곡선 vco를 갖는 pll 주파수 합성기
US20110080196A1 (en) VCO Control Circuit and Method Thereof, Fast Locking PLL and Method for Fast Locking PLL
EP3700091A1 (en) Feedback control for accurate signal generation
CN102055468B (zh) 锁相回路及其控制方法
KR100723838B1 (ko) 주파수 합성 장치
CN114499512A (zh) 双环路锁相环
US20140035632A1 (en) Phase-locked loop
US7023249B1 (en) Phase locked loop with low phase noise and fast tune time

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
C14 Grant of patent or utility model
GR01 Patent grant