TWI382668B - 鎖相迴路及其控制方法 - Google Patents

鎖相迴路及其控制方法 Download PDF

Info

Publication number
TWI382668B
TWI382668B TW098130035A TW98130035A TWI382668B TW I382668 B TWI382668 B TW I382668B TW 098130035 A TW098130035 A TW 098130035A TW 98130035 A TW98130035 A TW 98130035A TW I382668 B TWI382668 B TW I382668B
Authority
TW
Taiwan
Prior art keywords
current
phase
coupled
node
resistor
Prior art date
Application number
TW098130035A
Other languages
English (en)
Other versions
TW201110562A (en
Inventor
Wei Jie Lee
Original Assignee
Richwave Technology Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Richwave Technology Corp filed Critical Richwave Technology Corp
Priority to TW098130035A priority Critical patent/TWI382668B/zh
Priority to US12/729,294 priority patent/US8248121B2/en
Publication of TW201110562A publication Critical patent/TW201110562A/zh
Application granted granted Critical
Publication of TWI382668B publication Critical patent/TWI382668B/zh

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/18—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop
    • H03L7/183—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using a frequency divider or counter in the loop a time difference being used for locking the loop, the counter counting between fixed numbers or the frequency divider dividing by a fixed number
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/104—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using an additional signal from outside the loop for setting or controlling a parameter in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1072—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the charge pump, e.g. changing the gain
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth
    • H03L7/1075—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth by changing characteristics of the loop filter, e.g. changing the gain, changing the bandwidth
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/04—Modifications for maintaining constant the phase-locked loop damping factor when other loop parameters change

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Description

鎖相迴路及其控制方法
本發明係有關於鎖相迴路，尤其是有關於加速鎖定頻率的電路結構。
鎖相迴路(Phase Lock Loop)是用來合成頻率訊號的典型技術。第1圖係為一傳統的鎖相迴路100，可接收一較低頻的參考訊號fREF 以合成一較高頻的輸出訊號fVCO 。該輸出訊號fVCO 經由一除頻器150進行除頻N倍之後，得到的除頻結果fDIV 回饋至鎖相迴路100的輸入端。在鎖相迴路100的輸入端，一相位頻率偵測器110比較該參考訊號fREF 和除頻結果fDIV 的相位，根據兩者之差異以產生一上升訊號#U和一下降訊號#D。舉例來說，參考訊號fREF 領先除頻結果fDIV 時，相位頻率偵測器110輸出上升訊號#U。相對的，參考訊號fREF 落後除頻結果fDIV 時，該相位頻率偵測器110輸出下降訊號#D。一充電泵120耦接該相位頻率偵測器110，將產生的上升訊號#U和下降訊號#D轉換為驅動電流iP 。該驅動電流iP 接著經過一由電阻RA 以及電容CA 與CB 所構成之低通濾波器130後，轉換為一驅動電壓Vtune ，可用來調控一壓控振盪器(VCO)140。該壓控振盪器140遂依據該驅動電壓Vtune 之值產生輸出訊號fVCO 。
上述的鎖相迴路100形成一個迴饋機制，而所產生控制壓控振盪器(VCO)140的驅動電壓Vtune 通常會擺盪一段 時間，才慢慢收斂至目標電壓。這段時間又通稱為鎖定時間(lock time)。在頻率尚未鎖定期間，迴路頻寬(loop bandwidth)大小決定了控制VCO之驅動電壓Vtune 的變化率。迴路頻寬若寬，驅動電壓Vtune 可快速跳動收斂，但是鎖相迴路之相位雜訊(phase noise)較易受雜訊的干擾。反之；迴路頻寬若窄，驅動電壓Vtune 則可平穩緩慢的趨向收斂，但鎖相迴路所需鎖定的時間較長，為了能夠同時提供無線通訊系統快速跳頻(frequency hopping)功能與低相位雜訊的要求，傳統鎖相迴路頻率快速鎖定的方法為當頻率在尚未鎖定之時，增加充電泵的電流與減少低通濾波器上電阻RA 以增加迴路頻寬，當頻率鎖定之後再減少充電泵的電流與增加低通濾波器上電阻RA 以降低迴路頻寬，但此兩段式切換迴路頻寬來達到快速頻率鎖定的過程中，易導致頻率鎖定之後，控制VCO之電壓Vtune 訊號的擾動，例如由較寬的迴路頻寬一下子轉換為較低為低的迴路頻寬，濾波器上電阻被切換為大電阻，然而流過此電阻RA 的電流依然很大，相當於一大的電壓橫越此電阻，在低通濾波器的輸出Vtune 訊號形成電壓階梯(voltage step)，此電壓階梯會使鎖相迴路脫離原本鎖定的頻率而需再次追鎖，但此時已切換為窄的迴路頻寬，重新鎖定所需的時間變長，違反先前欲快速鎖的目的，如此的現象在分數型(fractional-N type)的頻率合器將更為明顯。所以為了改善上述問題，達到快速且穩定的鎖相迴路是本發明的起緣。
本發明提出一種鎖相迴路，包括一第一充電泵，耦接一驅動控制訊號，以產生第一電流；一濾波器，耦接該第一充電泵於一第一節點，其中該濾波器包括一零點路徑；以及一調節電路，根據該零點路徑之壓降，調節第一節點上之電流。
本發明亦提出一種鎖相迴路之控制方法，其中該鎖相迴路包括一相位頻率偵測器、一第一充電泵、一低通濾波器、一壓控振盪器以及一除頻器，其中第一充電泵係耦接低通濾波器於一第一節點，該控制方法包括根據一驅動控制訊號，以產生第一電流輸出至第一節點；以及根據該低通濾波器中一零點路徑之一壓降，調節第一節點上之電流。
本發明實施例提出一種改良式的鎖相迴路，利用電流調節的概念提供鎖相迴路一自動穩定機制，搭配可任意變換鎖相迴路迴路頻寬方法，以實現一快速鎖定之鎖相迴路。而實施的方式為，根據鎖相迴路之零點路徑的壓降變化，調整濾波器與充電泵所耦接之一節點上的電流。
第2a圖係為本發明一較佳實施例，第2a圖鎖相迴路包括充電泵220、控制器210、轉導放大器202a、充電泵220，以及低通濾波器230。在此實施例中，充電泵220係用以接收來自相位頻率偵測器110之一驅動控制信號(例如上升訊號#U和下降訊號#D)，以便產生一驅動電流iP ，而低通濾波器230根據充電泵220與低通濾波器230所耦接 之節點A上的電流產生一驅動電壓Vtune 。轉導放大器202a則根據低通濾波器230中之一零點路徑ZL的壓降，調節該節點A上的電流，以便減緩充電泵220產生的驅動電流iP 對低通濾波器230的影響。當鎖相迴路欲達到快速鎖定而變換驅動電流iP 時，轉導放大器202a輸出之電流iK 也更隨改變，使得鎖相迴路在整個頻率追鎖過程中快速而穩定地鎖定。如第2a圖中所示，該充電泵220的輸出端耦接至節點A，在接收由相位頻率偵測器110轉送而來的上升訊號#U和下降訊號#D之後，對該節點A推送或汲取一驅動電流iP 。雖然鎖相迴路實際運作時，上升訊號#U與下降訊號#D會有短暫的時間同時動作，不過基本上，上升訊號#U和下降訊號#D可視為彼此互斥，因此充電泵220在單一時間點上只會根據該上升訊號#U或該下降訊號#D其中之一而產生該驅動電流iP ，並決定該驅動電流iP 的流動方向。舉例來說，當上升訊號#U作用時，此時該充電泵220扮演電流源之角色，對該節點A推送驅動電流iP 。相對的，當下降訊號#D作用時，該充電泵220扮演電流集(current sink)之角色，從該節點A汲取驅動電流iP 。
如第2a圖所示，該節點A即為低通濾波器230的輸入端。該低通濾波器230受到該驅動電流iP 與電流iK 之驅動而產生驅動電壓Vtune 。一低通濾波器由電容和電阻所構成，此結構可視為等效的一或多個零點和極點所組合之頻率轉移函數。詳細的數學原理可參考坊間現存教科書，而不在此介紹。
在本發明較佳實施例中，使用一轉導放大器202連結一低通濾波器230，該低通濾波器230包含零點路徑ZL、電阻R2 以及電容C2 與C3 ，其中零點路徑ZL包括至少一電阻R1 和一電容C1 串連至該節點A，可用以決定低通濾波器230等效頻率轉移函數中的零點。再者，電阻R1 係具有一第一端耦接節點A，以及一第二端耦接電容C1 ，電容C1 則具一第一端耦接第一電阻R1 之第二端，以及一第二端耦接地線。電容C2 則具有一第一端耦接節點A以及一第二端耦接地線，而電阻R2 ，具有一第一端耦接該節點A以及一第二端耦接一節點B，並電容C3 具有一第一端耦接第二電阻R2 之第二端以及一第二端耦接地線，其中該節點B輸出該驅動電壓Vtune 。低通濾波器230的實施樣態可以有各種變化，並不限定於第2a圖所示。
本發明實施例提出一種轉導放大器202a，具有第一、第二輸入端分別耦接該電阻R1 的第一、第二端以及一輸出端耦接該節點A(需注意是的是節點A耦接至電阻R1 的第一端)。該轉導放大器202a可偵測該電阻R1 兩端的電壓差，以決定一電流iK 之量級，同時該電壓差之正負號則決定該電流iK 的方向。舉例來說，電阻R1 的兩個端點電壓分別為V1 和V2 。當V1 大於V2 時，該轉導放大器202a從節點A汲取電流iK ，使流過該電阻R1 的電流減少。相對的，當V2 大於V1 時，該轉導放大器202a會對該節點A推送電流iK ，藉此使流經該電阻R1 的電流增加。由於轉導放大器202a係根據電阻R1 的兩個端點電壓(V1 和V2 )向節點A推 送或汲取電流iK ，因此電流iK 的量級可視為節點A上的電流被調節的量級。
由上可知，第2a圖中的轉導放大器202a係為本發明額外設置的一種使鎖相迴路自動穩定的電路，主要作用是以調節電流的方式減緩充電泵220產生的驅動電流iP 對低通濾波器230的影響，使得鎖相迴路在整個頻率追鎖過程中一直保持足夠的相位邊際，亦既是保持鎖相迴路的穩定。該轉導放大器202a實際上的結構可以是一種主動式的電壓轉電流的機制，使所產生的電流iK 正比於V1 和V2 的電壓差。舉例來說，該轉導放大器202a可透過操作放大器實作一轉換函式表示如下：iK =gm (V1 -V2 )
其中iK 是轉導放大器202a所產生的電流，而gm 是一特定倍率。V1 減V2 的正負號則決定該電流iK 的方向。
該低通濾波器230所輸出的驅動電壓Vtune ，接著可應用於第1圖所示的壓控振盪器140，除頻器150和相位頻率偵測器110中，形成完整的迴路。舉例來說，該壓控振盪器140耦接該低通濾波器230的輸出端，根據該驅動電壓Vtune 產生一輸出訊號fVCO 。除頻器150耦接該壓控振盪器140的輸出端，以一除頻倍率N將該輸出訊號fVCO 除頻後產生一除頻結果fDIV 。接著由相位頻率偵測器110接收一參考訊號fREF 以及該除頻結果fDIV 後，根據該參考訊號fREF 和該除頻結果fDIV 之相位關係輸出該上升訊號#U或該下降訊號#D。壓控振盪器140、除頻器150和相位頻率偵 測器110基本上已存在許多已知的技術，故詳細結構不在此介紹。本發明實施例可運用轉導放大器202a與之搭配而產生改良之功效。
另一方面，本發明之較佳實施例可進一步應用於支援多頻道切換的鎖相迴路。舉例來說，該除頻器150可接收一頻道選擇訊號#CS，據以調整該除頻倍率N，使鎖相迴路100所輸出的輸出訊號fVCO 切換至不同的頻率。更確切地說，輸出訊號fVCO 的頻率主要是由該參考訊號fREF 以及該除頻倍率兩個因素共同決定。
當需要切換頻道的時候，該頻道選擇訊號#CS的值會發生改變，使該除頻器150選擇不同的除頻倍率N。然而切換除頻倍率N的瞬間，驅動電壓Vtune 會發生劇烈擺盪，然後需要經過一段時間才能收斂至新的目標電壓。鎖相迴路的靈敏度指標，稱為迴路頻寬(Loop Bandwidth)與迴路增益(Loop Gain)。迴路頻寬與迴路增益主要受到節點A上的電流(即充電泵220產生之驅動電流iP 與轉導放大器202a所產生的電流iK )影響。節點A上之電流的量級越大，迴路頻寬越寬，迴路增益也越大，該驅動電壓Vtune 的擺盪快速且幅度大。相對的，若是節點A上之電流的量級小，迴路頻寬就窄，迴路增益也越小，驅動電壓Vtune 的擺盪緩和且改變幅度小。較寬的迴路頻寬雖然可以使驅動電壓Vtune 快速調整至目標電壓，但是過程中的雜訊也相對較大。較窄的迴路頻寬雖然可降低雜訊，但是趨近目標電壓的速度也較慢。另一方面，鎖相迴路的穩定度，係以相位 邊際(phase margin)為指標。根據鎖相迴路設計準則，當開迴路增益在0db的時候，相位邊際值必需在45度以上，這個迴路才能符合穩定性的要求。相位邊際之值主要受到低通濾波器230之RC特徵值影響。對於整體鎖相迴路在而言，迴路頻寬改變時，相位邊際值也同時改變。因此若無特別處理機制，單純改變迴路頻寬很容易失去足夠的相位邊際而使迴路振盪。
為了使頻道切換過程更加快速收斂且兼具穩定性，第2a圖進一步包含一控制器210，可根據該頻道選擇訊號#CS之值是否發生改變，而透過一第一控制訊號#CCP1控制該充電泵220的驅動電流iP 之量級，並透過一電流控制訊號#CA控制該轉導放大器202a所輸出的電流iK 之量級。控制器210採用了一種階段式調整的機制，動態調整迴路頻寬，同時兼顧高低迴路頻寬的優點。同時，該控制器210動態調整轉導放大器202a，可影響低通濾波器230的運作特性，使得迴路頻寬在變化過程中永遠保持在最佳相位邊際範圍內。控制器210的運作方式如下所述。
首先，在鎖相迴路維持鎖定狀態時，該第一控制訊號#CCP1和該電流控制訊號#CA各自運作於穩定的值上，使整個迴路穩定運作。該控制器210監控著該頻道選擇訊號#CS之值是否發生改變。如果該頻道選擇訊號#CS之值發生改變，該控制器210遂將該第一控制訊號#CCP1提高特定倍率，例如一個很高的初始值，以增加迴路頻寬與迴路增益，接著才開始進行(意即初始化)一階段式的頻道切換 程序。同時，該控制器210亦同步調整該電流控制訊號#CA值，目的在於透過轉導放大器202a輸出一電流iK ，使迴路頻寬變換之後仍然保持在理想的相位邊際範圍內。
在該頻道切換程序中，一旦欲鎖定的頻率完成鎖定或趨近鎖定，該控制器210則隨著時間降低該第一控制訊號#CCP1與該電流控制訊號#CA之值，藉此使該驅動電流iP 和該電流iK 之量級隨著時間同步降低。更確切地說，驅動電流iP 和電流iK 的調降分為多階段，該控制器210每隔一段時間調降一次該第一控制訊號#CCP1與該電流控制訊號#CA之值，直到驅動電流iP 被調降到某一特定的值，相當於鎖相迴路達到某一較小的特定迴路頻寬。當鎖相迴路達到所設定之特定迴路頻寬後，該控制器210停止改變第一控制訊號#CCP1及電流控制訊號#CA之值，以結束該頻道切換程序，而此時的電流iK 可以被調降至零。
第2b圖係為本發明另一較佳實施例之轉導放大器202b。在本實施例中，轉導放大器202b的結構進一步改良，成為雙輸出端之結構。轉導放大器202b與第2a圖中之轉導放大器202a相似，其差異在於轉導放大器202b具有一第一輸出端連接至節點A(意即耦接至電阻R1 的第一端)，第二輸出端連接至該電阻R1 的第二端。該轉導放大器202b可將來自該節點A的該電流iK 傳導至該電阻R1 的第二端。藉此，流過電容C1 部份的電流與充電泵220提供的驅動電流iP 相同，但是當V1 大於V2 時，則流過電阻R1 的電流因為被轉導放大器202b調節而減少了。電阻R1 和 電容C1 串連所形成頻率轉移函數中的零點因此而改變，達到穩定驅動電壓Vtune 的效果。第2b圖中的控制器210，充電泵220和低通濾波器230與第2a圖的實施例大致相同，皆可應用於第1圖所示的鎖相迴路100中。
第2c圖係為本發明又一較佳實施例，此實施例與第2a圖中所示者相似，其差異在於鎖相迴路中增設了一充電泵222。為了增強對電容C1 的充電提供能力，充電泵222用以根據驅動控制訊號(即上升訊號#U和下降訊號#D)，產生一驅動電流iP2 ，並耦接至電阻R1 的第二端。舉例而言，充電泵222係連接至該電阻R1 的第二端，用以接收該上升訊號#U和該下降訊號#D，據以對該電阻R1 的第二端推送或汲取一驅動電流iP2 。
與該充電泵220相似，該充電泵222亦受到該控制器210的控制。控制器210除了根據該頻道選擇訊號#CS之值是否發生改變，而透過一第一控制訊號#CCP1控制該充電泵220的驅動電流iP 之量級，並透過一電流控制訊號#CA控制該轉導放大器202a的電流iK 之量級之外，該控制器210亦根據該頻道選擇訊號#CS之值是否發生改變，而透過一第二控制訊號#CCP2控制該驅動電流iP2 之方向及量級。如同圖2a頻道切換程序當欲鎖定的頻率完成鎖定或趨近鎖定，驅動電流iP 、驅動電流iP2 和電流iK 的調降分為多階段方式，該控制器210每隔一段時間調降一次該第一控制訊號#CCP1、第二控制訊號#CCP2與該電流控制訊號#CA之值，直到驅動電流iP 被調降到某一特定的值， 相當於鎖相迴路達到某一較小的特定迴路頻寬。
為方便說明本發明實施例之穩定效果，請同時參考第3a圖和第3b圖。第3a圖係為第1圖中，單純增加充電泵輸出之驅動電流iP ，以便增加鎖相迴路之迴路頻寬與迴路增益所導致驅動電壓Vtune 振盪的時序圖，而第3b圖係為根據本發明實施例，採用轉導放大器202a之後所產生的驅動電壓Vtune 時序圖。在第3a圖中，驅動電壓Vtune 在進入鎖定狀態之前，係隨著時間劇烈地振盪。相對的，在第3b圖中，驅動電壓Vtune 之值可以很快速地收斂至穩定狀態，有效減少鎖定時間。
第3c圖係為本發明實施例之迴路頻寬與相位邊際之關係圖。橫軸代表迴路頻寬f，上半部的縱軸代表迴路增益，而下半部的縱軸代表相位邊際。線段g1代表頻道切換之前的迴路增益，線段m1則是對應的相位曲線。由第3c圖可知在不同的迴路頻寬f之範圍，迴路增益和相位邊際皆有不同變化。於第3c圖中，線段g1與迴路增益為0之交界點B1 係對應至線段m1的交界點P1 。而該交界點P1 所對應的相位值即為相位邊際。如果第2a圖所示之控制器210隨著時間調降節點A上的電流(即驅動電流iP 與電流iK )，則迴路增益之段線g1會隨之平移，例如線段gn。如果低通濾波器230的部份沒有同步調校，則下半部的相位邊際會落在線段m1的交界點P3 。交界點P3 對應的相位邊際值可能降得很低，使迴路進入一種不穩定的狀態。本發明實施例的轉導放大器202a同時受到控制器210的電流控制訊號 #CA控制而改變電流iK 之量級，所以相位曲線也會隨著時間階段式地平移。藉此，上半部迴路增益平移至線段gn的時候，下半部之相位邊際曲線平移至線段mn，使上半部之零增益交界點對應至下半部的交界點P2 。相對於交界點P3 ，交界點P2 有效地維持在穩定的相位邊際範圍內。由於充電泵220和轉導放大器202a同時受到控制器210的控制而調降電流，使得上半部之交界點B1 平移至B2 的過程中，下半部的P1 也沿著x標記平移至P2 。換句話說，相位邊際在平移過程中可持續保持在穩定範圍內。
第2a、2b和2c圖中所示的低通濾波器230，實作上可以有各種不同的變化。舉例來說，第4a，4b和4c圖係為本發明各種不同的低通濾波器之實施例，皆可用來取代第2a、2b和2c圖中的低通濾波器230。在第4a圖中的低通濾波器400中，電容C1 具有一第一端耦接節點A，電阻R1 具有一第一端耦接該電容C1 之一第二端，以及一第二端耦接一偏壓源402。電容C2 則具有一第一端耦接該節點A，以及一第二端耦接一地線，而電阻R2 具有一第一端耦接該節點A，以及一第二端耦接一節點B，並且電容C3 具有一第一端耦接該電阻R2 之第二端，以及一第二端耦接該地線。在此實施例中，該電阻R1 與該電容C1 構成零點路徑ZL，而該節點B係用以輸出該驅動電壓Vtune 。該偏壓源402可以是地線，或是不大於供應電壓(VDD)之偏壓電路。
在第4b圖中，一低通濾波器410只用了電容C1 和電 容C2 以及電阻R1 。該電阻R1 和電容C1 構成一零點路徑，以便形成等效頻率轉移函數中的零點，電阻R1 具有一第一端連接該節點A，以及一第二端耦接電容C1 。電容C1 具有一第一端耦接電阻R1 之第二端，以及一第二端耦接至地線，而電容C2 具有一第一端耦接該節點A，以及一第二端耦接地線，而該節點A拉出來的電壓就是驅動電壓Vtune 。
在第4c圖中，一低通濾波器420用了電容C1 和C2 ，以及電阻R1 和R2 。該電阻R1 和電容C1 構成零點路徑ZL，以便形成等效頻率轉移函數中的零點，電阻R1 具有一第一端連接該節點A，以及一第二端耦接至電容C1 ，電容C1 具有一第一端耦接電阻R1 之第二端，以及一第二端耦接至地線。電阻R2 具有一第一端耦接該節點A，以及一第二端耦接一節點B，並且電容C3 具有一第一端耦接該電阻R2 之第二端，以及一第二端耦接該地線，而該節點B拉出來的電壓就是驅動電壓Vtune 。
第5圖係為一充電泵220的實施例。該充電泵220之結構與傳統類似，但是可受到第一控制訊號#CCP1的控制而調節驅動電流iP 之量級。一第一電流源502連接一供應電壓VDD，用以推送驅動電流iP 至該節點A。一第一開關512，連接該第一電流源502與該節點A之間，受該上升訊號#U之控制而切換開或關。另一方面，一第二電流源504連接一地線，專用以從該節點A汲取驅動電流iP 。一第二開關514連接該第二電流源504與該節點A之間，受該下降訊號#D之控制而切換開或關。當上升訊號#U作用 時，該第一開關512開啟，將第一電流源502產生的驅動電流iP 導向節點A。同一時間下降訊號#D不作用，而第二開關514關閉。當上升訊號#U為不作用時，使該第一開關512關閉，但下降訊號#D作用，故第二開關514開啟，使第二電流源504從該節點A汲取驅動電流iP 。綜上所述，透過上升訊號#U和下降訊號#D之切換，使充電泵220成為不斷進行推拉動作的電流幫浦。其中該第一電流源502和第二電流源504可以是程控電路，由第一控制訊號#CCP1決定該第一電流源502和該第二電流源504產生之驅動電流iP 之量級。
另一方面，第2c圖中之充電泵222之結構，與充電泵220相仿，只是輸出電流為驅動電流iP2 。故詳細說明不再贅述。
第6圖係為一除頻器150的實施例。鎖相迴路具有許多不同的型態，而本發明皆可適用。舉例來說，在分數N型(Fractional-N)鎖相迴路中，該除頻器150係為一種三角積分除頻器。如第6圖所示，該除頻器150可包含一計數器610和一三角積分調變器620。該計數器610耦接該壓控振盪器140之輸出端，根據一調整訊號#adj將該輸出訊號fVCO 轉換為該除頻結果fDIV 。一三角積分調變器620耦接該計數器610，可根據該除頻結果fDIV 和該頻道選擇訊號#CS計算該調整訊號#adj之值。在頻道切換程序中，該除頻器150切換頻道所產生的雜訊可透過控制器210的階段式調降方法而有效地降低，幫助驅動電壓Vtune 穩定收 斂。
第7a與7b圖係為頻道切換程序的實施例。在時間t0上，頻道選擇訊號#CS發生改變，控制器210立即進行頻道切換程序，第一控制訊號#CCP1發出調升驅動電流iP 以增加迴路增益與迴路頻寬，電流控制訊號#CA發出調升電流iK 以保持迴路的穩定。在時間t1，第一控制訊號#CCP1與電流控制訊號#CA，以等比率關係分別調降驅動電流iP 與電流iK ，以降低迴路增益與迴路頻寬，同時保持迴路的穩定。接著同樣地，在時間t2、t3至t4，依照在時間t1控制的方式，依序階段性的降低驅動電流iP 與電流iK 直到鎖相迴路達到所需的迴路頻寬，接著電流iK 會被降至零。
在第7c圖中可以看到對應的效果。第7c圖的橫軸表示迴路頻寬，縱軸表示迴路增益。在頻道切換程序的過程中，由於充電泵220受到控制器210的階段性調降，迴路頻寬的特徵曲線由L0依序在時間點t1、t2、t3和t4時平移至L1、L2、L3及L4。
綜上所述，本發明實施例提出了一種電流調節架構以改善鎖相迴路的穩定度。此外還搭配了階段式的迴路頻寬變換方法，以加速鎖相迴路對頻率的鎖定。
雖然本發明以較佳實施例說明如上，但可以理解的是本發明的範圍未必如此限定。相對的，任何基於相同精神或對本發明所屬技術領域中具有通常知識者為顯而易見的改良皆在本發明涵蓋範圍內。因此專利要求範圍必須以最廣義的方式解讀。
100‧‧‧鎖相迴路
110‧‧‧相位頻率偵測器
120‧‧‧充電泵
130‧‧‧低通濾波器
140‧‧‧壓控振盪器
150‧‧‧除頻器
210‧‧‧控制器
220、222‧‧‧充電泵
230‧‧‧低通濾波器
202a、202b‧‧‧轉導放大器
400、410、420‧‧‧低通濾波器
402‧‧‧偏壓源
C1 、C2 、C3 、CA 、CB ‧‧‧電容
R1 、R2 、RA ‧‧‧電阻
502、504‧‧‧電流源
512、514‧‧‧開關
610‧‧‧計數器
620‧‧‧三角積分調變器
ZL‧‧‧零點路徑
fVCO ‧‧‧輸出訊號
fDIV ‧‧‧除頻結果
fREF ‧‧‧參考訊號
#U‧‧‧上升訊號
#D‧‧‧下降訊號
iP 、iP2 ‧‧‧驅動電流
Vtune ‧‧‧驅動電壓
iK ‧‧‧電流
#adj‧‧‧調整訊號
V1 、V2 ‧‧‧電壓
#CS‧‧‧頻道選擇訊號
#CA‧‧‧電流控制訊號
A、B‧‧‧節點
#CCP1、#CCP2‧‧‧控制訊號
ZL‧‧‧零點路徑
g1~gn、m1~mn‧‧‧線段
B1 、B2 、P1 、P2 、P3 ‧‧‧交界點
L0~L4‧‧‧特徵曲線
第1圖係為一典型的鎖相迴路之架構圖；第2a圖係為本發明實施例之轉導放大器，控制器，充電泵和低通濾波器；第2b圖係為本發明另一實施例之轉導放大器；第2c圖係為本發明另一實施例之轉導放大器和第二充電泵；第3a圖係為第1圖之現有技術中，單純增加充電泵輸出之驅動電流iP ，以增加鎖相回路之迴路頻寬與迴路增益所導致驅動電壓Vtune 振盪的時序圖；第3b圖係為本發明實施例所產生的驅動電壓Vtune 時序圖；第3c圖係為本發明實施例之迴路頻寬與相位邊際之關係圖；第4a，4b和4c圖係為本發明實施例的低通濾波器；第5圖係為一充電泵的實施例；第6圖係為一除頻器的實施例；以及第7a至7c圖係為頻道切換程序的實施例。
210‧‧‧控制器
220‧‧‧充電泵
230‧‧‧低通濾波器
202aa~‧‧‧轉導放大器
C1 、C2 、C3 ‧‧‧電容
R1 、R2 ‧‧‧電阻
iP ‧‧‧驅動電流
iK ‧‧‧電流
ZL‧‧‧零點路徑
fVCO ‧‧‧輸出訊號
f`DIV ‧‧‧除頻結果
fREF ‧‧‧參考訊號
#U‧‧‧上升訊號
#D‧‧‧下降訊號
Vtune ‧‧‧驅動電壓

Claims (28)

  1. 一種鎖相迴路，包括：一第一充電泵，耦接一驅動控制訊號，以產生一第一電流；一濾波器，耦接該第一充電泵於一第一節點，其中該濾波器包括一零點路徑；一調節電路，根據該零點路徑之壓降，調節該第一節點上的電流；一壓控振盪器，耦接該濾波器，用以產生一輸出訊號；一除頻器，以一除頻倍率將該輸出訊號除頻後產生一除頻結果；以及一相位頻率偵測器，耦接該除頻器，接收一參考訊號以及該除頻結果後，根據該參考訊號和該除頻結果之相位關係輸出該驅動控制訊號，其中該調節電路為一轉導放大器，該零點路徑至少包括一第一電阻，該第一電阻具有一第一端耦接該第一節點以及一第二端耦接一第一電容，並且該轉導放大器具有第一、第二輸入端係分別耦接該第一電阻之第一、第二端，以及一第一輸出端耦接該第一電阻之第一端。
  2. 如申請專利範圍第1項所述之鎖相迴路，其中該濾波器為一低通濾波器。
  3. 如申請專利範圍第1項所述之鎖相迴路，其中該驅動控制訊號包括一上升訊號和一下降訊號。
  4. 如申請專利範圍第1項所述之鎖相迴路，其中該 轉導放大器更具有一第二輸出端耦接該第一電阻之第二端。
  5. 如申請專利範圍第1項所述之鎖相迴路，更包括一第二充電泵，耦接該驅動控制訊號，以產生一第二電流，其中該第一電阻之該第二端更耦接該第二電流。
  6. 如申請專利範圍第1項所述之鎖相迴路，其中該濾波器包括：該第一電阻；該第一電容，具有一第一端耦接該第一電阻之該第二端以及一第二端耦接一地線，其中該第一電阻與該第一電容構成該零點路徑；一第二電容，具有一第一端耦接該第一節點以及一第二端耦接該地線；一第二電阻，具有一第一端耦接該第一節點以及一第二端耦接一第二節點；以及一第三電容，具有一第一端耦接該第二電阻之第二端以及一第二端耦接該地線，其中該第二節點係用以輸出一驅動電壓。
  7. 如申請專利範圍第1項所述之鎖相迴路，其中該濾波器包括：該第一電阻；該第一電容，具有一第一端耦接該第一電阻之第二端，以及一第二端耦接一地線，其中該第一電阻與該第一電容構成該零點路徑；以及一第二電容，具有一第一端耦接該第一節點，以及 一第二端耦接該地線。
  8. 如申請專利範圍第1項所述之鎖相迴路，其中該濾波器包括：該第一電阻；該第一電容，具有一第一端耦接該第一電阻之第二端，以及一第二端耦接一地線，其中該第一電阻與該第一電容構成該零點路徑；一第二電阻，具有一第一端耦接該第一節點，以及一第二端耦接一第二節點，其中該第二節點係用以輸出一驅動電壓；以及一第二電容，具有一第一端耦接該第二電阻之第二端，以及一第二端耦接該地線。
  9. 如申請專利範圍第1項所述之鎖相迴路，其中該第一充電泵包含：一第一電流源，連接一供應電壓，用以推送該第一電流至該零點路徑上之該第一節點；一第一開關，耦接於該第一電源流與該第一節點之間，受該驅動控制訊號之控制而切換開或關；一第二電流源，耦接一地線，用以從該第一節點汲取該第一電流；以及一第二開關，耦接於該第二電源流與該第一節點之間，受該驅動控制訊號之控制而切換開或關；其中一第一控制訊號決定該第一電流源和該第二電流源產生該第一電流之量級。
  10. 如申請專利範圍第1項所述之鎖相迴路，其中 該除頻器接收一頻道選擇訊號，據以調整該除頻倍率，並且該鎖相迴路根據該參考訊號以及該除頻倍率決定該輸出訊號之頻率範圍。
  11. 如申請專利範圍第1項所述之鎖相迴路，其中該除頻器包括：一計數器，根據一調整訊號，將該輸出訊號轉換為該除頻結果；以及一三角積分調變器，根據該除頻結果和一頻道選擇訊號計算該調整訊號之值。
  12. 如申請專利範圍第1項所述之鎖相迴路，更包括一控制器，用以根據一頻道選擇訊號之值是否發生改變，發出一第一控制訊號至該第一充電泵以控制該第一電流之量級，並發出一電流控制訊號至該轉導放大器以控制該第一節點上的電流被該調節電路所調節的量級。
  13. 如申請專利範圍第12項所述之鎖相迴路，其中若該頻道選擇訊號之值發生改變，該控制器將該第一控制訊號和該電流控制訊號之值提高特定倍率，以初始化一頻道切換程序，並且在該頻道切換程序中，該控制器隨著時間降低該第一控制訊號與該電流控制訊號之值，藉此使該第一電流之量級和該第一節點上的電流被該調節電路所調節的量級隨著時間同步降低。
  14. 如申請專利範圍第13項所述之鎖相迴路，其中在該頻道切換程序中，該控制器以多階段調降的方式，每隔一段時間調降一次該第一控制訊號與該電流控制訊號之值，直到該鎖相迴路之該輸出訊號收斂至一鎖定狀 態。
  15. 如申請專利範圍第14項所述之鎖相迴路，其中當該輸出訊號收斂至該鎖定狀態後，該控制器停止改變該第一控制訊號及該電流控制訊號之值，以結束該頻道切換程序。
  16. 如申請專利範圍第5項所述之鎖相迴路，更包括一控制器，用以根據一頻道選擇訊號之值是否發生改變，發出一第一控制訊號至該第一充電泵以控制該第一電流之量級，並發出一第二控制訊號至該第二充電泵以控制該第二電流之方向及量級，並且該控制器更發出一電流控制訊號至該轉導放大器以控制該第一節點上的電流被該調節電路所調節的量級，其中該第二電流大於等於該第一電流。
  17. 如申請專利範圍第16項所述之鎖相迴路，其中在該控制器進行該頻道切換程序時，該控制器以多階段調降的方式，每隔一段時間同步調降該第一控制訊號、該第二控制訊號和該電流控制訊號之值，直到該鎖相迴路之該輸出訊號收斂至一鎖定狀態。
  18. 一種鎖相迴路，包括：一第一充電泵，耦接一驅動控制訊號，以產生一第一電流；一濾波器，耦接該第一充電泵於一第一節點，其中該濾波器包括一零點路徑；一調節電路，根據該零點路徑之壓降，調節該第一節點上的電流； 一壓控振盪器，耦接該濾波器，用以產生一輸出訊號；一除頻器，以一除頻倍率將該輸出訊號除頻後產生一除頻結果；以及一相位頻率偵測器，耦接該除頻器，接收一參考訊號以及該除頻結果後，根據該參考訊號和該除頻結果之相位關係輸出該驅動控制訊號，其中該濾波器包括：一第一電容，具有一第一端耦接該第一節點；一第一電阻，具有一第一端耦接該第一電容之一第二端，以及一第二端耦接一偏壓源，其中該第一電阻與該第一電容構成該零點路徑；一第二電容，具有一第一端耦接該第一節點，以及一第二端耦接一地線；一第二電阻，具有一第一端耦接該第一節點，以及一第二端耦接一第二節點，其中該第二節點係用以輸出一驅動電壓；以及一第三電容，具有一第一端耦接該第二電阻之第二端，以及一第二端耦接該地線，其中該調節電路為一轉導放大器，並且該轉導放大器具有第一、第二輸入端係分別耦接該第一電阻之第一、第二端，以及一輸出端耦接該第一電容之第一端。
  19. 如申請專利範圍第18項所述之鎖相迴路，其中該偏壓源係為該地線或不大於該第一充電泵之供應電壓的偏壓電路。
  20. 一種鎖相迴路之控制方法，其中該鎖相迴路包 括一相位頻率偵測器、一第一充電泵、一低通濾波器、一壓控振盪器以及一除頻器，該控制方法包括：根據一驅動控制訊號，以產生第一電流輸出至一第一節點，其中該第一充電泵係耦接該低通濾波器於該第一節點；以及藉由一轉導放大器根據該低通濾波器中一零點路徑之一壓降，調節該第一節點上的電流，其中該零點路徑至少包括一第一電阻，該第一電阻具有一第一端耦接該第一節點以及一第二端耦接一第一電容，並且該轉導放大器具有第一、第二輸入端係分別耦接該第一電阻之第一、第二端，以及一第一輸出端耦接該第一電阻之第一端。
  21. 如申請專利範圍第20項所述之鎖相迴路之控制方法，更包括藉由該轉導放大器之一第二輸出端，提供一第二電流至該零點路徑之該第一電阻的第二端，其中該第二電流的量級相同於該第一節點上的電流被調節的量級。
  22. 如申請專利範圍第20項所述之鎖相迴路之控制方法，更包括藉由一第二充電泵根據該驅動控制訊號，產生一第二電流，並傳導至該零點路徑之該第一電阻之第二端。
  23. 如申請專利範圍第20項所述之鎖相迴路之控制方法，更包括：根據一頻道選擇訊號之值是否發生改變，發出一第一控制訊號至該第一充電泵，以控制該第一電流之量 級，並發出一電流控制訊號至該轉導放大器，以控制該第一節點上的電流被調節的量級。
  24. 如申請專利範圍第23項所述之鎖相迴路之控制方法，其中若該頻道選擇訊號之值發生改變，則將該第一控制訊號和該電流控制訊號之值提高特定倍率，以初始化一頻道切換程序，並且在該頻道切換程序中，隨著時間降低該第一控制訊號與該電流控制訊號之值，藉此使該第一電流之量級和該第一節點上的電流被調節之量級隨著時間同步降低。
  25. 如申請專利範圍第24項所述之鎖相迴路之控制方法，其中在該頻道切換程序中，以多階段調降的方式，每隔一段時間調降一次該第一控制訊號與該電流控制訊號之值，直到該鎖相迴路之一輸出訊號收斂至一鎖定狀態。
  26. 如申請專利範圍第22項所述之鎖相迴路之控制方法，更包括根據一頻道選擇訊號之值是否發生改變，發出一第一控制訊號以控制該第一電流之量級，一第二控制訊號以控制該第二電流之方向及量級，以及一電流控制訊號以控制由該第一節點上的電流被調節的量級，其中該第二電流大於等於該第一電流。
  27. 如申請專利範圍第26項所述之鎖相迴路之控制方法，其中在該頻道切換程序中，以多階段調降的方式，每隔一段時間同步調降該第一控制訊號、該第二控制訊號和該電流控制訊號之值，直到該鎖相迴路之一輸出訊號收斂至一鎖定狀態。
  28. 如申請專利範圍第20項所述之鎖相迴路之控制方法，更包括：產生一輸出訊號；以一除頻倍率對該輸出訊號進行除頻，以產生一除頻結果；以及根據一參考訊號與該除頻結果之相位關係，輸出該驅動控制訊號。
TW098130035A 2009-09-07 2009-09-07 鎖相迴路及其控制方法 TWI382668B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW098130035A TWI382668B (zh) 2009-09-07 2009-09-07 鎖相迴路及其控制方法
US12/729,294 US8248121B2 (en) 2009-09-07 2010-03-23 Phase lock loop and control method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW098130035A TWI382668B (zh) 2009-09-07 2009-09-07 鎖相迴路及其控制方法

Publications (2)

Publication Number Publication Date
TW201110562A TW201110562A (en) 2011-03-16
TWI382668B true TWI382668B (zh) 2013-01-11

Family

ID=43647243

Family Applications (1)

Application Number Title Priority Date Filing Date
TW098130035A TWI382668B (zh) 2009-09-07 2009-09-07 鎖相迴路及其控制方法

Country Status (2)

Country Link
US (1) US8248121B2 (zh)
TW (1) TWI382668B (zh)

Families Citing this family (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2011166419A (ja) * 2010-02-09 2011-08-25 Renesas Electronics Corp スイッチドキャパシタ回路
US8513992B1 (en) * 2010-09-10 2013-08-20 Integrated Device Technology, Inc. Method and apparatus for implementation of PLL minimum frequency via voltage comparison
US8610473B2 (en) * 2011-12-14 2013-12-17 Advanced Micro Devices, Inc. Phase lock loop with adaptive loop bandwidth
JP5738749B2 (ja) * 2011-12-15 2015-06-24 ルネサスエレクトロニクス株式会社 Ｐｌｌ回路
US9473022B2 (en) * 2015-02-10 2016-10-18 Qualcomm Incorporated Self-biased charge pump
CN112152610B (zh) * 2020-09-22 2023-06-16 西安交通大学 一种具有宽带快速跳频功能的锁相环

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326852B1 (en) * 1998-09-21 2001-12-04 Broadcom Corporation Low offset and low glitch energy charge pump for PLL-based timing recovery systems
US20080265958A1 (en) * 2005-03-31 2008-10-30 Freescale Semiconductor, Inc. Method for Noise Reduction in a Phase Locked Loop and a Device Having Noise Reduction Capabilities

Family Cites Families (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6717475B2 (en) * 2001-11-01 2004-04-06 Skyworks Solutions, Inc. Fast-acquisition phase-locked loop

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6326852B1 (en) * 1998-09-21 2001-12-04 Broadcom Corporation Low offset and low glitch energy charge pump for PLL-based timing recovery systems
US20080265958A1 (en) * 2005-03-31 2008-10-30 Freescale Semiconductor, Inc. Method for Noise Reduction in a Phase Locked Loop and a Device Having Noise Reduction Capabilities

Also Published As

Publication number Publication date
TW201110562A (en) 2011-03-16
US20110057695A1 (en) 2011-03-10
US8248121B2 (en) 2012-08-21

Similar Documents

Publication Publication Date Title
TWI382668B (zh) 鎖相迴路及其控制方法
JP5448870B2 (ja) Ｐｌｌ回路
US6664861B2 (en) Method and apparatus for stable phase-locked looping
US8085101B2 (en) Spread spectrum clock generation device
US7408419B2 (en) Sigma-delta fractional-N PLL with reduced frequency error
KR100965764B1 (ko) 위상고정루프 및 그 제어방법
JP2008219513A (ja) Ｐｌｌ回路
US20120235719A1 (en) Device of phase locked-loop and the method using the same
TWI446722B (zh) 鎖相迴路電路
US10833684B1 (en) Method and circuits for reducing noise in phase-locked loops
JP2017195543A (ja) 信号生成回路および信号生成方法
US6614318B1 (en) Voltage controlled oscillator with jitter correction
CN100461633C (zh) 包括可变延迟和离散延迟的锁相环
JP2023036827A (ja) デューティ比補正回路
KR20080024892A (ko) 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법
US9831766B2 (en) Charge pump and associated phase-locked loop and clock and data recovery
CN102055468B (zh) 锁相回路及其控制方法
US7548126B2 (en) Phase locked loop circuit and control method thereof
JP2020077960A (ja) Ｐｌｌシンセサイザ回路
CN210053394U (zh) 一种支持低输入参考频率的混合结构锁相环
CN219124185U (zh) 占空比校正电路
CN113098508B (zh) 锁相环
CN219514064U (zh) 环形振荡器与锁相环
KR101680935B1 (ko) 다중 적분 경로를 이용하는 디지털 위상 고정 루프 및 이의 동작 방법
US8587353B2 (en) Frequency synthesizer