CN210053394U - 一种支持低输入参考频率的混合结构锁相环 - Google Patents

一种支持低输入参考频率的混合结构锁相环 Download PDF

Info

Publication number
CN210053394U
CN210053394U CN201920319723.6U CN201920319723U CN210053394U CN 210053394 U CN210053394 U CN 210053394U CN 201920319723 U CN201920319723 U CN 201920319723U CN 210053394 U CN210053394 U CN 210053394U
Authority
CN
China
Prior art keywords
frequency
phase
signal output
output end
oscillator
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201920319723.6U
Other languages
English (en)
Inventor
姜黎
谢俊杰
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hangzhou Xinsheng Intelligent Technology Co Ltd
Original Assignee
Hangzhou Xinsheng Intelligent Technology Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hangzhou Xinsheng Intelligent Technology Co Ltd filed Critical Hangzhou Xinsheng Intelligent Technology Co Ltd
Priority to CN201920319723.6U priority Critical patent/CN210053394U/zh
Application granted granted Critical
Publication of CN210053394U publication Critical patent/CN210053394U/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本实用新型公开了一种支持低输入参考频率的混合结构锁相环，包括参考时钟、相位调节模块、频率调节模块、频率振荡器、分频器以及状态和参数控制器，所述参考时钟的输出端分别连接相位调节模块和频率调节模块的输入端；所述相位调节模块和频率调节模块的输出端分别连接所述频率振荡器的输入端，所述频率振荡器的输出端连接分频器的输入端，所述分频器的输出端分别连接所述相位调节模块和频率调节模块的输入端；所述状态和参数控制器的输出端分别连接所述相位调节模块、频率调节模块和频率振荡器的输入端。本实用新型既能支持低输入参考频率，又具有结构简单、调节精度高、功耗低等特点。

Description

一种支持低输入参考频率的混合结构锁相环
技术领域
本实用新型涉及电子电路及半导体技术领域，具体涉及一种支持低输入参考频率的混合结构锁相环。
背景技术
由于模拟信号具有高精度的特点，所以能够实现非常细微的相位调节和对准，但传统的模拟锁相环在低输入频率下的滤波器面积非常大，不利于集成；而利用数字技术实现的积分器，虽然具有面积小的优势，可以方便的实现片上集成；但数字技术因为固有的量化限制，往往具有一个固定的误差极小值，为了改善该极小值带来的限制，往往需要配套发展出复杂的控制方法，或对工艺等其他条件存在较高的要求。
传统的模拟锁相环由于对环路稳定性的要求，环路带宽一般小于输入参考频率的1/10。如果锁相环输入的参考频率很低(比如32.768kHz)，那么就会要求环路带宽非常小，比如3.2768kHz；而传统的模拟锁相环的环路滤波器的尺寸和环路带宽成反比，也就是说环路带宽越小，环路滤波器的尺寸就越大；而在几kHz这种级别带宽下所要求的环路滤波器的尺寸已经太大而不适合在芯片内集成了；所以传统的模拟锁相环，如图1所示，针对低输入参考频率的应用往往会将环路滤波器置于芯片之外，但这种方案在成本上会需要多出至少一个芯片管脚和一个外置的分立元件，具有一定的成本代价，使用上也不够方便。
而，在专利申请号为CN201680017779的专利“具有宽锁定范围的混合锁相环”中，在锁相环系统中实现了两个闭环结构（而非传统模拟锁相环的一个闭环结构），额外增加了42/44构成的一个频率捕捉和调谐环路，利用这个额外的环路来帮助实现锁相环宽频率范围的锁定；但这种方法因为有两个互相耦合的闭环同时在工作，整个系统稳定性的设计和控制会很麻烦；而且在单个环路滤波器14中仍然和传统的模拟锁相环一样实现了KI+KP的滤波控制，所以应用在模拟锁相环当中的话，其面积依然会很大。
为实现面积的减小，可采用全数字锁相环(ADPLL)，因为环路滤波器是在数字电路域实现的，只需要一个简单的累加器就可以实现积分的功能，所以在很低的环路带宽要求下仍然可以做到非常小的面积；但是全数字锁相环（ADPLL）有致命缺点，首先，因为数字控制振荡器固有的数字信号量化的问题，产生的时钟抖动容易偏大，不好控制；其次，时间-数字转换器（TDC）因为功耗和精度的折中，其信号捕捉范围比较有限，因此导致锁定时间比较长。
实用新型内容
基于此，针对上述问题，有必要提出一种既能支持低输入参考频率，又具有结构简单、调节精度高、功耗低等特点的混合结构锁相环。
本实用新型提供了一种支持低输入参考频率的混合结构锁相环，其技术方案如下：
一种支持低输入参考频率的混合结构锁相环，包括参考时钟、相位调节模块、频率调节模块、频率振荡器、分频器以及状态和参数控制器，所述参考时钟的第一信号输出端连接所述相位调节模块的第一信号输入端，所述参考时钟的第二信号输出端连接所述频率调节模块的第一信号输入端；所述相位调节模块的信号输出端连接所述频率振荡器的第一信号输入端，所述频率调节模块的信号输出端连接所述频率振荡器的第二信号输入端；所述频率振荡器的信号输出端连接所述分频器的信号输入端，所述分频器的第一信号输出端连接所述相位调节模块的第二信号输入端，所述分频器的第一信号输出端连接所述频率调节模块的第二信号输入端；所述状态和参数控制器的第一信号输出端连接所述相位调节模块的第三信号输入端，状态和参数控制器的第二信号输出端连接所述频率调节模块的第三信号输入端，状态和参数控制器的第三信号输出端连接所述频率振荡器的第三信号输入端。
在本技术方案中，相位调节模块分别接收参考时钟信号和环路的反馈时钟信号后，以模拟信号KP的形式去控制频率振荡器；同时，频率振荡器还接收频率调节模块输出的数字信号KI；而频率振荡器在接收到两个信号所蕴含的信息合并后转换成输出频率的变化，由于参考时钟信号的频率较低，而频率振荡器的输出频率较高，所以需要一个分频器实现频率的变换，这也是锁相环路中常用的功能模块，从而实现了环路的正常工作，也通过模拟电路技术和数字电路技术的混合来实现了对低输入参考频率的支持；为了减小抖动(jitter)，提高输出时钟的性能，不管是相位调节模块还是频率调节模块的输出，都希望他们导致频率振荡器的阶跃变化值能够小一些；但对应的不利之处是，锁相环的频率捕捉范围也会变小，而且锁定时间也会恶化很多，而在本技术方案中，通过状态和参数控制器来控制整个锁相环的运行过程，可通过状态和参数控制器来矫正模块的参数，以及对锁定状态的控制，进而解决和优化这些缺点。
优选的，所述频率振荡器为混合结构的频率振荡器，该混合结构的频率振荡器内设有电流源阵列、场效应管
Figure DEST_PATH_IMAGE001
、场效应管
Figure 457786DEST_PATH_IMAGE002
、场效应管
Figure DEST_PATH_IMAGE003
、电阻
Figure 725957DEST_PATH_IMAGE004
和振荡器，所述场效应管、场效应管、场效应管
Figure 186391DEST_PATH_IMAGE003
和电阻
Figure 727094DEST_PATH_IMAGE004
之间构成信号转换器，所述场效应管的漏极、场效应管
Figure 236889DEST_PATH_IMAGE002
的栅极以及场效应管
Figure 965811DEST_PATH_IMAGE003
的栅极之间相互连接，且所述场效应管
Figure 575784DEST_PATH_IMAGE001
的源极通过电阻
Figure 73761DEST_PATH_IMAGE004
接地，场效应管的漏极连接场效应管
Figure 327205DEST_PATH_IMAGE002
的源极，所述场效应管
Figure 209711DEST_PATH_IMAGE002
的漏极连接场效应管
Figure 93353DEST_PATH_IMAGE003
的源极，所述场效应管
Figure 35901DEST_PATH_IMAGE003
的漏极连接所述振荡器的第一信号输入端，所述电流源阵列的信号输出端连接所述振荡器的第二信号输入端，所述振荡器接地，且振荡器的信号输出端连接所述分频器的信号输入端。
因为相位调节模块和频率调节模块是同时工作的，他们共同构成一个单环结构(KP+KI)；所以后续的的频率振荡器其输入必须是混合结构，能够分别接受频率调节模块的数字信号的输入和相位调节模块的模拟信号的输入，将两个信号所蕴含的信息合并后转换成输出频率的变化；混合结构的频率振荡器内的场效应管
Figure DEST_PATH_IMAGE005
和电阻
Figure 4994DEST_PATH_IMAGE004
构成一个电压-电流的信号转换功能，将从相位调整模块输出的模拟电压信号转换成振荡器所需的电流信号，然后和频率调节模块控制的电流阵列的电流相加，从而实现了数字信号和模拟信号的混合输入结构；最后振荡器将混合后的信号传输给分频器。
优选的，所述相位调节模块内设有鉴频鉴相器、电阻
Figure 458235DEST_PATH_IMAGE006
、电阻
Figure DEST_PATH_IMAGE007
、电容
Figure 930804DEST_PATH_IMAGE008
和共模电压
Figure DEST_PATH_IMAGE009
，所述电阻
Figure 309833DEST_PATH_IMAGE006
的一端连接所述共模电压
Figure 766222DEST_PATH_IMAGE009
，另一端连接鉴频鉴相器的第一信号输出端，所述电阻和电容
Figure 317606DEST_PATH_IMAGE008
形成低通滤波器，所述鉴频鉴相器的第二信号输出端通过该低通滤波器连接所述频率振荡器中场效应管
Figure 133115DEST_PATH_IMAGE001
的栅极。
相位调节模块根据输入的参考时钟信号和环路的反馈时钟信号之间的相位差产生一个宽度对应变化的脉冲信号（可以采用传统的鉴频鉴相器实现该功能），该脉冲经过模块内部的高频滤波器滤除高频信号（其带宽比环路带宽要高，所以该高频滤波器比传统模拟锁相环的环路滤波器面积小很多）后，以模拟信号的形式去控制混合结构的频率振荡器；
在相位调节模块内电阻一端接在共模电压
Figure 308062DEST_PATH_IMAGE009
上，电阻
Figure 20803DEST_PATH_IMAGE006
另外一端接在相位调节模块中PFD（鉴频鉴相器）的输出端；
Figure 476055DEST_PATH_IMAGE009
电压可以设定在，也可以设定在任何一个其他的电压上，具体电压应根据混合结构振荡器的工作要求调整；电阻和电容
Figure 40394DEST_PATH_IMAGE008
构成一个低通滤波器，其作用仅是滤除PFD（鉴频鉴相器）输出脉冲带来的高频谐波，和传统的模拟锁相环不同的是，
Figure 197706DEST_PATH_IMAGE007
和
Figure 584825DEST_PATH_IMAGE008
并不是用来限制锁相环路带宽的，所以其电容值
Figure 689048DEST_PATH_IMAGE008
会远小于传统的模拟锁相环对环路低通滤波器的要求。
优选的，所述频率调节模块内设有鉴相器、累加器和Sigma-delta调制器，所述鉴相器的信号输出端连接所述累加器的信号输入端，所述累加器的第一信号输出端连接所述电流源阵列上的单元
Figure DEST_PATH_IMAGE011
，累加器的第二信号输出端连接所述Sigma-delta调制器的信号输入端，所述Sigma-delta调制器的信号输出端连接所述电流源阵列上的单元
Figure 874916DEST_PATH_IMAGE012
。
频率调节模块对输入的参考时钟信号和环路的反馈时钟信号之间的相位关系进行比较（可由开关式鉴相器BBPD实现），相位比较结果的单个或多个样本经过一些计算规则后就可以推测出两个时钟信号之间的频率关系，这种频率关系可以用来控制后续频率振荡器的频率应该上升、下降或是维持不变；频率调节模块内部都带有一个积分器的功能（可以用数字的累加器实现），根据推测的时钟间频率关系，指导积分器数值的变化（上升、下降或不变），而后级频率振荡器的频率则和积分器的数值大小直接相关。
频率调节模块经过内部的信号处理机制后在累加器上记录了当前频率振荡器的频率信息，这个信息经过一组数字信号
Figure DEST_PATH_IMAGE013
控制混合结构的频率振荡器上电流源阵列身上的单元，需要振荡器输出越高的频率就将越多的电流源阵列中的单元连接到振荡器上；也可引入sigma-delta调制技术,由另外一个数字信号去控制单个的电流单元
Figure DEST_PATH_IMAGE015
，以便缓解数字控制信号开关电流源阵列中的单元带来的频率量化效应。
优选的，所述参考时钟的第一信号输出端连接所述鉴频鉴相器的第一信号输入端，所述参考时钟的第二信号输出端连接所述鉴相器的第一信号输入端；所述分频器的第一信号输出端连接所述鉴频鉴相器的第二信号输入端，所述分频器的第二信号输出端连接所述鉴相器的第二信号输入端。
分频器就像传统的锁相环内部件一样，将振荡器输出的高频时钟分频到低频，并反馈给PFD（鉴频鉴相器）和PD（鉴相器），定义了锁相环的倍频系数。
本实用新型的有益效果是：
1、本实用新型可以在支持低输入参考频率的条件下实现电路在芯片内集成，无需额外的管脚，节省了成本，同时具有良好的易用性。
2、本实用新型相位调节模块(KP支路)使用了模拟电路技术实现，频率调节模块(KI支路)使用了数字技术实现，并通过一个混合结构的频率振荡器实现输入信号的合并，因此既支持低输入参考频率，又提高了调节精度。
3、电路结构简单，只需用很低的功耗就能实现该方案。
4、在设计复杂度不高的同时，具有较好的输出时钟抖动(jitter)性能。
附图说明
图1是传统锁相环的内部电路流向图；
图2是本实用新型实施例所述支持低输入参考频率的混合结构锁相环的运行原理框图；
图3是本实用新型实施例所述锁相环的内部电路流向图。
附图标记说明：
10-参考时钟；20-相位调节模块；30-频率调节模块；40-频率振荡器；50-分频器；60-状态和参数控制器。
具体实施方式
下面结合附图对本实用新型的实施例进行详细说明。
实施例
如图2所示，一种支持低输入参考频率的混合结构锁相环，包括参考时钟10、相位调节模块20、频率调节模块30、频率振荡器40、分频器50以及状态和参数控制器60，所述参考时钟10的第一信号输出端连接所述相位调节模块20的第一信号输入端，所述参考时钟10的第二信号输出端连接所述频率调节模块30的第一信号输入端；所述相位调节模块20的信号输出端连接所述频率振荡器40的第一信号输入端，所述频率调节模块30的信号输出端连接所述频率振荡器40的第二信号输入端；所述频率振荡器40的信号输出端连接所述分频器50的信号输入端，所述分频器50的第一信号输出端连接所述相位调节模块20的第二信号输入端，所述分频器50的第一信号输出端连接所述频率调节模块30的第二信号输入端；所述状态和参数控制器60的第一信号输出端连接所述相位调节模块20的第三信号输入端，状态和参数控制器60的第二信号输出端连接所述频率调节模块30的第三信号输入端，状态和参数控制器60的第三信号输出端连接所述频率振荡器40的第三信号输入端。
在本实施例中，相位调节模块20分别接收参考时钟10信号和环路的反馈时钟信号后，以模拟信号KP的形式去控制频率振荡器40；同时，频率振荡器40还接收频率调节模块30输出的数字信号KI；而频率振荡器40在接收到两个信号所蕴含的信息合并后转换成输出频率的变化，由于参考时钟10信号的频率较低，而频率振荡器40的输出频率较高，所以需要一个分频器50实现频率的变换，这也是锁相环路中常用的功能模块，从而实现了环路的正常工作，也通过模拟电路技术和数字电路技术的混合来实现了对低输入参考频率的支持；为了减小抖动(jitter)，提高输出时钟的性能，不管是相位调节模块20还是频率调节模块30的输出，都希望他们导致频率振荡器40的阶跃变化值能够小一些；但对应的不利之处是，锁相环的频率捕捉范围也会变小，而且锁定时间也会恶化很多，而在本实施例中，通过状态和参数控制器60来控制整个锁相环的运行过程，可通过状态和参数控制器60来矫正模块的参数，以及对锁定状态的控制，进而解决和优化这些缺点。
在其中一个实施例中，所述频率振荡器40为混合结构的频率振荡器40，该混合结构的频率振荡器40内设有电流源阵列、场效应管、场效应管
Figure 589614DEST_PATH_IMAGE002
、场效应管
Figure 88729DEST_PATH_IMAGE003
、电阻
Figure 184861DEST_PATH_IMAGE004
和振荡器，所述场效应管
Figure 630885DEST_PATH_IMAGE001
、场效应管、场效应管
Figure 431668DEST_PATH_IMAGE003
和电阻
Figure 546255DEST_PATH_IMAGE004
之间构成信号转换器，所述场效应管的漏极、场效应管
Figure 813867DEST_PATH_IMAGE002
的栅极以及场效应管
Figure 123626DEST_PATH_IMAGE003
的栅极之间相互连接，且所述场效应管
Figure 194350DEST_PATH_IMAGE001
的源极通过电阻
Figure 778915DEST_PATH_IMAGE004
接地，场效应管
Figure 149854DEST_PATH_IMAGE001
的漏极连接场效应管
Figure 630514DEST_PATH_IMAGE002
的源极，所述场效应管
Figure 922955DEST_PATH_IMAGE002
的漏极连接场效应管
Figure 311211DEST_PATH_IMAGE003
的源极，所述场效应管的漏极连接所述振荡器的第一信号输入端，所述电流源阵列的信号输出端连接所述振荡器的第二信号输入端，所述振荡器接地，且振荡器的信号输出端连接所述分频器50的信号输入端。
因为相位调节模块20和频率调节模块30是同时工作的，他们共同构成一个单环结构(KP+KI)；所以后续的的频率振荡器40其输入必须是混合结构，能够分别接受频率调节模块30的数字信号的输入和相位调节模块20的模拟信号的输入，将两个信号所蕴含的信息合并后转换成输出频率的变化；混合结构的频率振荡器40内的场效应管
Figure 188217DEST_PATH_IMAGE005
和电阻
Figure 233533DEST_PATH_IMAGE004
构成一个电压-电流的信号转换功能，将从相位调整模块输出的模拟电压信号转换成振荡器所需的电流信号，然后和频率调节模块30控制的电流阵列的电流相加，从而实现了数字信号和模拟信号的混合输入结构；最后振荡器将混合后的信号传输给分频器50。
在另一个实施例中，所述相位调节模块20内设有鉴频鉴相器、电阻、电阻、电容和共模电压
Figure 126086DEST_PATH_IMAGE009
，所述电阻
Figure 100819DEST_PATH_IMAGE006
的一端连接所述共模电压
Figure 769698DEST_PATH_IMAGE009
，另一端连接鉴频鉴相器的第一信号输出端，所述电阻和电容
Figure 28641DEST_PATH_IMAGE008
形成低通滤波器，所述鉴频鉴相器的第二信号输出端通过该低通滤波器连接所述频率振荡器40中场效应管
Figure 48549DEST_PATH_IMAGE001
的栅极。
相位调节模块20根据输入的参考时钟10信号和环路的反馈时钟信号之间的相位差产生一个宽度对应变化的脉冲信号（可以采用传统的鉴频鉴相器实现该功能），该脉冲经过模块内部的高频滤波器滤除高频信号（其带宽比环路带宽要高，所以该高频滤波器比传统模拟锁相环的环路滤波器面积小很多）后，以模拟信号的形式去控制混合结构的频率振荡器40；
在相位调节模块20内电阻
Figure 113457DEST_PATH_IMAGE006
一端接在共模电压上，电阻
Figure 332266DEST_PATH_IMAGE006
另外一端接在相位调节模块20中PFD（鉴频鉴相器）的输出端；
Figure 573892DEST_PATH_IMAGE009
电压可以设定在
Figure 645753DEST_PATH_IMAGE010
，也可以设定在任何一个其他的电压上，具体电压应根据混合结构振荡器的工作要求调整；电阻
Figure 23645DEST_PATH_IMAGE007
和电容
Figure 686707DEST_PATH_IMAGE008
构成一个低通滤波器，其作用仅是滤除PFD（鉴频鉴相器）输出脉冲带来的高频谐波，和传统的模拟锁相环不同的是，
Figure 182673DEST_PATH_IMAGE007
和并不是用来限制锁相环路带宽的，所以其电容值
Figure 556202DEST_PATH_IMAGE008
会远小于传统的模拟锁相环对环路低通滤波器的要求。
在另一个实施例中，所述频率调节模块30内设有鉴相器、累加器和Sigma-delta调制器，所述鉴相器的信号输出端连接所述累加器的信号输入端，所述累加器的第一信号输出端连接所述电流源阵列上的单元，累加器的第二信号输出端连接所述Sigma-delta调制器的信号输入端，所述Sigma-delta调制器的信号输出端连接所述电流源阵列上的单元
Figure 278488DEST_PATH_IMAGE012
。
频率调节模块30对输入的参考时钟10信号和环路的反馈时钟信号之间的相位关系进行比较（可由开关式鉴相器BBPD实现），相位比较结果的单个或多个样本经过一些计算规则后就可以推测出两个时钟信号之间的频率关系，这种频率关系可以用来控制后续频率振荡器40的频率应该上升、下降或是维持不变；频率调节模块30内部都带有一个积分器的功能（可以用数字的累加器实现），根据推测的时钟间频率关系，指导积分器数值的变化（上升、下降或不变），而后级频率振荡器40的频率则和积分器的数值大小直接相关。
频率调节模块30经过内部的信号处理机制后在累加器上记录了当前频率振荡器40的频率信息，这个信息经过一组数字信号
Figure 692152DEST_PATH_IMAGE013
控制混合结构的频率振荡器40上电流源阵列身上的单元
Figure 44635DEST_PATH_IMAGE011
，需要振荡器输出越高的频率就将越多的电流源阵列中的单元连接到振荡器上；也可引入sigma-delta调制技术,由另外一个数字信号去控制单个的电流单元，以便缓解数字控制信号开关电流源阵列中的单元带来的频率量化效应。
在另一个实施例中，所述参考时钟10的第一信号输出端连接所述鉴频鉴相器的第一信号输入端，所述参考时钟10的第二信号输出端连接所述鉴相器的第一信号输入端；所述分频器50的第一信号输出端连接所述鉴频鉴相器的第二信号输入端，所述分频器50的第二信号输出端连接所述鉴相器的第二信号输入端。
分频器50就像传统的锁相环内部件一样，将振荡器输出的高频时钟分频到低频，并反馈给PFD（鉴频鉴相器）和PD（鉴相器），定义了锁相环的倍频系数。
以上所述实施例仅表达了本实用新型的具体实施方式，其描述较为具体和详细，但并不能因此而理解为对本实用新型专利范围的限制。应当指出的是，对于本领域的普通技术人员来说，在不脱离本实用新型构思的前提下，还可以做出若干变形和改进，这些都属于本实用新型的保护范围。

Claims (5)

1.一种支持低输入参考频率的混合结构锁相环，其特征在于，包括参考时钟、相位调节模块、频率调节模块、频率振荡器、分频器以及状态和参数控制器，所述参考时钟的第一信号输出端连接所述相位调节模块的第一信号输入端，所述参考时钟的第二信号输出端连接所述频率调节模块的第一信号输入端；所述相位调节模块的信号输出端连接所述频率振荡器的第一信号输入端，所述频率调节模块的信号输出端连接所述频率振荡器的第二信号输入端；所述频率振荡器的信号输出端连接所述分频器的信号输入端，所述分频器的第一信号输出端连接所述相位调节模块的第二信号输入端，所述分频器的第一信号输出端连接所述频率调节模块的第二信号输入端；所述状态和参数控制器的第一信号输出端连接所述相位调节模块的第三信号输入端，状态和参数控制器的第二信号输出端连接所述频率调节模块的第三信号输入端，状态和参数控制器的第三信号输出端连接所述频率振荡器的第三信号输入端。
2.根据权利要求1所述的支持低输入参考频率的混合结构锁相环，其特征在于，所述频率振荡器为混合结构的频率振荡器，该混合结构的频率振荡器内设有电流源阵列、场效应管
Figure DEST_PATH_RE-DEST_PATH_IMAGE002
、场效应管、场效应管
Figure DEST_PATH_RE-DEST_PATH_IMAGE006
、电阻
Figure DEST_PATH_RE-DEST_PATH_IMAGE008
和振荡器，所述场效应管、场效应管、场效应管和电阻
Figure DEST_PATH_643078DEST_PATH_IMAGE008
之间构成信号转换器，所述场效应管
Figure DEST_PATH_457450DEST_PATH_IMAGE002
的漏极、场效应管
Figure DEST_PATH_279913DEST_PATH_IMAGE004
的栅极以及场效应管
Figure DEST_PATH_281367DEST_PATH_IMAGE006
的栅极之间相互连接，且所述场效应管
Figure DEST_PATH_480267DEST_PATH_IMAGE002
的源极通过电阻
Figure DEST_PATH_149146DEST_PATH_IMAGE008
接地，场效应管
Figure DEST_PATH_876930DEST_PATH_IMAGE002
的漏极连接场效应管
Figure DEST_PATH_631260DEST_PATH_IMAGE004
的源极，所述场效应管
Figure DEST_PATH_102692DEST_PATH_IMAGE004
的漏极连接场效应管的源极，所述场效应管
Figure DEST_PATH_55922DEST_PATH_IMAGE006
的漏极连接所述振荡器的第一信号输入端，所述电流源阵列的信号输出端连接所述振荡器的第二信号输入端，所述振荡器接地，且振荡器的信号输出端连接所述分频器的信号输入端。
3.根据权利要求2所述的支持低输入参考频率的混合结构锁相环，其特征在于，所述相位调节模块内设有鉴频鉴相器、电阻
Figure DEST_PATH_RE-DEST_PATH_IMAGE010
、电阻
Figure DEST_PATH_RE-DEST_PATH_IMAGE012
、电容
Figure DEST_PATH_RE-DEST_PATH_IMAGE014
和共模电压
Figure DEST_PATH_RE-DEST_PATH_IMAGE016
，所述电阻
Figure DEST_PATH_891023DEST_PATH_IMAGE010
的一端连接所述共模电压
Figure DEST_PATH_900567DEST_PATH_IMAGE016
，另一端连接鉴频鉴相器的第一信号输出端，所述电阻和电容
Figure DEST_PATH_879204DEST_PATH_IMAGE014
形成低通滤波器，所述鉴频鉴相器的第二信号输出端通过该低通滤波器连接所述频率振荡器中场效应管
Figure DEST_PATH_342547DEST_PATH_IMAGE002
的栅极。
4.根据权利要求3所述的支持低输入参考频率的混合结构锁相环，其特征在于，所述频率调节模块内设有鉴相器、累加器和Sigma-delta调制器，所述鉴相器的信号输出端连接所述累加器的信号输入端，所述累加器的第一信号输出端连接所述电流源阵列上的单元
Figure DEST_PATH_RE-DEST_PATH_IMAGE018
，累加器的第二信号输出端连接所述Sigma-delta调制器的信号输入端，所述Sigma-delta调制器的信号输出端连接所述电流源阵列上的单元
Figure DEST_PATH_RE-DEST_PATH_IMAGE020
。
5.根据权利要求4所述的支持低输入参考频率的混合结构锁相环，其特征在于，所述参考时钟的第一信号输出端连接所述鉴频鉴相器的第一信号输入端，所述参考时钟的第二信号输出端连接所述鉴相器的第一信号输入端；所述分频器的第一信号输出端连接所述鉴频鉴相器的第二信号输入端，所述分频器的第二信号输出端连接所述鉴相器的第二信号输入端。
CN201920319723.6U 2019-03-14 2019-03-14 一种支持低输入参考频率的混合结构锁相环 Active CN210053394U (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201920319723.6U CN210053394U (zh) 2019-03-14 2019-03-14 一种支持低输入参考频率的混合结构锁相环

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201920319723.6U CN210053394U (zh) 2019-03-14 2019-03-14 一种支持低输入参考频率的混合结构锁相环

Publications (1)

Publication Number Publication Date
CN210053394U true CN210053394U (zh) 2020-02-11

Family

ID=69378895

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201920319723.6U Active CN210053394U (zh) 2019-03-14 2019-03-14 一种支持低输入参考频率的混合结构锁相环

Country Status (1)

Country Link
CN (1) CN210053394U (zh)

Similar Documents

Publication Publication Date Title
US10911054B2 (en) Digital-to-time converter (DTC) assisted all digital phase locked loop (ADPLL) circuit
US8773184B1 (en) Fully integrated differential LC PLL with switched capacitor loop filter
US10831159B2 (en) Apparatus for time-to-digital converters and associated methods
US9319051B2 (en) Digital PLL with hybrid phase/frequency detector and digital noise cancellation
US7772900B2 (en) Phase-locked loop circuits and methods implementing pulsewidth modulation for fine tuning control of digitally controlled oscillators
US11817868B2 (en) Apparatus for digital frequency synthesizer with sigma-delta modulator and associated methods
US10763869B2 (en) Apparatus for digital frequency synthesizers and associated methods
US7330060B2 (en) Method and apparatus for sigma-delta delay control in a delay-locked-loop
US8854094B2 (en) Phase locked loop
US20240039542A1 (en) High Gain Detector Techniques for High Bandwidth Low Noise Phase-Locked Loops
US20100123488A1 (en) Digital pll with known noise source and known loop bandwidth
KR20170106495A (ko) 위상 고정 루프(pll) 아키텍쳐
US20140354335A1 (en) Digital Phase Locked Loop with Hybrid Delta-Sigma Phase/Frequency Detector
Perrott et al. A 27 mW CMOS fractional-N synthesizer/modulator IC
TW201347414A (zh) 鎖相迴路電路
TWI382668B (zh) 鎖相迴路及其控制方法
US6714084B2 (en) High resolution digital controlled oscillator
CN210053394U (zh) 一种支持低输入参考频率的混合结构锁相环
CN113225074A (zh) 一种通用频率调制器和频率调制方法、装置
CN109861687A (zh) 支持低输入参考频率的混合结构锁相环及其运行方法
CN111030683A (zh) 低通滤波器、锁相环以及雷达系统
CN109547017A (zh) 一种应用于fpga的双环路锁相环模拟核心电路及锁相环
US20210184686A1 (en) Dividerless pll with sampled lowpass filter structure
CN212413138U (zh) 锁相环电路
CN111800127A (zh) 锁相环电路

Legal Events

Date Code Title Description
GR01 Patent grant
GR01 Patent grant