KR100965764B1 - 위상고정루프 및 그 제어방법 - Google Patents

위상고정루프 및 그 제어방법 Download PDF

Info

Publication number
KR100965764B1
KR100965764B1 KR1020070135146A KR20070135146A KR100965764B1 KR 100965764 B1 KR100965764 B1 KR 100965764B1 KR 1020070135146 A KR1020070135146 A KR 1020070135146A KR 20070135146 A KR20070135146 A KR 20070135146A KR 100965764 B1 KR100965764 B1 KR 100965764B1
Authority
KR
South Korea
Prior art keywords
signal
bandwidth
control
switch group
current source
Prior art date
Application number
KR1020070135146A
Other languages
English (en)
Other versions
KR20090067470A (ko
Inventor
송택상
김경훈
권대한
Original Assignee
주식회사 하이닉스반도체
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 하이닉스반도체 filed Critical 주식회사 하이닉스반도체
Priority to KR1020070135146A priority Critical patent/KR100965764B1/ko
Priority to US12/079,443 priority patent/US7696831B2/en
Publication of KR20090067470A publication Critical patent/KR20090067470A/ko
Application granted granted Critical
Publication of KR100965764B1 publication Critical patent/KR100965764B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0893—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump the up-down pulses controlling at least two source current generators or at least two sink current generators connected to different points in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0896—Details of the current generators the current generators being controlled by differential up-down pulses
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H03L7/0895—Details of the current generators
    • H03L7/0898—Details of the current generators the source or sink current values being variable

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

본 발명은 밴드폭 조절이 가능한 위상고정루프 및 그 제어방법에 관한 것이다. 본 발명에 따른 위상고정루프는, 적용되는 시스템의 PLL 특성에 따라서 밴드폭을 가변 제어한다. 이를 위해서 본 발명은 밴드폭 제어신호 또는 입력코드에 따라서 차지 펌프의 전류를 가변 조절하는 것을 특징으로 한다. 따라서 본 발명은 PLL 시스템에서 지터를 만드는 가장 큰 성분인 밴드폭 부근에서의 피킹(Peking)을 줄이기 위해서, 각각의 시스템에 맞도록 PLL 밴드폭을 최적화 한다. 따라서 본 발명은 입력코드에 따라서 차지 펌프의 전류의 양과 비율을 조절하는 것으로 PLL 밴드폭을 조절하여, PLL이 충분한 위상마진을 갖게 하여, 전체적으로 지터 피킹을 줄이는 효과를 얻는다.
위상고정루프, 차지 펌프, 밴드폭

Description

위상고정루프 및 그 제어방법{PHASE LOCKED LOOP AND CONTROL METHOD THEREOF}
본 발명은 밴드폭 조절이 가능한 위상고정루프 및 그 제어방법에 관한 것이다.
위상고정루프(PLL : Phase Locked Loop), 지연고정루프(DLL : Delay Locked Loop)는 대표적인 피드백 시스템의 하나이다. 상기 피드백 시스템은, 동기식 반도체 메모리장치에서 메모리 컨트롤러와 같은 외부장치로부터 입력되는 외부클럭신호에 동기되어 락킹(locking)된 내부클럭신호를 이용하여 외부의 장치들과 데이터의 전송을 수행한다. 즉, 반도체 메모리와 메모리 컨트롤러간의 안정적인 데이터 전송을 위해서는 기준클럭신호와 데이터간의 시간적 동기가 매우 중요하다.
일반적인 PLL 피드백 시스템은, PLL에 부여되는 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DN)를 출력하는 위상주파수검출기, 업신호 및 다운신호에 비례하는 전류를 출력하는 차지 펌프, 전 류를 평활하여 전압을 출력하는 루프필터, 그리고 입력된 전압에 기초한 주파수를 출력하는 전압제어발진기(VCO)를 포함하여 PLL 시스템으로 입력되는 클럭신호에 따라 주파수를 변화시키게 된다.
이와 같이 구성되는 일반적인 PLL 시스템은, 인가된 기준 클럭(또는 입력 클럭)의 고주파 지터(Jitter) 성분을 필터링함으로써, 출력될 클럭신호에 포함되는 지터 성분이 작아지도록 제어하고 있다.
도 1은 이상적인 PLL 시스템에서 기준 클럭 지터에 대한 PLL 출력 지터의 함수관계를 도시하고 있다. 즉, 도시하고 있는 바와 같이, 입력된 입력 클럭(기준 클럭)의 지터 성분 중에서 PLL 밴드 폭 이상의 주파수를 갖는 고주파수 지터 성분을 제거한다. 그리고 저주파수 지터 성분은 그대로 출력하는 로우패스필터의 역할을 한다.
그러나 종래 PLL 시스템의 로우패스필터는, 하나의 값을 갖는 밴드폭을 갖게 된다. 그러나 피드백 루프로 구성되고 있는 PLL 시스템의 특성상 충분한 위상 마진(Phase margin)을 확보하지 못할 경우, 도 2에 도시하고 있는 바와 같이, 밴드폭 부근에서 기준 클럭 지터가 오히러 증가하는 피킹(Peaking) 현상이 일어난다.
또한 도 3에 도시하고 있는 바와 같이, PLL 시스템의 밴드폭 부근에 있는 파워 노이즈가 인가되었을 경우에도 PLL 시스템의 지터 피킹 현상이 일어난다. 따라서 PLL 시스템에서 낮은 지터 특성을 구현하기 위해서는 파워 노이즈가 가장 큰 주 파수 대역 및 기준 클럭 지터가 큰 주파수를 피해서 PLL 시스템의 밴드폭을 설정해야만 한다.
도 4는 일반적인 PLL 시스템에서 밴드폭 결정이 이루어지는 차지 펌프의 구성도를 도시하고 있다. 도시하고 있는 바와 같이, 차지 펌프는, 위상주파수검출기로부터 공급되는 업/다운신호에 의해 동작하도록 구성된 제 1,2 스위치(SW1,SW2)와, 상기 제 1,2 스위치 사이의 출력 노드에 캐패시터(C3)가 연결되도록 구성되고 있다. 여기서 상기 제 1,2 스위치는, 업신호 또는 다운신호의 출력이 이루어지도록 하는 스위치형 트랜지스터로 구성되어진다.
상기 구성에 따르면, 차지 펌프는, 상기 제 1,2 스위치를 통해 항상 일정하게 공급되는 업/다운신호에 의해서 캐패시터에 일정한 전류(Icp)를 흘러 충전-방전을 하므로서 전압제어발진기의 제어전압을 결정한다. 즉, 차지 펌프는, 인가되는 업신호 또는 다운신호에 의해서 캐패시터(C3)로 항상 일정한 전류를 흘러줄 수 있도록 구성되고 있다. 따라서 상기 차지 펌프는, 하나의 전류원에 의해 구성되어지고, 이렇게 구성된 전류원은 PLL 시스템에서 하나의 밴드폭으로 결정되어진다.
그러나 앞서 언급하고 있는 바와 같이, PLL 시스템에서 낮은 지터 특성을 구현하기 위해서는 파워 노이즈가 가장 큰 주파수 대역 및 기준 클럭 지터가 큰 주파수를 피해서 PLL 시스템의 밴드폭을 설정해야만 한다. 하지만 여러 시스템에 사용하는 범용 PLL 시스템의 경우, 각각의 시스템마다 다른 주파수에서 최대값을 갖는 파워 노이즈와 입력 지터를 모두 피해 PLL 밴드폭을 설정해주어야만 하기 때문에 적합한 밴드폭을 선택하기가 어려운 문제점이 있다.
따라서 상기 문제점을 해결하기 위한 본 발명의 목적은 밴드폭이 조절 가능한 위상고정루프를 제공함에 있다.
본 발명의 두번째 목적은 입력코드에 따라서 밴드폭을 조정할 수 있도록 하여, 적용되는 시스템마다 각기 다른 밴드폭을 선택할 수 있는 위상고정루프를 제공함에 있다.
본 발명의 세번째 목적은 입력코드에 따라서 전류를 가변하여 밴드폭을 조정할 수 있는 위상고정루프를 제공함에 있다.
본 발명의 네번째 목적은, 입력코드에 따라서 밴드폭을 조정하여, 적용되는 시스템마다 각기 다른 밴드폭을 선택할 수 있도록 제어하는 위상고정루프의 제어방법을 제공함에 있다.
상기 목적을 달성하기 위한 본 발명에 따른 위상고정루프는, 적용되는 시스템의 PLL 특성에 따라서 밴드폭을 가변 제어하는 것을 특징으로 한다. 이를 위해서 본 발명은 밴드폭 제어신호 또는 입력코드에 따라서 차지 펌프의 전류를 가변 조절하는 것을 특징으로 한다.
따라서 본 발명의 위상고정루프는, 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DN)를 출력하는 위상주파수검 출기; 상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 밴드폭을 가변 제어하는 차지 펌프; 상기 차지 펌프의 출력에 따라 주파수를 변화시키는 전압제어발진기를 포함하는 것을 특징으로 한다.
상기 차지 펌프는, 전류를 가변 제어하는 것을 특징으로 한다.
상기 차지 펌프는, 업신호 및 다운신호에 의해 동작하는 업/다운스위치군; 공급전원과 접지전원 사이에 연결되고, 각기 다른 전류값을 형성하도록 구성되는 전류원군; 상기 전류원군 중에서 임의의 전류원을 입력되는 밴드폭 제어신호에 따라서 선택하도록 구성되는 제어스위치군을 포함하는 것을 특징으로 한다.
상기 차지 펌프는, 업신호에 의해 동작되는 제 1 스위치군; 다운신호에 의해 동작되는 제 2 스위치군; 공급전원과 제 1 스위치군 사이에 연결된 제 1 전류원군;
상기 제 1 전류원군 중에서 임의의 전류원을 선택하기 위한 제 3 스위치군; 접지전원과 상기 제 2 스위치군 사이에 연결된 제 2 전류원군; 상기 제 2 전류원군 중에서 임의의 전류원을 선택하기 위한 제 4 스위치군을 포함하는 것을 특징으로 한다.
상기 제 3 스위치군과 제 4 스위치군을 제어하는 밴드폭제어신호는, 밴드폭 제어를 위해 기설정된 제어신호이고, 같은 신호인 것을 특징으로 한다.
상기 제 3 스위치군과 제 4 스위치군을 제어하는 밴드폭제어신호는, 밴드폭 제어를 위해 기설정된 제어신호이고, 다른 신호인 것을 특징으로 한다.
상기 차지 펌프와 전압제어발진기 사이에 저항성 소자인 P 바이어스 제어전압 생성회로를 더 포함하는 것을 특징으로 한다.
상기 제어전압발진기의 출력을 저장하는 버퍼를 더 포함하는 것을 특징으로 한다.
또한, 본 발명의 다른 실시예에 따른 위상고정루프는, 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DN)를 출력하는 위상주파수검출기; 상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 밴드폭을 가변 제어하는 제 1 차지 펌프; 상기 제 1 차지 펌프의 출력에 따라 주파수를 변화시키는 전압제어발진기; 상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 전류를 가변 제어하면서 바이어스 제어전압을 생성하여 상기 제 1 차지 펌프 및 전압제어발진기로 공급하기 위한 바이어스전압 생성회로를 포함하는 것을 특징으로 한다.
상기 바이어스전압 생성회로는, 상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 밴드폭을 가변 제어하는 제 2 차지 펌프와;
상기 제 2 차지 펌프에서 생성된 제어전압에 따른 바이어스 제어전압을 생성하여 상기 제 1 차지 펌프 및 전압제어발진기로 공급하는 바이어스전압 생성부를 포함하는 것을 특징으로 한다.
상기 제 1,2차지 펌프는, 전류를 가변 제어하는 것을 특징으로 한다.
상기 제 1,2 차지 펌프는, 업신호 및 다운신호에 의해 동작하는 업/다운스위치군; 공급전원과 접지전원 사이에 연결되고, 각기 다른 전류값을 형성하도록 구성되는 전류원군; 상기 전류원군 중에서 임의의 전류원을 입력되는 밴드폭 제어신호에 따라서 선택하도록 구성되는 제어스위치군을 포함하는 것을 특징으로 한다.
상기 제 1,2 차지 펌프는, 업신호에 의해 동작되는 제 1 스위치군; 다운신호 에 의해 동작되는 제 2 스위치군; 공급전원과 제 1 스위치군 사이에 연결된 제 1 전류원군; 상기 제 1 전류원군 중에서 임의의 전류원을 선택하기 위한 제 3 스위치군; 접지전원과 상기 제 2 스위치군 사이에 연결된 제 2 전류원군; 상기 제 2 전류원군 중에서 임의의 전류원을 선택하기 위한 제 4 스위치군을 포함하는 것을 특징으로 한다.
상기 제 3 스위치군과 제 4 스위치군을 제어하는 밴드폭제어신호는, 밴드폭 제어를 위해 기설정된 제어신호이고, 같은 신호인 것을 특징으로 한다.
상기 제 3 스위치군과 제 4 스위치군을 제어하는 밴드폭제어신호는, 밴드폭 제어를 위해 기설정된 제어신호이고, 다른 신호인 것을 특징으로 한다.
상기 제 1 차지 펌프와 전압제어발진기 사이에 저항성 소자인 P 바이어스 제어전압 생성회로를 더 포함하는 것을 특징으로 한다.
상기 제어전압발진기의 출력을 저장하는 버퍼를 더 포함하는 것을 특징으로 한다.
그리고 본 발명에 따른 위상고정루프의 제어방법은, 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DN)를 출력하기 위한 위상주파수검출과정; 밴드폭 제어신호를 인가하기 위한 밴드폭제어신호인가과정; 상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 밴드폭을 가변 제어하기 위한 밴드폭가변제어과정; 상기 변화된 밴드폭에 따라서 제공되는 클럭신호에 따라 주파수를 변화시키기 위한 주파수변환과정; 상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 전류를 가변 제어하면서 바이어스 제어전압을 생성하기 위한 바이어스 제어전압 생성과정; 및 상기 발생되는 바이어스 제어전압을 상기 밴드폭가변제어과정 및 주파수변환과정의 수행을 위해 필요한 NMOS 트랜지스터 제어전압으로 공급하기 위한 바이어스 제어전압 공급과정을 포함하는 것을 특징으로 한다.
삭제
본 발명은 PLL 시스템에서 지터를 만드는 가장 큰 성분인 밴드폭 부근에서의 피킹(Peking)을 줄이기 위해서, 각각의 시스템에 맞도록 PLL 밴드폭을 최적화 한다. 따라서 본 발명은 입력코드에 따라서 차지 펌프의 전류의 양과 비율을 조절하는 것으로 PLL 밴드폭을 조절하여, PLL이 충분한 위상마진을 갖게 하여, 전체적으로 지터 피킹을 줄이는 효과를 얻는다.
이하 첨부한 도면을 참조하여 본 발명에 따른 위상고정루프, 그리고 그 제어방법에 대해서 자세하게 살펴보기로 한다.
도 5는 본 발명에 따른 위상고정루프의 일 예시도를 도시하고 있다.
도시하고 있는 위상고정루프는, PLL 시스템에 입력되는 입력클록과 귀환루프 에서 생성되는 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DN)를 출력하는 위상주파수검출기(PFD: 55), 업신호 및 다운신호에 비례하는 전류를 출력하는 차지 펌프(60), 저항성소자인 P바이어스 생성회로(65)를 통해서 입력되는 전압에 기초한 주파수를 출력하는 전압제어발진기(VCO : 70)를 포함하여 일반적인 PLL 시스템의 구성으로 이루어지며, 입력되는 클럭신호에 따라 주파수를 변화시키게 된다.
여기서 귀환루프는, 위상주파수검출기(55), 차지펌프(60), P 바이어스 생성회로(65), 전압제어발진기(70), 버퍼(75) 그리고 다시 위상주파수검출기(55)로 연결되는 통로를 나타낸다. 그리고 상기 P 바이어스 생성회로(65)는, 차지 펌프(60)와 전압제어발진기(70) 사이의 저항의 역할을 수행하며, 또한 전압제어발진기(70)에서 필요로 하는 P 바이어스 제어전압을 생성하여 전압제어발진기(70)로 공급하는 기능도 수행한다.
또한 본 발명의 위상고정루프는, 상기 위상주파수검출기(55)에서 발생되는 클럭신호를 이용하여, PLL 시스템 내에서 이용하기 위한 N 바이어스 제어전압을 생성하기 위한 회로를 더 포함하고 있다.
즉, 상기 위상주파수검출기(55)의 클럭신호에 비례하는 전류를 출력하는 차지 펌프(80), 상기 차지 펌프(80)에서 발생된 신호에 따른 N 바이어스 제어전압(Vnctrl)을 발생하는 N 바이어스전압 생성회로(nBias: 85)를 포함한다. 상기 N 바이어스전압 생성회로(85)에서 발생되는 N 바이어스 제어전압(Vnctrl)은, PLL 시스템 내 NMOS 트랜지스터를 동작시키기 위해 필요로 하는 N 바이어스 제어전압으로 이용되어진다. 따라서 상기 N 바이어스 제어전압(Vnctrl)은, 차지펌프(60,80), P 바이어스 생성회로(65), 전압제어발진기(70), 버퍼(75) 등으로 공급되어진다.
그리고 부호 50은, PLL 시스템에 클럭신호를 제공하기 위하여 기준 주파수에 따른 클럭신호를 발생하는 클럭 수신기(50)이고, 부호 75는, 상기 전압제어발진기(70) 및 N 바이어스 생성회로(85)에서 생성된 신호들을 임시 버퍼링하는 버퍼를 나타낸다.
그리고 본 발명에서 상기 차지 펌프(60,80)은, PLL 시스템의 밴드폭을 제어한다. 상기 차지 펌프(60,80)는 도 6에 도시하고 있는 바와 같이 구성되어진다. 즉, 공급전원과 접지전원 사이에 제 1 전류원군(I1), 제 1 전류원군(I1) 중에서 어느 하나의 전류원을 선택하는 제 3 스위치군(SW30), 위상주파수검출기(55)에서 인가하는 업신호(UP)에 의해 동작하는 제 1 스위치군(SW10), 출력노드(Vctrl), 위상주파수검출기(55)에서 인가하는 다운신호(DN)에 의해 동작하는 제 2 스위치군(SW20), 후술되는 제 2 전류원군(I2) 중에서 어느 하나의 전류원을 선택하는 제 4 스위치군(SW40), 그리고 제 2 전류원군(I2)이 순차적으로 직렬 접속되고 있다. 그리고 출력노드에 캐패시터(C4)가 연결되고 있다.
상기 제 1 전류원군(I1)과 제 2 전류원군(I2) 내의 각각의 전류원들은 다른 값으로 구성되어져서, 다른 값의 전류가 차지 펌프(60, 80)로부터 출력되도록 구성되어진다.
상기 제 1,2 스위치군(SW10,SW20)은 위상주파수검출기(55)에서 인가하는 업신호(UP) 또는 다운신호(DN)에 의해서 동작되어, 출력노드(Vctrl)에 업신호(UP) 및 다운신호(DN)에 따라서 선택된 전류원에 의해 형성된 전류가 공급되도록 동작되는 스위치이다. 상기 제 1,2 스위치(SW10, SW20)는, 스위치형 트랜지스터로 구성되어진다.
상기 제 3,4 스위치군(SW30, SW40)은, 상기 제 1 전류원군(I1) 중에서 어느 하나의 전류원을, 그리고 상기 제 2 전류원군(I2) 중에서 어느 하나의 전류원을 선택하기 위한 스위치이다. 상기 제 3,4 스위치군(SW30, SW40)의 동작은, MRS(Mode Register Set: 도시하지 않음)로부터 제어되고, 상기 MRS는 PLL 동작과정에서 현재 시스템에 맞는 PLL 밴드폭을 확인하고, 그에 따른 전류가 공급될 수 있도록 상기 제 3,4 스위치군(SW30, SW40)의 동작을 제어한다. 도시하고 있는 실시예에서는 제 3,4 스위치군(SW30, SW40)이 동일한 제어신호(BW[0:7], /BW[0:7])에 의해서 동작되는 것으로 도시하고 있지만, 이것에 한정되는 것은 아니다. 즉, 제 3 스위치군(SW30)과 제 4 스위치군(SW40)의 동작을 다른 제어신호로 제어할 수도 있다. 즉, MRS는, 기설정된 프로그램에 따라서 상기 제 3,4 스위치군(SW30, SW40)을 제어하기 위한 제어신호를 발생하는데, 이 경우 제 3,4 스위치군(SW30, SW40)을 제어하는 제어신호가 같은 설정값일수도 있고, 다른 설정값일 수도 있다.
따라서 본 발명의 차지 펌프(60,80)는, 각기 다른 전류원(I1, I2)을 동작시키기 위한 스위치군을 포함하고, 상기 스위치군 내의 임의의 스위치의 동작여부에 기초하여 다른 전류를 발생하도록 구성되어진다. 즉, 차지 펌프(60, 80) 내의 전류를 가변함으로써, PLL 시스템 내의 밴드폭을 제어하도록 구성한다. 그리고 전류의 가변은, 입력 코드(밴드폭 제어신호, 예를 들어 BW[0:7], /BW[0:7])에 따라서 이루어지도록 구성한다.
상기와 같은 구성으로 이루어지는 본 발명에 따른 위상고정루프는, 다음과 같이 동작되어진다.
MRS에서 PLL 시스템 내 밴드폭 변화를 제어할 때, 밴드폭 변화에 따른 제어신호(BW[0:7], /BW[0:7])가 제공되어진다. 상기 제어신호(BW[0:7], /BW[0:7])는, 기설정된 프로그램에 따라서 밴드폭 변화 제어를 위해서 출력되는 신호이다. 상기 제공된 밴드폭 제어신호(BW[0:7], /BW[0:7])는, 차지펌프(60,80)로 제공되어지고, 차지 펌프(60,80)는 입력되는 밴드폭 제어신호(BW[0:7], /BW[0:7])에 의해서 제 3,4 스위치군(SW30,SW40)의 동작이 제어되어진다. 이때 제 3,4 스위치군(SW30,SW40) 내의 선택된 스위치에 의해서 동작되는 전류원(I1, I2)에 의해서 차지 펌프(60,80)의 출력 전류가 결정되어진다.
일 예로, 제 3,4 스위치군(SW30,SW40) 내의 스위치(/BW0,BW0)가 온 상태로 동작되면, 상기 스위치(/BW0,BW0)와 연결되고 있는 전류원이 동작상태가 된다. 다른 예로, 제 3,4 스위치군(SW30,SW40) 내의 스위치(/BW1,BW1)가 온 상태로 동작되면, 상기 스위치(/BW1,BW1)와 연결되고 있는 전류원이 동작상태가 된다. 이때, 스위치(/BW0,BW0)와 스위치(/BW1,BW1)에 연결되고 있는 전류원은 다른 값으로 구성되고 있기 때문에, 결과적으로 차지 펌프의 출력 전류는 다른 값으로 결정되어진다. 그리고 상기 차지 펌프(60, 80)의 전류를 변경하면서 PLL 시스템 내 밴드폭이 변경하게 된다. 도 7은, 차지 펌프(60, 80)에 입력되는 밴드폭 제어신호(입력코드)에 따라 PLL 시스템의 밴드폭 변화의 결과를 나타나는 예시도이다.
한편, 위상주파수검출기(55)에서 업신호(UP) 또는 다운신호(DN)가 제공되면, 차지 펌프(60)는, 상기 동작상태에 있는 스위치를 통해서 동작되는 전류원에 의해 출력 전류를 캐패시터(C4)로 공급하고, 상기 캐패시터(C4)의 충전과 방전동작으로 전압제어발진기(70)에 일정한 전압이 공급되어진다. 상기 전압제어발진기(70)는, 입력된 전압에 기초한 주파수를 출력하여, PLL 시스템으로 입력되는 클럭신호에 따라 주파수를 변화시키게 된다. 이와 같은 동작으로 PLL 시스템은, 차지 펌프의 전류를 조절하여 현재 시스템 특성에 맞는 밴드폭을 선택한다.
또한 본 발명은 PLL 시스템의 밴드폭 조절에 따라서 바이어스 제어전압을 생성하는 바이어스 생성회로(65, 85)에도 밴드폭 제어를 수행한다.
즉, 차지 펌프(80)도 도 6에 도시된 것과 같은 구성으로, PLL 시스템의 밴드폭 조절에 연동되고, 이와 같이 변동된 밴드폭에 따른 전류가 출력되어지면, 상기 변화된 전류량에 의해서 N 바이어스전압 생성회로(85)에서 생성되는 바이어스제어전압(Vnctrl)에 변화가 발생되어진다.
이상 전술한 본 발명의 바람직한 실시예는, 예시의 목적을 위해 개시된 것으로, PLL 시스템의 밴드폭을 가변 조절하는 경우에 적용한다. 따라서 본 발명은 당업자라면 이하 첨부된 특허청구범위에 개시된 본 발명의 기술적 사상과 그 기술적 범위 내에서 또 다른 다양한 실시예들을 개량, 변경, 대체 또는 부가 등이 가능할 것이다.
도 1은 이상적인 PLL 시스템에서 기준 클럭 지터에 대한 PLL 출력 지터의 함수관계도,
도 2는 종래 PLL 시스템에서 밴드폭 부근에서 발생되는 PLL 지터 피킹 현상을 나타내는 특성도,
도 3은 종래 PLL 시스템에서 파워 노이즈에 의해 발생되는 PLL 지터 피킹 현상을 나타내는 특성도,
도 4는 종래 차지 펌프의 구성도,
도 5는 본 발명에 따른 위상고정루프의 블록도,
도 6은 본 발명에 따른 차지 펌프의 구성도,
도 7은 본 발명에 따른 PLL 시스템에서 입력 코드에 따른 밴드폭 변화 특성도.
* 도면의 주요 부분에 대한 부호의 설명 *
50 : 클럭 수신기 55 : 위상주파수검출기
60,80 : 차지펌프 65 : P 바이어스전압 생성회로
70 : 전압제어발진기 75 : 버퍼
85 : N 바이어스전압 생성회로

Claims (19)

  1. 삭제
  2. 삭제
  3. 삭제
  4. 삭제
  5. 삭제
  6. 삭제
  7. 삭제
  8. 삭제
  9. 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DN)를 출력하는 위상주파수검출기;
    상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 밴드폭을 가변 제어하는 제 1 차지 펌프;
    상기 제 1 차지 펌프의 출력에 따라 주파수를 변화시키는 전압제어발진기;
    상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 전류를 가변 제어하면서 바이어스 제어전압을 생성하여 상기 제 1 차지 펌프 및 전압제어발진기로 공급하기 위한 바이어스전압 생성회로를 포함하는 것을 특징으로 하는 위상고정루프.
  10. 제 9 항에 있어서,
    상기 바이어스전압 생성회로는, 상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 밴드폭을 가변 제어하는 제 2 차지 펌프와;
    상기 제 2 차지 펌프에서 생성된 제어전압에 따른 바이어스 제어전압을 생성하여 상기 제 1 차지 펌프 및 전압제어발진기로 공급하는 바이어스전압 생성부를 포함하는 것을 특징으로 하는 위상고정루프.
  11. 제 10 항에 있어서,
    상기 제 1,2차지 펌프는, 전류를 가변 제어하는 것을 특징으로 하는 위상고정루프.
  12. 제 11 항에 있어서,
    상기 제 1,2 차지 펌프는, 업신호 및 다운신호에 의해 동작하는 업/다운스위치군;
    공급전원과 접지전원 사이에 연결되고, 각기 다른 전류값을 형성하도록 구성되는 전류원군;
    상기 전류원군 중에서 임의의 전류원을 입력되는 밴드폭 제어신호에 따라서 선택하도록 구성되는 제어스위치군을 포함하는 것을 특징으로 하는 위상고정루프.
  13. 제 11 항에 있어서,
    상기 제 1,2 차지 펌프는, 업신호에 의해 동작되는 제 1 스위치군;
    다운신호에 의해 동작되는 제 2 스위치군;
    공급전원과 제 1 스위치군 사이에 연결된 제 1 전류원군;
    상기 제 1 전류원군 중에서 임의의 전류원을 선택하기 위한 제 3 스위치군;
    접지전원과 상기 제 2 스위치군 사이에 연결된 제 2 전류원군;
    상기 제 2 전류원군 중에서 임의의 전류원을 선택하기 위한 제 4 스위치군을 포함하는 것을 특징으로 하는 위상고정루프.
  14. 제 13 항에 있어서,
    상기 제 3 스위치군과 제 4 스위치군을 제어하는 밴드폭제어신호는, 밴드폭 제어를 위해 기설정된 제어신호이고, 같은 신호인 것을 특징으로 하는 위상고정루프.
  15. 제 13 항에 있어서,
    상기 제 3 스위치군과 제 4 스위치군을 제어하는 밴드폭제어신호는, 밴드폭 제어를 위해 기설정된 제어신호이고, 다른 신호인 것을 특징으로 하는 위상고정루프.
  16. 제 9 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 제 1 차지 펌프와 전압제어발진기 사이에 저항성 소자인 P 바이어스 제어전압 생성회로를 더 포함하는 것을 특징으로 하는 위상고정루프.
  17. 제 16 항에 있어서,
    상기 제어전압발진기의 출력을 저장하는 버퍼를 더 포함하는 것을 특징으로 하는 위상고정루프.
  18. 입력클록과 귀환클록의 위상차를 비교하고, 상기 위상차에 따라서 업신호(UP) 또는 다운신호(DN)를 출력하기 위한 위상주파수검출과정;
    밴드폭 제어신호를 인가하기 위한 밴드폭제어신호인가과정;
    상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 밴드폭을 가변 제어하기 위한 밴드폭가변제어과정;
    상기 변화된 밴드폭에 따라서 제공되는 클럭신호에 따라 주파수를 변화시키기 위한 주파수변환과정;
    상기 업신호 및 다운신호에 의해 동작되고, 입력되는 밴드폭 제어신호에 따라서 전류를 가변 제어하면서 바이어스 제어전압을 생성하기 위한 바이어스 제어전압 생성과정; 및
    상기 발생되는 바이어스 제어전압을 상기 밴드폭가변제어과정 및 주파수변환과정의 수행을 위해 필요한 NMOS 트랜지스터 제어전압으로 공급하기 위한 바이어스 제어전압 공급과정을 포함하는 것을 특징으로 하는 위상고정루프의 제어방법.
  19. 삭제
KR1020070135146A 2007-12-21 2007-12-21 위상고정루프 및 그 제어방법 KR100965764B1 (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070135146A KR100965764B1 (ko) 2007-12-21 2007-12-21 위상고정루프 및 그 제어방법
US12/079,443 US7696831B2 (en) 2007-12-21 2008-03-26 Phase locked loop and method for controlling the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070135146A KR100965764B1 (ko) 2007-12-21 2007-12-21 위상고정루프 및 그 제어방법

Publications (2)

Publication Number Publication Date
KR20090067470A KR20090067470A (ko) 2009-06-25
KR100965764B1 true KR100965764B1 (ko) 2010-06-24

Family

ID=40787877

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070135146A KR100965764B1 (ko) 2007-12-21 2007-12-21 위상고정루프 및 그 제어방법

Country Status (2)

Country Link
US (1) US7696831B2 (ko)
KR (1) KR100965764B1 (ko)

Families Citing this family (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100979115B1 (ko) * 2007-12-21 2010-08-31 주식회사 하이닉스반도체 바이어스전압 생성회로 및 위상고정루프
US8854094B2 (en) * 2008-03-21 2014-10-07 Broadcom Corporation Phase locked loop
US20110025662A1 (en) * 2009-07-31 2011-02-03 Himax Technologies Limited Timing controller and liquid display device
US8598955B2 (en) 2012-03-30 2013-12-03 Freescale Semiconductor, Inc. Phase locked loop with adaptive loop filter
US8487677B1 (en) * 2012-03-30 2013-07-16 Freescale Semiconductor, Inc. Phase locked loop with adaptive biasing
US9991896B2 (en) * 2016-08-09 2018-06-05 Synopsys, Inc. Phase locked loop circuit with charge pump up-down current mismatch adjustment and static phase error reduction
US10284205B2 (en) * 2016-10-21 2019-05-07 Infineon Technologies Ag Adaptive bandwidth systems and methods
US10044356B2 (en) * 2017-01-04 2018-08-07 Himax Technologies Limited Band selected clock data recovery circuit and associated method
KR20200144396A (ko) 2019-06-18 2020-12-29 삼성전자주식회사 지터 특성 및 동작 전력을 조절하는 클록 생성기, 이를 포함하는 반도체 장치 및 클록 생성기의 동작방법

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390215A (ja) 1986-10-03 1988-04-21 Matsushita Electric Ind Co Ltd 連続可変モ−ドｐｌｌ回路
KR20000051677A (ko) * 1999-01-25 2000-08-16 윤종용 위상 고정 루프 회로
KR20010057036A (ko) * 1999-12-17 2001-07-04 윤덕용 차동 차지펌프를 이용한 위상동기루프의 필터부
JP2004235842A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 位相同期回路

Family Cites Families (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693496B1 (en) * 2002-03-13 2004-02-17 Genesis Microchip Inc. Method and system for low power, low jitter, wide range, self-adaptive multi-frequency phase locked loop
US6624674B1 (en) * 2002-04-23 2003-09-23 Intel Corporation Method and apparatus for reducing variations on damping factor and natural frequency in phase locked loops
US6873214B2 (en) * 2002-05-03 2005-03-29 Texas Instruments Incorporated Use of configurable capacitors to tune a self biased phase locked loop
US6922047B2 (en) * 2003-05-29 2005-07-26 Intel Corporation Startup/yank circuit for self-biased phase-locked loops

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6390215A (ja) 1986-10-03 1988-04-21 Matsushita Electric Ind Co Ltd 連続可変モ−ドｐｌｌ回路
KR20000051677A (ko) * 1999-01-25 2000-08-16 윤종용 위상 고정 루프 회로
KR20010057036A (ko) * 1999-12-17 2001-07-04 윤덕용 차동 차지펌프를 이용한 위상동기루프의 필터부
JP2004235842A (ja) * 2003-01-29 2004-08-19 Renesas Technology Corp 位相同期回路

Also Published As

Publication number Publication date
US7696831B2 (en) 2010-04-13
KR20090067470A (ko) 2009-06-25
US20090160560A1 (en) 2009-06-25

Similar Documents

Publication Publication Date Title
KR100965764B1 (ko) 위상고정루프 및 그 제어방법
US7408419B2 (en) Sigma-delta fractional-N PLL with reduced frequency error
US6683502B1 (en) Process compensated phase locked loop
US5696468A (en) Method and apparatus for autocalibrating the center frequency of a voltage controlled oscillator of a phase locked loop
US8085101B2 (en) Spread spectrum clock generation device
KR100682279B1 (ko) 주파수 합성기의 적응 주파수 조정장치
US6927611B2 (en) Semidigital delay-locked loop using an analog-based finite state machine
US9692427B2 (en) Apparatus and methods for phase-locked loops with soft transition from holdover to reacquiring phase lock
US7276944B2 (en) Clock generation circuit and clock generation method
US7285995B2 (en) Charge pump
US20200220550A1 (en) PLL with Wide Frequency Coverage
CN109586714B (zh) 使用锁相环和锁频环对压控振荡器进行校准以修整其增益
TWI382668B (zh) 鎖相迴路及其控制方法
US9641182B2 (en) System and method for dynamic frequency estimation for a spread-spectrum digital phase-locked loop
US6614318B1 (en) Voltage controlled oscillator with jitter correction
CN100461633C (zh) 包括可变延迟和离散延迟的锁相环
KR20210102252A (ko) 직접 피드포워드 회로를 갖는 위상 고정 루프(pll)
KR100830898B1 (ko) 전압 제어 발진기의 출력 클럭으로 동작하는 스위치드커패시터 네트워크를 이용한 위상 고정 루프 및 제어방법
KR102279315B1 (ko) 샘플-홀드 커패시터와 전압제어발진기 신호에 동작하는 피드포워드 루프필터를 가진 단방향 전하펌프를 가진 위상고정루프
US7233183B1 (en) Wide frequency range DLL with dynamically determined VCDL/VCO operational states
US6621360B1 (en) Extended frequency range voltage-controlled oscillator
KR20090047153A (ko) 전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정루프 및 루프 필터의 동작 방법
CN116170012B (zh) 一种具有频率保持和参考频率平滑切换的锁相环电路
KR100905444B1 (ko) 광대역 위상 고정 루프 장치
CN219514064U (zh) 环形振荡器与锁相环

Legal Events

Date Code Title Description
A201 Request for examination
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20130523

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20140523

Year of fee payment: 5

FPAY Annual fee payment
FPAY Annual fee payment

Payment date: 20160520

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20170526

Year of fee payment: 8

FPAY Annual fee payment

Payment date: 20180521

Year of fee payment: 9

FPAY Annual fee payment

Payment date: 20190527

Year of fee payment: 10