KR20090047153A - 전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정루프 및 루프 필터의 동작 방법 - Google Patents

전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정루프 및 루프 필터의 동작 방법 Download PDF

Info

Publication number
KR20090047153A
KR20090047153A KR1020070113184A KR20070113184A KR20090047153A KR 20090047153 A KR20090047153 A KR 20090047153A KR 1020070113184 A KR1020070113184 A KR 1020070113184A KR 20070113184 A KR20070113184 A KR 20070113184A KR 20090047153 A KR20090047153 A KR 20090047153A
Authority
KR
South Korea
Prior art keywords
clock
duty
loop filter
capacitor
duty adjustment
Prior art date
Application number
KR1020070113184A
Other languages
English (en)
Inventor
최영돈
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020070113184A priority Critical patent/KR20090047153A/ko
Priority to US12/267,116 priority patent/US7928785B2/en
Publication of KR20090047153A publication Critical patent/KR20090047153A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
    • H03K5/156—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern
    • H03K5/1565—Arrangements in which a continuous pulse train is transformed into a train having a desired pattern the output pulses having a constant duty cycle
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/089—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses
    • H03L7/0891—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector generating up-down pulses the up-down pulses controlling source and sink current generators, e.g. a charge pump
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/093—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using special filtering or amplification characteristics in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/10—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range
    • H03L7/107—Details of the phase-locked loop for assuring initial synchronisation or for broadening the capture range using a variable transfer function for the loop, e.g. low pass filter having a variable bandwidth

Landscapes

  • Physics & Mathematics (AREA)
  • Nonlinear Science (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정 루프 및 루프 필터의 동작 방법이 개시된다. 본 발명에 따른 루프 필터는, 듀티 조정부 및 가변 캐패시터 유닛을 구비한다. 듀티 조정부는 입력 클럭의 듀티를 조정하여 활성화 구간이 비활성화 구간보다 짧은 듀티 조정 클럭을 생성한다. 가변 캐패시터 유닛은 입력 전류에 의하여 충전되고, 상기 듀티 조정 클럭에 의하여 캐패시턴스가 가변된다. 가변 캐패시터 유닛은 스위치, 제1캐패시터 및 제2캐패시터를 구비할 수 있다. 스위치는 상기 듀티 조정 클럭에 응답하여 온/오프 된다. 제1캐패시터는 상기 스위치에 직렬로 연결되고, 상기 스위치가 온 되는 경우에 입력 전류에 의하여 충전된다. 제2캐패시터는 상기 스위치와 상기 제1캐패시터에 병렬로 연결되고, 상기 입력 전류에 의하여 충전된다.

Description

전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정 루프 및 루프 필터의 동작 방법{Loop filter, phase locked loop and method of loop filter capable of controlling timing of charge sharing}
본 발명은 루프 필터에 관한 것으로써, 특히 듀티 비를 조절할 수 있는 듀티 조정 클럭을 이용하여, 전하 공유 시점을 조절할 수 있는 루프 필터에 관한 것이다.
위상 고정 루프(Phase Locked Loop) 등에서 클럭을 발생시킬 때, 리플(ripple)이 발생되는 경우가 있다. 이러한 리플은 레퍼런스 스퍼(reference spur)를 일으키는 문제가 있다. 또한, 발생된 클럭의 주파수 피크가 높은 경우가 있다. 이 경우, 밴드폭 제한(bandwidth limitation)가이 감소되는 문제가 있다.
본 발명이 이루고자 하는 기술적 과제는, 듀티 비를 조절할 수 있는 듀티 조정 클럭을 이용하여 전하 공유 시점을 조절할 수 있는 루프 필터를 제공하는 데 있다.
상기 기술적 과제를 달성하기 위한 본 발명에 따른 루프 필터는, 듀티 조정부 및 가변 캐패시터 유닛을 구비한다. 듀티 조정부는 입력 클럭의 듀티를 조정하여 활성화 구간이 비활성화 구간보다 짧은 듀티 조정 클럭을 생성한다. 가변 캐패시터 유닛은 입력 전류에 의하여 충전되고, 상기 듀티 조정 클럭에 의하여 캐패시턴스가 가변된다.
상기 듀티 조정 클럭의 비활성화 구간의 길이는 가변될 수 있고, 듀티 조정 클럭의 주기의 절반보다 길고 듀티 조정 클럭의 주기보다 짧을 수 있다.
가변 캐패시터 유닛은 스위치, 제1캐패시터 및 제2캐패시터를 구비할 수 있다. 스위치는 상기 듀티 조정 클럭에 응답하여 온/오프 된다. 제1캐패시터는 상기 스위치에 직렬로 연결되고, 상기 스위치가 온 되는 경우에 입력 전류에 의하여 충전된다. 제2캐패시터는 상기 스위치와 상기 제1캐패시터에 병렬로 연결되고, 상기 입력 전류에 의하여 충전된다.
본 발명에 따른 루프 필터는 위상 고정 루프에 이용될 수 있다.
본 발명에 따른 루프 필터의 동작 방법은, 입력 전류가 공급하는 전하량으로 제2캐패시터를 충전하는 단계; 및 상기 제1캐패시터와 상기 제2캐패시터 사이에 전하를 공유하는 단계를 구비한다. 상기 전하 공유 시점은 조절될 수 있다. 상기 전하를 공유하는 단계는, 상기 입력 전류의 유입이 중단 된 이후에 수행될 수 있다.
본 발명에 따른 본 발명에 따른 루프 필터는, 전하 펌프 전류의 전하량을, 활성화 구간보다 긴 비활성화 구간을 가지는 듀티 조정 클럭의 비활성화 구간에서 걸쳐서 충전한다. 그에 따라, 레퍼런스 스퍼(reference spur)를 감소시킬 수 있는 장점이 있다. 또한, 주파수 피크를 감소시킬 수 있는 장점이 있다.
또한, 본 발명에 따른 루프 필터는, 복잡한 회로 구성을 구비하지 않고도 간단한 회로 구성만으로, 레퍼런스 스퍼를 효과적으로 줄일 수 있고와 주파수 피크를 효과적으로 낮출 수 있는 장점이 있다.
본 발명과 본 발명의 동작상의 이점 및 본 발명의 실시에 의하여 달성되는 목적을 충분히 이해하기 위해서는 본 발명의 바람직한 실시예를 예시하는 첨부 도면 및 도면에 기재된 내용을 참조하여야 한다.
이하, 첨부한 도면을 참조하여 본 발명의 바람직한 실시예를 설명함으로써, 본 발명을 상세히 설명한다. 각 도면에 제시된 동일한 참조부호는 동일한 부재를 나타낸다.
도 1은 위상 고정 루프(Phase Locked Loop ; PLL)의 블록도이다.
도 1을 참조하면, 위상 고정 루프는 위상-주파수 검출기(110), 전하 펌 프(130), 루프 필터(200) 및 전압-제어 발진기(Voltage-Controlled Oscillator ; 190)를 구비한다.
위상-주파수 검출기(110)는 기준 클럭(RCLK)과 피드백 클럭(FCLK)의 위상 또는 주파수를 비교하고, 비교 결과를 출력한다. 예를 들어, 기준 클럭(RCLK)의 위상이 피드백 클럭(FCLK)의 위상보다 빠른 경우 업 신호(UP)를 출력하고, 기준 클럭(RCLK)의 위상이 피드백 클럭(FCLK)의 위상보다 느린 경우 다운 신호(DN)를 출력할 수 있다. 또한, 기준 클럭(RCLK)의 위상이 피드백 클럭(FCLK)의 위상보다 빠른 경우 다운 신호(DN)를 출력하고, 기준 클럭(RCLK)의 위상이 피드백 클럭(FCLK)의 위상보다 느린 경우 업 신호(UP)를 출력할 수도 있다. 전하 펌프(230130)는 비교 결과(UP, DN)에 대응되는 전하 펌프 전류(ICP)를 출력한다. 예를 들어, 전하 펌프(CP)는 업 신호(UP)를 수신한 경우에 루프 필터(200)로 전하 펌프 전류(ICP)를 공급하고, 다운 신호(DN)를 수신한 경우에 루프 필터(200)로부터 전하 펌프 전류(ICP)를 유출시킬 수 있다. 루프 필터(200)는 전하 펌프 전류(ICP)에 따라 제어 전압(VCTRL)을 변경시킨다. 전압-제어 발진기(190)는 제어 전압(VCTRL)에 대응되는 피드백 클럭(FCLK)을 발생한다. 발생된 피드백 클럭(FCLK)는 위상-주파수 검출기(110)로 피드백 된다. 이러한 동작을 통하여, 위상 고정 루프는 피드백 클럭(FCLK)과 기준 클럭(RCLK)의 위상 또는 주파수를 일치시킨다.
도 2(a)는 본 발명에 따른 루프 필터를 나타내는 도면이다.
이하에서는 본 발명에 따른 루프 필터가 도 1의 위상 고정 루프에 포함되는 것으로 설명되었으나, 본 발명에 따른 루프 필터는 도 1의 위상 고정 루프의 루프 필터로 이용될 수 있을 뿐만 아니라, 다른 회로에 포함되는 루프 필터로 이용될 수도 있다.
도 2(a)를 참조하면, 본 발명에 따른 루프 필터는 듀티 조정부(250) 및 가변 캐패시터 유닛(270)을 구비한다. 설명의 편의를 위하여, 도 2(a)에는 위상-주파수 검출기(110)와 전하 펌프(130)가 같이 도시된다.
듀티 조정부(250)는 활성화 구간이 비활성화 구간보다 짧은 듀티 조정 클럭(DCCLK)을 생성한다. 듀티 조정부(250)는 피드백 클럭(FCLK) 또는 기준 클럭(RCLK)을 이용하여 듀티 조정 클럭(DCCLK)을 생성할 수 있다. 듀티 조정부(250)는 피드백 클럭(FCLK)의 듀티 비를 조절하여 듀티 조정 클럭(DCCLK)을 생성할 수 있고, 또는, 기준 클럭(RCLK)의 듀티 비를 조절하여 듀티 조정 클럭(DCCLK)을 생성할 수도 있다. 이 경우, 듀티 조정 클럭(DCCLK)의 주기는 피드백 클럭(FCLK)의 주기(또는, 기준 클럭(RCLK)의 주기)와 동일할 수 있다. 즉, 피드백 클럭(FCLK)의 주기(또는, 기준 클럭(RCLK)의 주기)를 그대로 유지하고, 피드백 클럭(FCLK)(또는, 기준 클럭(RCLK))의 듀티 비를 조절하여, 듀티 조정 클럭(DCCLK)을 생성할 수 있다.
가변 캐패시터 유닛(270)은 전하 펌프 전류(ICP)에 의하여 충전되거나 방전된다. 업 신호(UP)가 수신되는 동안 전하 펌프 전류(ICP)가 전하 펌프(130)로부터 가변 캐패시터 유닛(270)으로 흐르면, 가변 캐패시터 유닛(270)은 충전되고 그에 따라 가변 캐패시터 유닛(270)의 전하량은 늘어난다. 반대로, 다운 신호(DN)가 수신되는 동안 전하 펌프 전류(ICP)가 가변 캐패시터 유닛(270)으로부터 전하 펌 프(130)로 흐르면, 가변 캐패시터 유닛(270)에 충전되어 있는 전하들은 방전되어 가변 캐패시터 유닛(270)의 전하량은 줄어든다.
또한, 전하 펌프 전류(ICP)의 크기에 따라, 단위 시간 동안에 가변 캐패시터 유닛(270)에 충전되는 전하량과 방전되는 전하량이 결정된다. 전하 펌프 전류(ICP)의 크기가 커지면 단위 시간 동안에 가변 캐패시터 유닛(270)의 충전량과 방전량은 많아지고, 전하 펌프 전류(ICP)의 크기가 작아지면 단위 시간 동안에 가변 캐패시터 유닛(270)의 충전량과 방전량은 적어진다. 또한, 전하 펌프 전류(ICP)가 가변 캐패시터 유닛(270)으로 유입되거나 유출되는 시간에 따라, 가변 캐패시터 유닛(270)에 충전되는 전하량과 방전되는 전하량이 결정된다. 전하 펌프 전류(ICP)의 유입시간 또는 유출시간이 길어질수록 가변 캐패시터 유닛(270)의 충전량과 방전량은 늘어나고, 전하 펌프 전류(ICP)의 유입시간 또는 유출시간이 짧아질수록 가변 캐패시터 유닛(270)의 충전량과 방전량은 줄어든다.
본 명세서에서는 본 발명에 따른 루프 필터가 위상 고정 루프에 포함되는 것으로 설명되었고, 가변 캐패시터 유닛(270)이 전하 펌프(130)와 전하 펌프 전류(ICP)를 주고 받는 것으로 설명되었다. 또한, 그러나, 본 발명에 따른 루프 필터는 위상 고정 루프에만 포함될 수 있는 것이 아니다. 이 경우, 가변 캐패시터 유닛(270)은 전하 펌프(130)이외의 다른 구성요소와 전류를 주고 받을 수 있다.
제어 전압(VCTRL)은 가변 캐패시터 유닛(270)의 전하량에 따라 결정된다. 가변 캐패시터 유닛(270)의 전하량이 늘어나면 제어 전압(VCTRL)은 높아지고, 가변 캐패시터 유닛(270)의 전하량이 줄어들면 제어 전압(VCTRL)은 낮아진다. 앞서 설명 된 것처럼, 가변 캐패시터 유닛(270)의 전하량은 전하 펌프 전류(ICP)의 유입/유출 여부, 전하 펌프 전류(ICP)의 크기, 및 전하 펌프 전류(ICP)의 유입시간 또는 유출시간에 따라 달라진다. 그러므로, 제어 전압(VCTRL)도 상기 조건들의 변화에 따라 달라진다. 예를 들어, 업 신호(UP)가 수신되어 전하 펌프 전류(ICP)가 가변 캐패시터 유닛(270)으로 유입되면 제어전압(VCTRL)은 높아지고, 다운 신호(DN)가 수신되어 전하 펌프 전류(ICP)가 가변 캐패시터 유닛(270)으로부터 유출되면 제어전압(VCTRL)은 낮아진다. 이러한 방식으로, 루프 필터는 가변 캐패시터 유닛(270)의 전하량을 조절함으로써, 제어 전압(VCTRL)의 크기를 조절할 수 있다.
본 발명에 따른 루프 필터에서 가변 캐패시터 유닛(270)의 캐패시턴스(capacitance)는는 가변될될 수 있다. 가변 캐패시터 유닛(270)의 캐패시턴스가 달라지면, 전하 펌프 전류(ICP)의 유입/유출 없이도(전하량의 변화 없이도), 가변 캐패시터 유닛(270)에 걸리는 전압의 크기는 달라진다. 여기에서, 가변 캐패시터 유닛(270)에 걸리는 전압은 제어 전압(VCTRL)이므로, 가변 캐패시터 유닛(270)의 캐패시턴스가 달라지면 제어 전압(VCTRL)의 크기도 달라진다. 예를 들어, 전하 펌프 전류(ICP)의 유입/유출이 없는 상황에서, 가변 캐패시터 유닛(270)의 캐패시턴스가 낮은 상태에서 높은 상태로 변하면 천이되면 제어 전압(VCTRL)은 낮아지고, 가변 캐패시터 유닛(270)의 캐패시턴스가 높은 상태에서 낮은 상태로 변하면 천이되면 제어 전압(VCTRL)은 높아진다. 또한, 가변 캐패시터 유닛(270)의 캐패시턴스가 소정 시간 동안에 낮은 상태로 유지되다가 높은 상태로 천이되는 경우에, 가변 캐패시터 유닛(270)의 캐패시턴스가 낮은 상태로 유지되는 시간 동안에 제어 전 압(VCTRL)은 높은 레벨을 유지한다. 그리고, 가변 캐패시터 유닛(270)의 캐패시턴스가 높은 상태로 천이되면, 제어 전압(VCTRL)의 레벨은 낮아진다. 물론, 가변 캐패시터 유닛(270)의 캐패시턴스가 높은 상태로 유지되다가 낮은 상태로 천이되는 경우도 가능하다. 이 경우, 제어 전압(VCTRL)은 낮은 레벨을 유지하다가 높은 레벨로 천이된다.
본 발명에 따른 루프 필터에서는 가변 캐패시터 유닛(270)의 캐패시턴스가 변경되는 타이밍이 조절될 수 있다. 예를 들어, 가변 캐패시터 유닛(270)의 캐패시턴스를 낮은 상태로 유지하다가 높은 상태로 천이시키는 타이밍을 조절할 수 있다. 즉, 가변 캐패시터 유닛(270)의 캐패시턴스를 낮은 상태로 유지하는 시간을 조절할 수 있다. 만약, 가변 캐패시터 유닛(270)의 캐패시턴스를 높은 상태로 천이시키는 타이밍을 늦추면(캐패시턴스를 낮은 상태로 유지하는 시간을 늘리면), 제어 전압(VCTRL)의 레벨이 낮아지는 타이밍이 늦어진다. 즉, 제어전압의 레벨이 높은 상태를 유지하는 시간이 길어진다. 그에 따라, 레퍼런스 스퍼(spur)가 낮아질 수 있다.
본 발명에 따른 루프 필터는, 가변 캐패시터 유닛(270)의 캐패시턴스가 변경되는 타이밍을 조절하는 것에 의하여, 가변 캐패시터 유닛(270)의 캐패시턴스가 낮은 상태로 유지되는 시간을 높은 상태로 유지되는 시간보다 길게 할 수 있다. 이 경우, 제어 전압(VCTRL)의 레벨이 높은 상태로 유지되는 시간이 낮은 상태로 유지되는 시간보다 길어진다.
본 발명에 따른 루프 필터는, 가변 캐패시터 유닛(270)의 캐패시턴스가 변경 되는 타이밍을 조절하는 것에 의하여, 전하 펌프 전류(ICP)의 유입/유출이 중단된 이후에 가변 캐패시터 유닛(270)의 캐패시턴스가 변경되도록 할 수 있다. 전하 펌프 전류(ICP)가 유입/유출되는 동안에는 가변 캐패시터 유닛(270)에 충전/방전이 이루어지고 있고 그에 따라 제어 전압(VCTRL)의 레벨이 변화되고 있다. 또한, 가변 캐패시터 유닛(270)의 캐패시턴스가 변경되면 제어 전압(VCTRL)의 레벨이 변경된다. 전하 펌프 전류(ICP)의 유입/유출이 중단되기 이전에 가변 캐패시터 유닛(270)의 캐패시턴스가 변화된다고 가정하면, 가변 캐패시터 유닛(270)에 충전/방전이 이루어지는 도중에, 즉, 제어 전압(VCTRL)의 레벨이 변화되고 있는 도중에, 가변 캐패시터 유닛(270)의 캐패시턴스의 변경에 기인하여 제어 전압(VCTRL)의 레벨이 영향을 받는다. 이 경우, 전하 펌프 전류(ICP)의 유입/유출에 기인한 제어 전압(VCTRL)의 레벨 변화와 가변 캐패시터 유닛(270)의 캐패시턴스의 변경에 기인한 제어 전압(VCTRL)의 레벨 변화가 동시에 일어난다. 그러므로, 제어 전압(VCTRL)이 전하 펌프 전류(ICP)의 유입/유출을 정확하게 반영할 수 없다. 반면에, 본 발명에 따른 루프 필터에서는 전하 펌프 전류(ICP)의 유입/유출이 중단된 이후에 가변 캐패시터 유닛(270)의 캐패시턴스가 변경될 수 있으므로, 상기와 같은 문제가 해결될 수 있다.
한편, 전하 펌프 전류(ICP)의 유입/유출 시간은 짧은 것이 보통이다. 그러므로, 본 발명에 따른 루프 필터에서는 평균적인 전하 펌프 전류(ICP)의 유입/유출 시간보다 약간 길도록 가변 캐패시터 유닛(270)의 캐패시턴스가 변경되는 타이밍을 고정시킬 수도 있다.
이처럼, 제어 전압(VCTRL)은 가변 캐패시터 유닛(270)의 전하량과 가변 캐패시터 유닛(270)의 캐패시턴스에 의하여 결정된다. 즉, 상기 변수들은 수학식 1의 관계를 가진다.
가변 캐패시터 유닛(270)의 전하량 = 제어 전압(VCTRL) * 가변 캐패시터 유닛(270)의 캐패시턴스
본 발명에 따른 루프 필터는 가변 캐패시턴 유닛(270)의 캐패시턴스를 가변시킴으로써, 제어 전압(VCTRL)의 레벨을 조절할 수 있다. 그에 따라, 소위 레퍼런스 스퍼(reference spur)를 감소시킬 수 있다. 이에 대해서는 추후에 자세히 설명된다.
한편, 가변 캐패시터 유닛(270)의 캐패시턴스가 달라지면, 동일한 크기의 전하 펌프 전류(ICP)가 동일한 시간동안에 유입되거나 유출되더라도, 동일한 전하량을 충전하거나 방전하는 데 걸리는 시간은 달라진다. 가변 캐패시터 유닛(270)의 캐패시턴스가 커지면 충전시간과 방전시간이 길어지고, 가변 캐패시터 유닛(270)의 캐패시턴스가 작아지면 충전시간과 방전시간이 짧아진다.
듀티 조정부(250)는 활성화 구간이 비활성화 구간보다 짧은 듀티 조정 클럭(DCCLK)을 생성한다. 듀티 조정부(250)는 피드백 클럭(FCLK) 또는 기준 클럭(RCLK)을 이용하여 듀티 조정 클럭(DCCLK)을 생성할 수 있다. 듀티 조정부(250)는 피드백 클럭(FCLK)의 듀티 비를 조절하여 듀티 조정 클럭(DCCLK)을 생성할 수 있고, 또는, 기준 클럭(RCLK)의 듀티 비를 조절하여 듀티 조정 클럭(DCCLK)을 생성 할 수도 있다. 이 경우, 듀티 조정 클럭(DCCLK)의 주기는 피드백 클럭(FCLK)의 주기(또는, 기준 클럭(RCLK)의 주기)와 동일할 수 있다. 즉, 피드백 클럭(FCLK)의 주기(또는, 기준 클럭(RCLK)의 주기)를 그대로 유지하고, 피드백 클럭(FCLK)(또는, 기준 클럭(RCLK))의 듀티 비를 조절하여, 듀티 조정 클럭(DCCLK)을 생성할 수 있다.
가변 캐패시터 유닛(270)의 캐패시턴스는 듀티 조정 클럭(DCCLK)의 논리 상태에 따라 가변될 수 있다. 듀티 조정 클럭(DCCLK)의 활성화 구간(예를 들어, 논리 하이 구간)에서 가변 캐패시터 유닛(270)의 캐패시턴스를 크게 할 수 있고, 듀티 조정 클럭(DCCLK)의 비활성화 구간(예를 들어, 논리 로우 구간)에서 가변 캐패시터 유닛(270)의 캐패시턴스를 작게 할 수 있다. 이 경우, 전하 펌프 전류(ICP)의 유입/유출이 없더라도, 듀티 조정 클럭(DCCLK)의 활성화 구간에서 제어 전압(VCTRL)을 낮출 수 있고, 듀티 조정 클럭(DCCLK)의 비활성화 구간에서 제어 전압(VCTRL)을 높일 수 있다.
또한, 듀티 조정 클럭(DCCLK)의 논리 상태가 천이되는 타이밍을 조절함으로써 가변 캐패시터 유닛(270)의 캐패시턴스가 변경되는 타이밍을 조절할 수 있고, 가변 캐패시터 유닛(270)의 캐패시턴스가 유지되는 시간을 조절할 수 있다. 예를 들어, 가변 캐패시터 유닛(270)의 캐패시턴스가 낮은 값으로 유지되는 시간을 조절할 수 있다. 나아가, 가변 캐패시터 유닛(270)의 캐패시턴스가 낮은 값으로 유지되는 시간을 늘릴 수 있다. 한편, 제어 전압(VCTRL)은 가변 캐패시터 유닛(270)의 캐패시턴스와 반대의 레벨을 가진다. 그러므로, 듀티 조정 클럭(DCCLK)의 논리 상태 가 천이되는 타이밍을 늦춤으로써, 제어전압의 레벨이 높은 상태를 유지하는 시간을 길게 할 수 있고, 그에 따라, 레퍼런스 스퍼(spur)를 낮출 수 있다.
다만, 듀티 조정 클럭(DCCLK)의 활성화 구간에서 가변 캐패시터 유닛(270)의 캐패시턴스가 커지는 것으로 설명하였으나, 듀티 조정 클럭(DCCLK)의 활성화 구간에서 가변 캐패시터 유닛(270)의 캐패시턴스가 작아지도록 할 수도 있을 것이다. 이상에서는 듀티 조정 클럭(DCCLK)의 논리 상태의 천이를 이용하여 가변 캐패시터 유닛(270)의 캐패시턴스를 가변시키는 것으로 설명되었으나, 다른 수단을 이용하여 가변 캐패시터 유닛(270)의 캐패시턴스를 변경시킬 수 있고, 캐패시턴스의 변경 타이밍도 조절할 수 있다. 예를 들어, 외부로부터 수신되는 제어 신호에 따라 가변 캐패시터 유닛(270)의 캐패시턴스를 변경시키거나 캐패시턴스의 변경 타이밍을 조절할 수 있다.
가변 캐패시터 유닛(270)은 스위치(SW), 제1캐패시터(CI) 및 제2캐패시터(CP)를 구비할 수 있다.
스위치(SW)는 듀티 조정 클럭(DCCLK)에 의하여 온 되거나 또는 오프 된다. 예를 들어, 스위치(SW)는 듀티 조정 클럭(DCCLK)의 활성화 구간에서 온 되며 듀티 조정 클럭(DCCLK)의 비활성화 구간에서 오프 될 수 있다. 물론, 스위치(SW)는 듀티 조정 클럭(DCCLK)의 활성화 구간에서 오프 되며 듀티 조정 클럭(DCCLK)의 비활성화 구간에서 온 될 수도 있다.
스위치(SW)의 온/오프 여부에 따라, 가변 캐패시터 유닛(270)의 전체 캐패시턴스는 달라진다. 구체적으로, 스위치(SW)가 온 되면, 제1캐패시터(CI)와 제2캐패 시터(CP)가 병렬로 연결된다. 그에 따라, 가변 캐패시터 유닛(270)의 캐패시턴스는 제1캐패시터(CI)의 캐패시턴스와 제2캐패시터(CP)의 캐패시턴스의 합이 된다. 반대로, 스위치(SW)가 오프 되면 제1캐패시터(CI)는 전하 펌프(130)와 제어 전압(VCTRL)이 발생하는 노드에 연결되지 않는다. 즉, 스위치(SW)가 오프되면, 가변 캐패시터 유닛(270)은 제2캐패시터(CP)만을 구비하는 것과 같은 효과가 나타난다. 그에 따라, 가변 캐패시터 유닛(270)의 전체 캐패시턴스는 제2캐패시터(CP)의 캐패시턴스와 동일해진다. 즉, 스위치(SW)가 온 되면 가변 캐패시터 유닛(270)의 전체 캐패시턴스는 커지고, 스위치(SW)가 오프 되면 가변 캐패시터 유닛(270)의 전체 캐패시턴스는 작아진다.
도 3은 도 2의 루프 필터의 동작을 설명하기 위한 타이밍도이다.
이하에서, 도 2(a)와 도 3을 참조하여 본 발명에 따른 루프 필터의 동작이 설명된다. 도 3은 도 2의 루프 필터의 동작을 설명하기 위한 타이밍도이다.
도 3에서 업 신호(UP)가 수신되는 구간(A구간)을 살펴본다. 업 신호(UP)가 수신되는 동안에는 전하 펌프(130)로부터 루프 필터로 전하 펌프 전류(ICP)가 유입된다. 또한, A구간에서 듀티 조정 클럭(DCCLK)이 논리 로우 레벨로 천이되면(비활성화 되면), 스위치(SW)가 오프 된다. 그러므로, A구간 에서 제2캐패시터(CP)는 전하 펌프 전류(ICP)에 의하여 충전되고, 제1캐패시터(CI)는 충전되지 않는다. 그에 따라, 제어 전압(VCTRL)은 제1캐패시터(CI)와 제2캐패시터(CP)가 모두 충전될 때보다 빨리 높아진다.
다음으로, 업 신호(UP)가 인가되지 않고 듀티 조정 클럭(DCCLK)이 논리 로우 레벨을 유지하는 구간(B구간)을 살펴본다. B구간에서는 전하 펌프(130)로부터 루프 필터로 전하 펌프 전류(ICP)가 공급되지 않는다. 또한, 듀티 조정 클럭(DCCLK)은 여전히 논리 로우 레벨(비활성화)을 가지므로, 스위치(SW)는 오프 상태를 유지한다. 그러므로, 제1캐패시터(CI)와 제2캐패시터(CP)는 모두 충전되지 않는다. 그에 따라, 제어 전압(VCTRL)의 레벨은 그대로 유지된다. 도 3에는 제어 전압(VCTRL)의 레벨이 VPROP+VINT로 유지되는 예가 도시된다.
다음으로, 듀티 조정 클럭(DCCLK)이 논리 하이 레벨로 천이 된 이후의 구간(C구간)을 살펴본다. C구간에서 업 신호(UP)는 인가되지 않고 있으므로, 전하 펌프(130)로부터 루프 필터로 전하 펌프 전류(ICP)가 공급되지 않는 상태가 유지된다. 한편, C구간 시작 시점에서 듀티 조정 클럭(DCCLK)은 논리 로우 레벨에서 논리 하이 레벨로 천이되므로, C구간 시작 시점에서 스위치(SW)는 온 된다. 그러므로, 제1캐패시터(CI)와 제2캐패시터(CP)는 제어전압(VCTRL)이 발생하는 노드에 병렬로 연결된다. 이와 같이, 전하 펌프 전류(ICP)의 공급이 없는 상태에서 제1캐패시터(CI)와 제2캐패시터(CP)가 병렬로 연결되면, 그 시점에서 제2캐패시터(CP)에 충전되어 있던 전하들이 제1캐패시터(CI)와 제2캐패시터(CP)에 나누어 충전된다. 즉, C구간 시작 시점에서 제1캐패시터(CI)와 제2캐패시터(CP) 사이에 전하 공유(charge sharing)가 이루어진다. 이 경우, 제어 전압(VCTRL)은 낮아진다. 도 3에는 제어 전압(VCTRL)의 레벨이 VPROP+VINT로부터 VINT로 낮아지는 예가 도시된다. 또한, C구간 시작 시점을 지나면 지난 C구간 동안에는, 낮아진 제어 전압(VCTRL)이 그대로 유지된다. 도 3에는 제어 전압(VCTRL)의 레벨이 VINT로 유지되는 예가 도시된다.
상기 과정을 살펴보면, 본 발명에 따른 루프 필터에서는, 업 신호(UP)에 따라 유입되는 전하 펌프 전류(ICP)의 전하량이, 듀티 조정 클럭(DCCLK)의 비활성화 구간에서 걸쳐서 충전된다. 도 3의 빗금친 부분은 듀티 조정 클럭(DCCLK)의 비활성화 구간에서 걸쳐서 충전되는 모습을 나타낸다. 또한, 듀티 조정 클럭(DCCLK)의 활성화 구간은 듀티 조정 클럭의 비활성화 구간보다 짧을 수 있다. 이 경우, 도 3의 빗금친 부분이 펼쳐지는 시간 구간이 넓어지기 때문에, 레퍼런스 스퍼(reference spur)를 감소시킬 수 있다. 또한한편, 본 발명에 따른 루프 필터는, 상기 과정을 수행하기 위하여 가변 캐패시터 유닛만을 구비하면 된다. 그러므로, 본 발명에 따른 루프 필터는 복잡한 회로 구성을 구비하지 않고도 레퍼런스 스퍼(reference spur)를 효과적으로 줄일 수 있다.
이상에서 가변 캐패시터 유닛(270)이 스위치(SW), 제1캐패시터(CI) 및 제2캐패시터(CP)로 구현되는 예를 설명하였으나, 본 발명에 따른 루프 필터(200)의 가변 캐패시터 유닛(270)은 상기와 같이 구현되지 않을 수도 있다. 즉, 당업자라면 이상의 설명을 참조하여, 가변 캐패시터 유닛(270)의 캐패시턴스가 듀티 조정 클럭(DCCLK)의 논리 상태에 따라 변화될 수 있도록, 본 발명에 따른 가변 캐패시터 유닛을 다른 방법으로 구현할 수 있을 것이다.
이 경우, 업 신호(UP)가 수신되는 구간에서 가변 캐패시터 유닛(270)는 충전되고 그에 따라 제어전압(VCTRL)은 높아진다. 다음으로, 업 신호(UP)가 수신되지 않는 구간에서 가변 캐패시터 유닛(270)의 충전은 중단되고 그에 따라 제어전압(VCTRL)은 그대로 유지된다. 다음으로, 듀티 조정 클럭(DCCLK)이 논리 하이로 천 이되면 가변 캐패시터 유닛(270)의 캐패시턴스는, 듀티 조정 클럭(DCCLK)이 논리 로우인 구간에서의 캐패시턴스보다 큰 값을 가진다. 그에 따라, 전하 펌프 전류(ICP)가 유입되지 않더라도, 즉, 전하량이 변화되지 않더라도, 제어전압(VCTRL)은 낮아진다.
이상에서는 전하 펌프(130)가 다운 신호(DN)를 수신하지 않고 업 신호(UP)만을 수신하는 경우를 설명하였다. 그러나, 다운 신호(DN)가 수신되는 경우의 동작은 업 신호(UP)가 수신되는 경우의 동작과 대칭성을 가진다. 예를 들어, 전하 펌프(130)가 다운 신호(DN)를 수신하는 경우에는 전하 펌프 전류(ICP)가 루프 필터로부터 전하 펌프(130)로 유출되기 때문에 가변 캐패시터 유닛(270)에 충전된 전하가 방전된다. 반면에, 전하 펌프(130)가 업 신호(UP)를 수신하는 경우에는 전하 펌프 전류(ICP)가 루프 필터로부터 전하 펌프(130)로 유입되기 때문에 가변 캐패시터 유닛(270)에 전하가 충전된다. 그러므로, 업 신호(UP)에 관한 설명을 참조하고 이러한 대칭성을 기초로 하여, 다운 신호(DN)에 관한 본원발명의 동작은 쉽게 이해될 수 있을 것이다. 따라서, 다운 신호(DN)를 수신하는 경우에 대한 자세한 설명은 생략된다.
또한, 본 발명은 전하 펌프(130)가 업 신호(UP)와 다운 신호(DN)를 모두 수신하는 경우에도 적용될 수 있다. 예를 들어, 업 신호(UP)가 인가된 이후에 다운 신호(DN)가 인가되는 경우에도 적용될 수 있다. 이 경우, 업 신호(UP)가 인가되는 동안에 전하 펌프 전류(ICP)가 루프 필터로 유입되다가, 다운 신호(DN)가 인가되는 동안에 전하 펌프 전류(ICP)는 루프 필터로부터 유출된다. 그에 따라, 가변 캐패시 터 유닛(270)은 충전되다가 방전된다. 이 경우, 업 신호(UP)가 인가되는 시간과 다운 신호(DN)가 인가되는 시간에 따라 충전량과 방전량이 달라지고 제어 전압(VCTRL)의 레벨이 달라지는 점은 당업자라면 이해할 수 있을 것이므로 자세한 설명은 생략된다.
도 2(b)는 본 발명에 따른 루프 필터의 다른 예를 나타내는 도면이다.
도 2(b)에는 루프 필터의 듀티 조정부(250)의 예가 도시된다. 도 2(b)의 듀티 조정부(250)는 지연기(252) 및 논리 연산부(254)를 구비한다. 지연기(252)는 입력 클럭(FCLK)을 지연시켜서 지연 클럭을 출력한다. 논리 연산부(254)는 입력 클럭(FCLK)과 지연 클럭을 논리 연산하여, 입력 클럭(FCLK)의 듀티를 조정한다. 지연기(252)가 입력 클럭(FCLK)을 지연시키는 지연량은 고정될 수도 있고, 가변될 수도 있다. 도 2(b)에서는 피드백 클럭(FCLK)을 사용하는 예가 도시되어 있으나, 입력 클럭으로 기준클럭(RCLK)을 사용할 수도 있다. 그러므로, 이하에서 입력 클럭으로 피드백 클럭(FCLK)을 사용하는 동작만을 설명한다고 하더라도, 본원발명이 그에 한정되는 것은 아니다.
도 2(b)와 도 3을 참조하여, 듀티 조정부(250)의 동작을 설명한다. 피드백 클럭(FCLK)을 지연시켜서 반전시킨 클럭과 피드백 클럭(FCLK)을 AND 연산하면, 도 3에 도시된 듀티 조정 클럭(DCCLK)을 발생시킬 수 있다. 물론, 당업자라면 상기 논리 연산은 단순한 예시에 불과하고, 다른 형태의 논리 연산을 통해서도 도 3에 도시된 듀티 조정 클럭(DCCLK)을 생성할 수 있다는 것을 알 수 있을 것이다. 그에 따라, 당업자라면 본원발명은 도 2(b)에 도시된 논리 연산에 한정되지 않는다는 것도 알 수 있을 것이다.
도 4는 본 발명과 비교하기 위한 제1비교예에 따른 루프 필터를 나타내는 도면이다. 도 4에는 설명의 편의를 위하여 전하 펌프(130)가 같이 도시된다.
도 4의 루프 필터(400)는 저항(R)과 2개의 캐패시터(CI, CSHUNT)를 구비한다. 도 2에 도시된 본 발명에 따른 루프 필터와 비교하면, 도 4에 도시된 제1비교예에 따른 루프 필터(400)는 스위치(SW) 대신에 저항(R)을 구비한다. 또한, 도 4에서는 캐패시턴스가 가변되지 않는다.
도 5(a)는 도 4의 루프 필터의 동작을 설명하기 위한 타이밍도이다.
도 5(a)를 참조하면, 업 신호(UP)가 수신되는 동안에 전하 펌프 전류(ICP)가 루프 필터(400)로 유입된다. 전하 펌프 전류(ICP)는 저항(R)에 전압(VPROP)을 걸리게 하고 캐패시터(CI)를 충전시킨다. 그에 따라, 업 신호(UP)가 수신되는 동안에, 제어전압(VCTRL)은 저항(R)에 걸리는 전압(VPROP)과 캐패시터(CI)의 전압(VINT)을 합한 전압이 된다. 여기에서, 업 신호(UP)가 수신되는 동안에 캐패시터(CI)의 전압은 캐패시터(CI)의 캐패시턴스에 비례하여 높아진다. 다음으로, 업 신호(UP)의 수신이 중단되면 저항(R)에는 전압이 더 이상 걸리지 않고, 캐패시터(CI)에 충전된 전하량은 그대로 유지된다. 그에 따라, 제어전압(VCTRL)은 캐패시터(CI)의 전압(VINT)이 된다.
이처럼, 도 4의 루프 필터에서는, 업 신호(UP)가 수신되는 동안에 저항(R)에 높은 전압(VPROP)이 걸리는 문제가 있다. 이러한 현상은 레퍼런스 스퍼(reference spur)라고 부른다. 반면에, 도 3을 참조하면, 본 발명에 따른 루프 필터에서는, 전 하 펌프 전류(ICP)의 전하량이 듀티 조정 클럭(DCCLK)이 비활성화 되는 구간에서 펼쳐진다. 그러므로, 본 발명에 따른 루프 필터에서는 걸리는 전압은 도 4의 루프 필터에서 걸리는 전압보다 낮다. 그러므로, 본 발명에 따른 루프 필터는 레퍼런스 스퍼를 감소시킬 수 있다.
도 5(b)는 도 4의 루프 필터의 동작을 설명하기 위한 다른 타이밍도이다.
도 5(b)를 참조하면, 도 4의 루프 필터가 업 신호(UP)와 다운 신호(DN)를 모두 수신하는 경우에, 제어 전압(VCTRL)은 높아졌다가 낮아지는 과정을 반복한다. 도 5(b)의 두번째 타이밍도에 도시된 직선은 도 4의 루프 필터가 제1캐패시터(CI)만 구비하는 경우의 제어 전압의 변화를 나타내고, 곡선은 도 4의 루프 필터가 제1캐패시터(CI)와 제2캐패시터(CSHUNT)를 모두 구비하는 경우의 제어 전압의 변화를 나타낸다. 도 4의 루프 필터가 제2캐패시터(CSHUNT)를 구비하는 경우에 제어 전압의 리플(ripple)은 감소한다. 그러나, 이 경우에도 저항(R)에 상대적으로 높은 전압이 걸리는 레퍼런스 스퍼 현상은 여전히 존재한다.
도 6(a) 내지 도 6(c)는 본 발명과 비교하기 위한 제2비교예에 따른 루프 필터를 나타내는 도면이다. 도 6에는 설명의 편의를 위하여 위상-주파수 검출기(PFD), 전하 펌프들(CP1, CP2)이 같이 도시된다.
도 7은 도 6의 루프 필터의 동작을 설명하기 위한 타이밍도이다.
도 7을 참조하면, 도 6의 루프 필터에서는, 업 신호(UP)에 따라 유입되는 전하 펌프 전류(ICP)의 전하량이, 업 신호(UP)가 수신되지 않는 구간에서 나누어 충전된다. 그러므로, 본 발명에 따른 루프 필터와 마찬가지로, 도 6의 루프 필터도 레퍼런스 스퍼를 감소시킬 수 있다. 그러나, 도 6(a) 내지 도 6(c)에 도시된 것처럼, 도 6의 루프 필터는 복잡한 회로들을 구비해야 한다. 반면에, 본 발명에 따른 루프 필터는, 레퍼런스 스퍼를 감소시키기 위하여 가변 캐패시터 유닛만을 구비하면 된다. 그러므로, 도 6의 루프 필터에 비하여, 본 발명에 따른 루프 필터는 복잡한 회로 구성을 구비하지 않고도 레퍼런스 스퍼(reference spur)를 효과적으로 줄일 수 있다.
도 8은 본 발명과 비교하기 위한 제3비교예에 따른 루프 필터를 나타내는 도면이다. 도 8에는 설명의 편의를 위하여 위상-주파수 검출기(110), 전하 펌프(130)가 같이 도시된다.
도 8을 참조하면, 제3비교예에 따른 루프 필터는 피드백 클럭(FCLK)을 반전시켜서 스위치(SW)의 온-오프 시점을 조절하는 지연 클럭(FCLK2)을 생성한다. 그러므로, 지연 클럭(FCLK2)의 듀티 비는 피드백 클럭(FCLK)의 듀티 비와 동일하다.
도 9(a)는 도 8의 루프 필터의 동작을 설명하기 위한 타이밍도이다.
도 9(a)를 참조하면, 지연 클럭(FCLK2)의 비활성화 구간과 활성화 구간은 지연 클럭(FCLK2)의 주기의 절반이다. 즉, 지연 클럭(FCLK2)의 비활성화 구간과 활성화 구간은 서로 동일하다. 그에 따라, 도 8의 루프 필터에서는 업 신호(UP)에 따라 유입되는 전하 펌프 전류의 전하량이 지연 클럭(FCLK2)의 주기의 절반 동안에 나누어 충전된다. 반면에, 본 발명에 따른 루프 필터에서는, 전하 펌프 전류의 전하량이 듀티 조정 클럭의 비활성화 구간에서 나누어 충전된다. 여기에서, 듀티 조정 클럭의 비활성화 구간은 활성화 구간보다 길도록 조정된다.
그러므로, 도 8의 루프 필터에서 전하 펌프 전류가 공급하는 전하량이 나누어 충전되는 시간보다, 본 발명에 따른 루프 필터에서 전하 펌프의 전류가 공급하는 나누어 충전되는 시간이 더 길다. 따라서, 본 발명에 따른 루프 필터는 도 8의 루프 필터보다 레퍼런스 스퍼를 감소시킬 수 있다.
도 9(b)는 도 8의 루프 필터의 동작을 설명하기 위한 다른 타이밍도이다.
도 9(b)에는 피드백 클럭(FCLK)의 반주기보다 더 긴 시간동안 업 신호(UP)가 공급되는 상황이 도시된다. 이 경우, 피드백 클럭(FCLK)이 비활성화된 이후에도 업 신호(UP)가 계속 공급된다. 이러한 구간(t1과 t2사이)에서는, 전하 펌프 전류의 전하가 제1캐패시터(CI)와 제2캐패시터(CP)에 나누어 충전되므로, 제어전압(VCTRL)의 상승율이 낮아진다. 도 9(b)에서 점선으로 표시된 그래프는 전하 펌프 전류의 전하가 제2캐패시터(CP)에만 충전되는 경우를 나타내고, 도 9(b)에서 실선으로 표시된 그래프는 전하 펌프 전류의 전하가 제1캐패시터(CI)와 제2캐패시터(CP)에 나누어 충전되는 경우를 나타낸다. 도 9(b)에서 점선으로 표시된 것처럼, 제어전압(VCTRL)의 상승율이 낮아지면, 제어전압(VCTRL)이 업 신호(UP)가 공급되는 시간에 비례하지 못하고, 그에 따라 제어전압(VCTRL)이 업 신호(UP)를 제대로 표현하지 못한다. 반면에, 본 발명에 따른 루프 필터는, 업 신호(UP)의 공급이 중단된 이후로 듀티 조정 클럭(DCCLK)이 활성화되는 시점을 늦출 수 있다. 한편, 본 발명에 따른 루프 필터에서 듀티 조정 클럭(DCCLK)이 활성화 되기 이전에는 제2캐패시터(CP)에만 전하들이 충전되고, 듀티 조정 클럭(DCCLK)이 활성화 된 이후에는 제2캐패시터(CP)에 충전되어 있던 전하들이 제1캐패시터(CI)와 제2캐패시터(CP)에 공유된다. 그러므 로, 본 발명에 따른 루프 필터는 업 신호(UP)가 공급되는 동안에는 제어 전압(VCTRL)을 업 신호(UP)가 공급되는 시간에 비례하여 상승시키고, 업 신호(UP)의 공급이 중단되면 듀티 조정 클럭(DCCLK)을 활성화시켜서 제어 전압(VCTRL)을 감소시킨다.
도 10(a)는 본 발명에 따른 루프 필터와 제1 내지 제3비교예에 따른 루프 필터에서의 레퍼런스 스퍼 레벨을 나타내는 그래프이다.
도 10(a)를 참조하면, 본 발명에 따른 루프 필터의 레퍼런스 스퍼 레벨은 제1 및 제3비교예에 따른 루프 필터의 레퍼런스 스퍼 레벨보다 낮다. 다만, 본 발명에 따른 루프 필터의 레퍼런스 스퍼 레벨은 제2비교예에 따른 루프 필터의 레퍼런스 스퍼 레벨보다 높지만, 앞서 설명된 것처럼 본 발명에 따른 루프 필터는 제2비교예에 따른 루프 필터보다 훨씬 간단한 구성을 가진다. 그러므로, 본 발명에 따른 루프 필터는 작은 면적을 가지면서도 레퍼런스 스퍼 레벨을 효과적으로 감소시킬 수 있다.
도 10(b)는 본 발명에 따른 루프 필터와 제1 내지 제3비교예에 따른 루프 필터에서의 주파수 피크(frequency peak)를 나타내는 도면이다.
도 10(b)는 업 신호(UP)가 인가된 이후에 다운 신호(DN)가 인가된 경우를 예로 들고 있다. 이 경우, 본 발명에 따른 루프 필터의 주파수 피크는 제3비교예에 따른 루프 필터의 주파수 피크보다 낮다. 다만, 본 발명에 따른 루프 필터의 주파수 피크는 제2비교예에 따른 루프 필터의 주파수 피크보다 높지만, 앞서 설명된 것처럼 본 발명에 따른 루프 필터는 제2비교예에 따른 루프 필터보다 훨씬 간단한 구 성을 가진다. 그러므로, 본 발명에 따른 루프 필터는 작은 면적을 가지면서도 주파수 피크를 효과적으로 감소시킬 수 있다.
본 발명에 따른 루프 필터의 동작 방법은, 제1캐패시터와 제2캐패시터를 포함하는 루프 필터의 동작 방법이다. 본 발명에 따른 루프 필터의 동작 방법은, 입력 전류가 공급하는 전하량으로 제2캐패시터를 충전하는 단계; 및 상기 제1캐패시터와 상기 제2캐패시터 사이에 전하를 공유하는 단계를 구비한다. 본 발명에 따른 루프 필터의 동작 방법에서, 상기 전하 공유 시점은 조절될 수 있다.
상기 전하를 공유하는 단계는 상기 입력 전류의 유입이 중단 된 이후에 수행될 수 있다. 즉, 입력 전류가 유입되는 동안에는 제2캐패시터만 충전시키고, 입력 전류의 유입이 중단 된 이후에 제2캐패시터에 충전된 전하량을 제1캐패시터와 제2캐패시터에 공유시킨다.
본 발명에 따른 루프 필터의 동작 방법은, 활성화 구간이 비활성화 구간보다 더 짧은 듀티 조정 클럭을 생성하는 단계를 더 구비할 수 있다. 이 경우, 상기 제2캐패시터를 충전하는 단계는, 상기 듀티 조정 클럭의 비활성화 구간에서 상기 입력 전류가 공급하는 전하량으로 제2캐패시터를 충전한다. 또한, 상기 전하를 공유하는 단계는, 상기 듀티 조정 클럭이 활성화되는 시점에서 상기 제1캐패시터와 상기 제2캐패시터 사이에 전하를 공유한다.
상기 루프 필터는 위상 고정 루프에 포함될 수 있다. 이 경우, 상기 듀티 조정 클럭은, 상기 위상 고정 루프의 기준 클럭 또는 피드백 클럭의 듀티 비를 변화시켜서 생성될 수 있다.
이상에서와 같이 도면과 명세서에서 최적 실시예가 개시되었다. 여기서 특정한 용어들이 사용되었으나, 이는 단지 본 발명을 설명하기 위한 목적에서 사용된 것이지 의미한정이나 특허청구범위에 기재된 본 발명의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다.
본 발명의 상세한 설명에서 인용되는 도면을 보다 충분히 이해하기 위하여 각 도면의 간단한 설명이 제공된다.
도 1은 위상 고정 루프(Phase Locked Loop ; PLL)의 블록도이다.
도 2(a)는 본 발명에 따른 루프 필터를 나타내는 도면이다.
도 2(b)는 본 발명에 따른 루프 필터의 다른 예를 나타내는 도면이다.
도 3은 도 2(a)와 도 2(b)의 루프 필터의 동작을 설명하기 위한 타이밍도이다.
도 4는 본 발명과 비교하기 위한 제1비교예에 따른 루프 필터를 나타내는 도면이다. 도 4에는 설명의 편의를 위하여 전하 펌프(130)가 같이 도시된다.
도 5(a)는 도 4의 루프 필터의 동작을 설명하기 위한 타이밍도이다.
도 5(b)는 도 4의 루프 필터의 동작을 설명하기 위한 다른 타이밍도이다.
도 6(a) 내지 도 6(c)는 본 발명과 비교하기 위한 제2비교예에 따른 루프 필터를 나타내는 도면이다.
도 7은 도 6의 루프 필터의 동작을 설명하기 위한 타이밍도이다.
도 8은 본 발명과 비교하기 위한 제3비교예에 따른 루프 필터를 나타내는 도면이다.
도 9(a)는 도 8의 루프 필터의 동작을 설명하기 위한 타이밍도이다.
도 9(b)는 도 8의 루프 필터의 동작을 설명하기 위한 다른 타이밍도이다.
도 10(a)는 본 발명에 따른 루프 필터와 제1 내지 제3비교예에 따른 루프 필 터에서의 레퍼런스 스퍼 레벨을 나타내는 그래프이다.
도 10(b)는 본 발명에 따른 루프 필터와 제1 내지 제3비교예에 따른 루프 필터에서의 주파수 피크(frequency peak)를 나타내는 도면이다.

Claims (21)

  1. 활성화 구간이 비활성화 구간보다 짧은 듀티 조정 클럭을 생성하는 듀티 조정부;
    상기 듀티 조정 클럭에 응답하여 제어되는 스위치;
    상기 스위치에 직렬로 연결되고, 상기 스위치가 온 되는 경우에 입력 전류에 의하여 충전되는 제1캐패시터; 및
    상기 스위치와 상기 제1캐패시터에 병렬로 연결되고, 상기 입력 전류에 의하여 충전되는 제2캐패시터를 구비하는 것을 특징으로 하는 루프 필터.
  2. 제1항에 있어서, 상기 듀티 조정 클럭의 비활성화 구간의 길이는,
    가변될 수 있는 것을 특징으로 하는 루프 필터.
  3. 제2항에 있어서, 상기 듀티 조정 클럭의 비활성화 구간은,
    상기 듀티 조정 클럭의 주기의 절반보다 길고, 상기 듀티 조정 클럭의 주기보다 짧은 것을 특징으로 하는 루프 필터.
  4. 제1항에 있어서, 상기 스위치는,
    상기 듀티 조정 클럭의 활성화 구간에서 온 되며 상기 듀티 조정 클럭의 비활성화 구간에서 오프 되는 것을 특징으로 하는 루프 필터.
  5. 제1항에 있어서, 상기 듀티 조정부는,
    상기 입력 클럭을 지연시켜서 지연 클럭을 출력하는 지연부; 및
    상기 입력 클럭과 상기 지연 클럭을 논리 연산하여, 상기 입력 클럭의 듀티를 조정하는 논리 연산부를 구비하는 것을 특징으로 하는 루프 필터.
  6. 제5항에 있어서,
    상기 지연부가 상기 입력 클럭을 지연시키는 지연량은 고정되는 것을 특징으로 하는 루프 필터.
  7. 입력 클럭의 듀티 비를 조정하여, 듀티 조정 클럭을 생성하는 듀티 조정부;
    상기 듀티 조정 클럭에 의하여 제어되는 스위치;
    상기 스위치에 직렬로 연결되고, 상기 스위치가 온 되는 경우에 입력 전류에 의하여 충전되는 제1캐패시터; 및
    상기 스위치와 상기 제1캐패시터에 병렬로 연결되고, 상기 입력 전류에 의하여 충전되는 제2캐패시터를 구비하는 것을 특징으로 하는 루프 필터.
  8. 제7항에 있어서, 상기 듀티 조정 클럭의 활성화 구간은,
    상기 듀티 조정 클럭의 비활성화 구간보다 짧은 것을 특징으로 하는 루프 필터.
  9. 입력 클럭의 듀티를 조정하여, 듀티 조정 클럭을 생성하는 듀티 조정부; 및
    입력 전류에 의하여 충전되고, 상기 듀티 조정 클럭에 의하여 캐패시턴스가 변화하는 가변 캐패시터 유닛을 구비하고,
    상기 듀티 조정 클럭의 활성화 구간은, 상기 듀티 조정 클럭의 비활성화 구간보다 짧은 것을 특징으로 하는 루프 필터.
  10. 기준 클럭과 피드백 클럭의 위상 또는 주파수를 비교하는 위상-주파수 검출기;
    상기 비교 결과에 대응되는 전하 펌프 전류를 발생하는 전하 펌프;
    상기 전하 펌프 전류에 따라 제어 전압을 변경시키는 루프 필터; 및
    상기 제어 전압에 대응되는 상기 피드백 클럭을 발생하는 전압-제어 발진기(Voltage-Controlled Oscillator ; VCO)를 구비하고,
    상기 루프 필터는,
    상기 기준 클럭의 듀티를 조정하여, 듀티 조정 클럭을 생성하는 듀티 조정부; 및
    상기 전하 펌프 전류에 의하여 충전되고, 상기 듀티 조정 클럭에 의하여 캐패시턴스가 변화하는 가변 캐패시터 유닛을 구비하는 것을 특징으로 하는 위상 고정 루프.
  11. 제10항에 있어서, 상기 가변 캐패시터 유닛은,
    상기 듀티 조정 클럭에 의하여 제어되는 스위치;
    상기 스위치에 직렬로 연결되고, 상기 스위치가 온 되는 경우에 상기 전하 펌프 전류에 의하여 충전되는 제1캐패시터; 및
    상기 스위치와 상기 제1캐패시터에 병렬로 연결되고, 상기 전하 펌프 전류에 의하여 충전되는 제2캐패시터를 구비하는 것을 특징으로 하는 위상 고정 루프.
  12. 제10항에 있어서, 상기 스위치는,
    상기 듀티 조정 클럭의 활성화 구간에서 온 되며 상기 듀티 조정 클럭의 비활성화 구간에서 오프 되는 것을 특징으로 하는 위상 고정 루프.
  13. 제12항에 있어서, 상기 듀티 조정 클럭의 활성화 구간은,
    상기 듀티 조정 클럭의 비활성화 구간보다 짧은 것을 특징으로 하는 위상 고정 루프.
  14. 제10항에 있어서, 상기 듀티 조정부는,
    상기 기준 클럭을 지연시켜서 지연 클럭을 출력하는 지연부; 및
    상기 기준 클럭과 상기 지연 클럭을 논리 연산하여, 상기 기준 클럭의 듀티를 조정하는 논리 연산부를 구비하는 것을 특징으로 하는 위상 고정 루프.
  15. 제14항에 있어서,
    상기 지연부가 상기 기준 클럭을 지연시키는 지연량은 고정되는 것을 특징으로 하는 위상 고정 루프.
  16. 제10항에 있어서, 상기 듀티 조정부는,
    상기 피드백 클럭의 듀티를 조정하여, 상기 듀티 조정 클럭을 생성하거나 또는 상기 기준 클럭의 듀티를 조정하여 상기 듀티 조정 클럭을 생성하는 것을 특징으로 하는 위상 고정 루프.
  17. 제1캐패시터와 제2캐패시터를 포함하는 루프 필터의 동작 방법에 있어서,
    입력 전류가 공급하는 전하량으로 전하를 제2캐패시터를 캐패시터에 충전하는 단계; 및
    상기 제2캐패시터에 충전된 전하를 상기 제1캐패시터와 상기 제2캐패시터에 사이에 전하를 공유하는 공유시키는 단계를 구비하고,
    상기 전하 공유 시점은 조절될 수 있는 것을 특징으로 하는 루프 필터의 동작 방법.
  18. 제17항에 있어서, 상기 전하를 공유하는 공유시키는 단계는,
    상기 입력 전류의 유입이 중단 된 이후에 수행되는 것을 특징으로 하는 루프 필터의 동작 방법.
  19. 제17항에 있어서,
    활성화 구간이 비활성화 구간보다 더 짧은 듀티 조정 클럭을 생성하는 단계를 더 구비하고,
    상기 제2캐패시터를 충전하는 단계는, 상기 듀티 조정 클럭의 비활성화 구간에서, 상기 입력 전류가 공급하는 전하량으로 제2캐패시터를 충전하고,
    상기 전하를 공유하는 단계는, 상기 듀티 조정 클럭이 활성화되는 시점에서, 상기 제1캐패시터와 상기 제2캐패시터 사이에 전하를 공유하는 것을 특징으로 하는 루프 필터의 동작 방법.
  20. 제19항에 있어서,
    상기 루프 필터는, 위상 고정 루프에 포함되고,
    상기 듀티 조정 클럭은, 상기 위상 고정 루프의 기준 클럭 또는 피드백 클럭의 듀티 비를 변화시켜서 생성되는 것을 특징으로 하는 루프 필터의 동작 방법.
  21. 제20항에 있어서, 상기 입력 전류는,
    상기 위상 고정 루프에 포함되는 전하 펌프가 생성하는 전류인 것을 특징으로 하는 루프 필터의 동작 방법.
KR1020070113184A 2007-11-07 2007-11-07 전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정루프 및 루프 필터의 동작 방법 KR20090047153A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020070113184A KR20090047153A (ko) 2007-11-07 2007-11-07 전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정루프 및 루프 필터의 동작 방법
US12/267,116 US7928785B2 (en) 2007-11-07 2008-11-07 Loop filter, phase-locked loop, and method of operating the loop filter

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020070113184A KR20090047153A (ko) 2007-11-07 2007-11-07 전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정루프 및 루프 필터의 동작 방법

Publications (1)

Publication Number Publication Date
KR20090047153A true KR20090047153A (ko) 2009-05-12

Family

ID=40856692

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020070113184A KR20090047153A (ko) 2007-11-07 2007-11-07 전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정루프 및 루프 필터의 동작 방법

Country Status (1)

Country Link
KR (1) KR20090047153A (ko)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252191B1 (ko) * 2011-05-26 2013-04-05 (주)에이디테크놀로지 클럭 데이터 복원 회로
KR101252190B1 (ko) * 2011-05-31 2013-04-05 (주)에이디테크놀로지 클럭 데이터 복원회로

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101252191B1 (ko) * 2011-05-26 2013-04-05 (주)에이디테크놀로지 클럭 데이터 복원 회로
KR101252190B1 (ko) * 2011-05-31 2013-04-05 (주)에이디테크놀로지 클럭 데이터 복원회로

Similar Documents

Publication Publication Date Title
US7558311B2 (en) Spread spectrum clock generator and method for generating a spread spectrum clock signal
US7881419B2 (en) Semiconductor device, spread spectrum clock generator and method thereof
US8085101B2 (en) Spread spectrum clock generation device
US7928779B2 (en) Methods and apparatuses for incremental bandwidth changes responsive to frequency changes of a phase-locked loop
US8063677B2 (en) Phase locked loop and method for operating the same
KR101497540B1 (ko) 제어 전압의 진폭을 랜덤하게 결정하는 루프 필터, 위상고정 루프 및 루프 필터의 동작 방법
US7928785B2 (en) Loop filter, phase-locked loop, and method of operating the loop filter
EP1796270A1 (en) Damping coefficient variation arrangement in a phase locked loop
US20050242851A1 (en) Signal generator with selectable mode control
US20070164829A1 (en) Sigma-delta fractional-N PLL with reduced frequency error
US20080129353A1 (en) Phase locked loop with small size and improved performance
JP5129270B2 (ja) マイクロプロセッサー用の位相ロックループの動的周波数スケーリングの方法と装置
CN111279615A (zh) 参考锁定时钟发生器
KR100965764B1 (ko) 위상고정루프 및 그 제어방법
US11201626B1 (en) Phase locked loop device and method of operating ihe same
JP2001094417A (ja) デジタル方式ｐｌｌ回路
TWI446722B (zh) 鎖相迴路電路
US9948312B2 (en) Phase lock loop with a digital charge pump
KR101371518B1 (ko) 레퍼런스 스퍼를 감소시킬 수 있는 반도체 회로 및 위상고정 루프
KR20090047153A (ko) 전하 공유 시점을 조절할 수 있는 루프 필터, 위상 고정루프 및 루프 필터의 동작 방법
KR100715154B1 (ko) 락킹속도가 향상되는 락킹루프회로 및 이를 이용한클락락킹방법
KR20060008412A (ko) 패스트 록킹이 가능한 차지 펌프를 이용한 위상 고정 루프및 그 동작 방법
US7167059B2 (en) Circuit for generating spread spectrum clock
TW202308320A (zh) 鎖相迴路電路
US7548126B2 (en) Phase locked loop circuit and control method thereof

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination