CN105915214B - 锁相环控制电路及方法 - Google Patents

锁相环控制电路及方法 Download PDF

Info

Publication number
CN105915214B
CN105915214B CN201610212646.5A CN201610212646A CN105915214B CN 105915214 B CN105915214 B CN 105915214B CN 201610212646 A CN201610212646 A CN 201610212646A CN 105915214 B CN105915214 B CN 105915214B
Authority
CN
China
Prior art keywords
signal
frequency
phase
preset
locked loop
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
CN201610212646.5A
Other languages
English (en)
Other versions
CN105915214A (zh
Inventor
宋超
廖建军
黄超
张恒浩
刘洋
李永
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
CETC 24 Research Institute
Original Assignee
CETC 24 Research Institute
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by CETC 24 Research Institute filed Critical CETC 24 Research Institute
Priority to CN201610212646.5A priority Critical patent/CN105915214B/zh
Publication of CN105915214A publication Critical patent/CN105915214A/zh
Application granted granted Critical
Publication of CN105915214B publication Critical patent/CN105915214B/zh
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

本发明提供一种锁相环控制电路及方法，该电路包括控制装置以及依次连接的鉴相器、滤波器和压控振荡器，控制装置用于分别检测输入至鉴相器的第一信号以及压控振荡器输出的第二信号的频率，并根据第一信号和第二信号的频率，控制使能所述鉴相器。本发明通过检测出锁相环电路输入信号和输出信号的频率，并根据输入信号和输出信号的频率，控制使能鉴相器，可以实现基于输入输出信号来控制锁相环电路工作，从而可以提高锁相环电路应对异常状况的能力，并提高锁相环电路的稳定性。

Description

锁相环控制电路及方法
技术领域
本发明属于集成电路领域，具体涉及一种锁相环控制电路及方法。
背景技术
随着电力电子、通讯、自动化等技术的不断发展，锁相环技术广泛应用于大量电子通讯设备、电机转速的自动控制以及数据信号的同步采集和同步时钟中。然而，传统的锁相环电路中鉴相器通常一直处于工作状态，即锁相环电路一直处于工作状态，这就导致锁相环电路无法应对可能对其各组件造成损坏的情况，因此目前锁相环电路存在稳定性较差的问题。
发明内容
本发明提供一种锁相环控制电路及方法，以解决目前锁相环电路存在的稳定性较差的问题。
根据本发明实施例的第一方面，提供一种锁相环控制电路，包括控制装置以及依次连接的鉴相器、滤波器和压控振荡器，所述控制装置用于分别检测输入至所述鉴相器的第一信号以及所述压控振荡器输出的第二信号的频率，并根据所述第一信号和所述第二信号的频率，控制使能所述鉴相器。
在一种可选的实现方式中，所述控制装置用于判断所述第一信号与所述第二信号的频率差绝对值是否小于预设的第一频率阈值，若是，则控制使能所述鉴相器。
在另一种可选的实现方式中，所述控制装置用于若所述第一信号与所述第二信号的频率差绝对值不小于所述预设的第一频率阈值，则调整施加给所述压控振荡器的激励信号，以使所述第一信号与所述第二信号的频率差绝对值小于所述预设的第一频率阈值。
在另一种可选的实现方式中，所述控制装置用于在判断所述第一信号与所述第二信号的频率差绝对值是否小于预设的第一频率阈值之前，判断所述第一信号的频率是否在预设的工作频率范围内，若是，则判断所述第一信号与所述第二信号的频率差绝对值是否小于预设的第一频率阈值；否则，调整施加给所述压控振荡器的激励信号，以使所述第二信号的频率为预设的第二频率阈值。
在另一种可选的实现方式中，所述电路还包括第一整形电路和第二整形电路，所述第一整形电路和所述第二整形电路依次用于将所述第一信号和所述第二信号整形为方波形式输出，所述控制装置用于在设定时间T内，统计出方波形式的第一信号的上升沿或下降沿的数量n1，以及方波形式的第二信号的上升沿或下降沿的数量n2，并根据公式fin＝n1/T计算出所述第一信号的频率fin，根据公式fout＝n2/T计算出所述第二信号的频率fout。
在另一种可选的实现方式中，所述控制装置用于在通电时向所述鉴相器发送禁止使能信号，并向所述压控振荡器施加初始激励信号。
在另一种可选的实现方式中，所述电路还包括设置在所述滤波器和所述压控振荡器之间的加法器，控制装置用于根据所述滤波器输出的相位误差信号，调整输出给所述加法器的激励信号，从而调整输出给所述压控振荡器的激励信号，以使所述压控振荡器输出的第二信号的相位满足应用需求。
根据本发明实施例的第二方面，提供一种锁相环控制方法，包括：
检测输入至鉴相器的第一信号以及压控振荡器输出的第二信号的频率；
根据所述第一信号和第二信号的频率，控制使能所述鉴相器。
在一种可选的实现方式中，所述根据所述第一信号和所述第二信号的频率，控制使能所述鉴相器包括：
判断所述第一信号与所述第二信号的频率差绝对值是否小于预设的第一频率阈值，若是，则控制使能所述鉴相器；否则，调整施加给所述压控振荡器的激励信号，以使所述第一信号与所述第二信号的频率差绝对值小于所述预设的第一频率阈值。
在另一种可选的实现方式中，在判断所述第一信号与所述第二信号的频率差绝对值是否小于预设的第一频率阈值之前，所述方法还包括：判断所述第一信号的频率是否在预设的工作频率范围内，若否，则调整施加给所述压控振荡器的激励信号，以使所述第二信号的频率为预设的第二频率阈值；
所述判断所述第一信号与所述第二信号的频率差绝对值是否小于预设的第一频率阈值包括：若所述第一信号的频率在预设的工作频率范围内，则判断所述第一信号与所述第二信号的频率差绝对值是否小于预设的第一频率阈值。
本发明的有益效果是：
1、本发明通过检测出锁相环电路输入信号和输出信号的频率，并根据输入信号和输出信号的频率，控制使能鉴相器，可以实现基于输入输出信号来控制锁相环电路工作，从而可以提高锁相环电路应对异常状况的能力，并提高锁相环电路的稳定性；
2、本发明通过在锁相环电路输入信号与输出信号的频率差绝对值小于预设的第一频率阈值，即锁相环电路可以进行相位锁定时，控制使能鉴相器，可以避免无休止的周期跳跃现象产生，从而可以提高锁相环电路的稳定性；
3、本发明通过在锁相环电路输入信号与输出信号的频率差绝对值不小于预设的第一频率阈值，即锁相环电路不能进行相位锁定时，对施加给压控振荡器的激励信号进行调整，以使输入信号与输出信号的频率差绝对值小于预设的第一频率阈值，可以使锁相环电路在输入信号与输出信号的频率差较大时，也可以进行相位锁定，从而可以提高锁相环电路的相位锁定范围和速度；
4、本发明通过在锁相环电路输入信号在正常工作频率范围内时，才根据锁相环电路输入信号与输出信号的频率差大小，进行相位锁定；在锁相环电路输入信号不在正常工作频率范围内时，忽略该输入信号，可以提高锁相环电路的稳定性；此外，本发明通过在锁相环电路输入信号不在正常工作频率范围内时，调整施加给压控振荡器的激励信号，以使锁相环电路输出信号的频率为预设的第二频率阈值，有利于对下次输入锁相环电路的信号进行相位快速锁定；
5、本发明通过在锁相环电路上电时，向鉴相器发送禁止使能信号，可以避免锁相环电路在对输入信号未知的情况进行工作，由此可以进一步提高锁相环电路的稳定性；
6、本发明通过在锁相环电路上电时，调整施加给压控振荡器的激励信号，以使锁相环电路输出信号的频率为预设的第三频率阈值，有利于对输入锁相环电路的信号进行相位快速锁定；
7、本发明通过在锁相环电路工作后，对施加给压控振荡器的激励信号进行调整，可以满足锁相环电路的各种输出需求，从而可以提高锁相环电路应用的范围和灵活度；另外相比于传统的锁相环电路，不必增加积分环节，简化了设计。
附图说明
图1是本发明锁相环控制电路的一个实施例电路示意图；
图2是本发明锁相环控制方法的一个实施例流程图。
具体实施方式
为了使本技术领域的人员更好地理解本发明实施例中的技术方案，并使本发明实施例的上述目的、特征和优点能够更加明显易懂，下面结合附图对本发明实施例中技术方案作进一步详细的说明。
在本发明的描述中，除非另有规定和限定，需要说明的是，术语“连接”应做广义理解，例如，可以是机械连接或电连接，也可以是两个元件内部的连通，可以是直接相连，也可以通过中间媒介间接相连，对于本领域的普通技术人员而言，可以根据具体情况理解上述术语的具体含义。
参见图1，为本发明锁相环控制电路的一个实施例电路示意图。该锁相环控制电路可以包括控制装置110、第一整形电路120、第二整形电路130以及依次连接的鉴相器140、滤波器150、加法器160和压控振荡器170，其中第一整形电路120的输出端可以分别与鉴相器140的第一输入端和控制装置110的第一输入端连接，压控振荡器170的输出端可以与第二整形电路130的输入端连接，且第二整形电路130的输出端可以分别与鉴相器140的第二输入端和控制装置110的第二输入端连接，控制装置110的第一输出端可以与鉴相器140的使能端EN连接，滤波器150的输出端可以分别与加法器160的第一输入端和控制装置110的第三输入端连接，且控制装置110的第二输出端可以与加法器160的第二输入端连接。
本发明实施例中，控制装置110可以分别检测输入至鉴相器140的第一信号以及压控振荡器170输出的第二信号的频率，并根据第一信号和第二信号的频率，控制使能鉴相器140，可以实现基于输入输出信号来控制锁相环电路工作，从而可以提高锁相环电路应对异常状况的能力，并提高锁相环电路的稳定性。
本实施例中，针对锁相环电路输入的第一信号CLKIN，第一信号CLKIN首先由第一整形电路120整形为方波形式，然后由第一整形电路120将方波形式的第一信号分别输出给鉴相器140和控制装置110。另外，针对锁相环电路输出的第二信号CLKOUT，可以首先由第二整形电路130整形为方波形式，然后由第二整形电路130将方波形式的第二信号分别输出给鉴相器140和控制装置110。需要注意的是：为了便于后续鉴频鉴相，第一整形电路和第二整形电路在整形过程中保留了第一信号和第二信号的频率和相位信息。
控制装置110在接收到方波形式的第一信号和第二信号后，可以首先在设定时间T内，统计出方波形式的第一信号的上升沿或下降沿的数量n1，以及方波形式的第二信号的上升沿或下降沿的数量n2；然后根据公式fin＝n1/T计算出第一信号的频率fin，根据公式fout＝n2/T计算出第二信号的频率fout。其中，设定时间T可以采用定时器来计时，方波形式的第一信号的上升沿或下降沿的数量n1以及方波形式的第二信号的上升沿或下降沿的数量n2可以采用计数器进行计数。
控制装置110在检测出第一信号CLKIN和第二信号CLKOUT的频率后，可以判断第一信号CLKIN与第二信号CLKOUT的频率差绝对值是否小于预设的第一频率阈值，若是，则表示锁相环电路可以进行相位锁定，此时控制装置110可以控制使能鉴相器140；否则，表示锁相环电路不可以进行相位锁定，此时控制装置110可以调整输出给加法器160的激励信号，从而调整施加给压控振荡器170的激励信号，以使第一信号与第二信号的频率差绝对值小于预设的第一频率阈值。
经研究发现，当锁相环电路输入信号和输出信号的频差较大时，传统的锁相环电路无法进行相位锁定，此时锁相环电路将出现无休止的周期跳跃现象，而无休止的周期跳跃现象将对锁相环电路的稳定性造成影响。本发明通过在锁相环电路输入信号与输出信号的频率差绝对值小于预设的第一频率阈值，即锁相环电路可以进行相位锁定时，控制使能鉴相器，可以避免无休止的周期跳跃现象产生，从而可以提高锁相环电路的稳定性。此外，本发明通过在锁相环电路输入信号与输出信号的频率差绝对值不小于预设的第一频率阈值，即锁相环电路不能进行相位锁定时，对施加给压控振荡器的激励信号进行调整，以使输入信号与输出信号的频率差绝对值小于预设的第一频率阈值，可以使锁相环电路在输入信号与输出信号的频率差较大时，也可以进行相位锁定，从而可以提高锁相环电路的相位锁定范围和速度。
另外，经研究发现，当锁相环电路输入信号出现频率异常(诸如频率过大或过小)时，锁相环电路将不能稳定运行。也就是说，锁相环电路通常存在一个正常的工作频率范围，锁相环电路输入信号的频率在该工作频率范围内时，锁相环电路将可以稳定运行，不在该工作频率范围内时，锁相环电路将不能稳定运行。为此，控制装置110在判断第一信号CLKIN与第二信号CLKOUT的频率差绝对值是否小于预设的第一频率阈值之前，可以首先判断该第一信号的频率是否在预设的工作频率范围内，若是，则进一步判断第一信号CLKIN与第二信号CLKOUT的频率差绝对值是否小于预设的第一频率阈值；否则，调整输出给加法器160的激励信号，从而调整施加给压控振荡器170的激励信号，以使压控振荡器170输出的第二信号的频率为预设的第二频率阈值。其中，该预设的第二频率阈值可以根据锁相环电路的正常工作频率范围和预设的第一频率阈值决定，只要该预设的第二频率阈值与正常工作频率范围内各个频率的绝对差值小于预设的第一频率阈值即可。
本发明通过在锁相环电路输入信号在正常工作频率范围内时，才根据锁相环电路输入信号与输出信号的频率差大小，进行相位锁定；在锁相环电路输入信号不在正常工作频率范围内时，忽略该输入信号，可以提高锁相环电路的稳定性。此外，本发明通过在锁相环电路输入信号不在正常工作频率范围内时，调整施加给压控振荡器的激励信号，以使锁相环电路输出信号的频率为预设的第二频率阈值，有利于对下次输入锁相环电路的信号进行相位快速锁定。
由于当锁相环电路上电，即控制装置通电时，锁相环电路输入信号的频率情况是未知的，为了保证锁相环电路的稳定性，控制装置110可以向鉴相器140的使能端EN发送禁止使能信号，以使鉴相器140停止工作；控制装置110还可以向加法器160输出初始激励信号Uc2(0)，从而调整施加给压控振荡器170的激励信号，以使压控振荡器170输出的第二信号CLKOUT的频率为预设的第三频率阈值。其中，该预设的第三频率阈值可以根据锁相环电路的正常工作频率范围和预设的第一频率阈值决定，只要该预设的第三频率阈值与正常工作频率范围内各个频率的绝对差值小于预设的第一频率阈值即可。本发明通过在锁相环电路上电时，调整施加给压控振荡器的激励信号，以使锁相环电路输出信号的频率为预设的第三频率阈值，有利于对输入锁相环电路的信号进行相位快速锁定。
当锁相环电路完成相位锁定，鉴相器140开始工作后，第一信号CLKIN经鉴相器140鉴相处理后，输出给滤波器150，经滤波器150进行滤波后，输出相位误差信号。控制装置110可以对该相位误差信号进行采样，并根据该相位误差信号，调整输出给加法器160的激励信号，从而调整施加给压控振荡器170的激励信号，以使压控振荡器170输出的第二信号的相位满足应用需求，诸如实现第二信号与第一信号零相差或者任意相移(相差)输出。本发明通过在锁相环电路工作后，对施加给压控振荡器的激励信号进行调整，可以满足锁相环电路的各种输出需求，从而可以提高锁相环电路应用的范围和灵活度；另外相比于传统的锁相环电路，不必增加积分环节，简化了设计。
需要注意的是：上述第一整形电路和第二整形电路可以为D触发器，施密特触发器或者采用分离元器件搭建的电路；上述控制装置可以为数字控制器，诸如MCU(Microcontroller Unit，微控制单元)、DSP(Digital Signal Processing，数字信号处理)单元，控制装置可以对滤波器的相位误差信号进行AD(模数)采样，实现AD采样的AD采样芯片可以集成在数字控制器上；上述鉴相器可以是异或门、RS触发器、JK触发器等；滤波器可以采用一阶或者二阶滤波器，有源或者无源皆可。
由上述实施例可见，本发明通过检测出锁相环电路输入信号和输出信号的频率，并根据输入信号和输出信号的频率，控制使能鉴相器，可以实现基于输入输出信号来控制锁相环电路工作，从而可以提高锁相环电路应对异常状况的能力，并提高锁相环电路的稳定性。
参见图2，为本发明锁相环控制方法的一个实施例流程图。该锁相环控制方法可以包括：
步骤201、检测输入至鉴相器的第一信号以及压控振荡器输出的第二信号的频率。
本实施例中，针对鉴相器输入的第一信号和压控振荡器输出的第二信号，可以首先将该第一信号和第二信号整形成方波形式，然后在设定时间T内，统计出方波形式的第一信号的上升沿或下降沿的数量n1，以及方波形式的第二信号的上升沿或下降沿的数量n2，最后根据公式fin＝n1/T计算出第一信号的频率fin，根据公式fout＝n2/T计算出第二信号的频率fout。
步骤202、根据第一信号和第二信号的频率，控制使能鉴相器。
本实施例中，首先判断第一信号的频率是否在预设的工作频率范围内，若第一信号的频率在预设的工作频率范围内，则进一步判断第一信号与第二信号的频率差绝对值是否小于预设的第一频率阈值，若是，则控制使能鉴相器，否则，调整输出给加法器的激励信号，从而调整施加给压控振荡器的激励信号，以使第一信号与第二信号的频率差绝对值小于预设的第一频率阈值，当调整后第一信号与第二信号的频率差绝对值小于预设的第一频率阈值时，控制使能鉴相器。
若第一信号的频率不在预设的工作频率范围内，则调整输出给加法器的激励信号，从而调整施加给压控振荡器的激励信号，以使压控振荡器输出的第二信号的频率为预设的第二频率阈值。其中，该预设的第二频率阈值可以根据锁相环电路的正常工作频率范围和预设的第一频率阈值决定，只要该预设的第二频率阈值与正常工作频率范围内各个频率的绝对差值小于预设的第一频率阈值即可。
另外，在锁相环电路上电时，可以向鉴相器发送禁止使能信号，以使鉴相器停止工作，并向加法器输出初始激励信号，从而向压控振荡器施加初始激励信号，以使压控振荡器输出的第二信号的频率为预设的第三频率阈值。其中，该预设的第三频率阈值可以根据锁相环电路的正常工作频率范围和预设的第一频率阈值决定，只要该预设的第三频率阈值与正常工作频率范围内各个频率的绝对差值小于预设的第一频率阈值即可。
由上述实施例可见，本发明通过检测出锁相环电路输入信号和输出信号的频率，并根据输入信号和输出信号的频率，控制使能鉴相器，可以实现基于输入输出信号来控制锁相环电路工作，从而可以提高锁相环电路应对异常状况的能力，并提高锁相环电路的稳定性。
本领域技术人员在考虑说明书及实践这里公开的发明后，将容易想到本发明的其它实施方案。本申请旨在涵盖本发明的任何变型、用途或者适应性变化，这些变型、用途或者适应性变化遵循本发明的一般性原理并包括本发明未公开的本技术领域中的公知常识或惯用技术手段。说明书和实施例仅被视为示例性的，本发明的真正范围和精神由下面的权利要求指出。
应当理解的是，本发明并不局限于上面已经描述并在附图中示出的精确结构，并且可以在不脱离其范围进行各种修改和改变。本发明的范围仅由所附的权利要求来限制。

Claims (6)

1.一种锁相环控制电路，其特征在于，包括控制装置以及依次连接的鉴相器、滤波器和压控振荡器，所述控制装置用于分别检测输入至所述鉴相器的第一信号以及所述压控振荡器输出的第二信号的频率，以判断所述第一信号的频率是否在预设的工作频率范围内，若是，则判断所述第一信号与所述第二信号的频率差绝对值是否小于预设的第一频率阈值；否则，调整施加给所述压控振荡器的激励信号，以使所述第二信号的频率为预设的第二频率阈值；若所述第一信号与所述第二信号的频率差绝对值小于预设的第一频率阈值，则控制使能所述鉴相器。
2.根据权利要求1所述的电路，其特征在于，所述控制装置用于若所述第一信号与所述第二信号的频率差绝对值不小于所述预设的第一频率阈值，则调整施加给所述压控振荡器的激励信号，以使所述第一信号与所述第二信号的频率差绝对值小于所述预设的第一频率阈值。
3.根据权利要求1所述的电路，其特征在于，所述电路还包括第一整形电路和第二整形电路，所述第一整形电路和所述第二整形电路依次用于将所述第一信号和所述第二信号整形为方波形式输出，所述控制装置用于在设定时间T内，统计出方波形式的第一信号的上升沿或下降沿的数量n1，以及方波形式的第二信号的上升沿或下降沿的数量n2，并根据公式fin＝n1/T计算出所述第一信号的频率fin，根据公式fout＝n2/T计算出所述第二信号的频率fout。
4.根据权利要求1所述的电路，其特征在于，所述控制装置用于在通电时向所述鉴相器发送禁止使能信号，并向所述压控振荡器施加初始激励信号。
5.根据权利要求1所述的电路，其特征在于，所述电路还包括设置在所述滤波器和所述压控振荡器之间的加法器，控制装置用于根据所述滤波器输出的相位误差信号，调整输出给所述加法器的激励信号，从而调整输出给所述压控振荡器的激励信号，以使所述压控振荡器输出的第二信号的相位满足应用需求。
6.一种锁相环控制方法，其特征在于，包括：
检测输入至鉴相器的第一信号以及压控振荡器输出的第二信号的频率；
判断所述第一信号的频率是否在预设的工作频率范围内，若否，则调整施加给所述压控振荡器的激励信号，以使所述第二信号的频率为预设的第二频率阈值；
若所述第一信号的频率在预设的工作频率范围内，则判断所述第一信号与所述第二信号的频率差绝对值是否小于预设的第一频率阈值；
判断所述第一信号与所述第二信号的频率差绝对值是否小于预设的第一频率阈值，若是，则控制使能所述鉴相器；否则，调整施加给所述压控振荡器的激励信号，以使所述第一信号与所述第二信号的频率差绝对值小于所述预设的第一频率阈值。
CN201610212646.5A 2016-04-05 2016-04-05 锁相环控制电路及方法 Active CN105915214B (zh)

Priority Applications (1)

Application Number Priority Date Filing Date Title
CN201610212646.5A CN105915214B (zh) 2016-04-05 2016-04-05 锁相环控制电路及方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
CN201610212646.5A CN105915214B (zh) 2016-04-05 2016-04-05 锁相环控制电路及方法

Publications (2)

Publication Number Publication Date
CN105915214A CN105915214A (zh) 2016-08-31
CN105915214B true CN105915214B (zh) 2019-01-22

Family

ID=56745265

Family Applications (1)

Application Number Title Priority Date Filing Date
CN201610212646.5A Active CN105915214B (zh) 2016-04-05 2016-04-05 锁相环控制电路及方法

Country Status (1)

Country Link
CN (1) CN105915214B (zh)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN109856525A (zh) * 2018-11-07 2019-06-07 宁波大学 一种基于查找表的电路老化检测传感器
CN112152609B (zh) * 2020-08-21 2024-05-28 中车株洲电力机车研究所有限公司 锁相环、控制电网电压信息同步的方法和电力电子装置

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100519482B1 (ko) * 2002-11-30 2005-10-07 인티그런트 테크놀로지즈(주) 전압 제어 발진기의 주파수 이득 변화가 보상된 위상 고정루프 주파수 합성기
KR100611512B1 (ko) * 2004-12-07 2006-08-11 삼성전자주식회사 적응 주파수 조절기, 적응 주파수 조절기를 포함한 위상고정 루프
CN100446422C (zh) * 2005-01-06 2008-12-24 华为技术有限公司 锁相环失效检测方法
US8274339B2 (en) * 2010-04-29 2012-09-25 Intel Corporation Automatic frequency control architecture with digital temperature compensation
CN102868399B (zh) * 2012-10-11 2015-01-21 广州润芯信息技术有限公司 锁相环频率综合器和锁相环失锁检测及调节方法
CN102868395B (zh) * 2012-10-11 2015-12-16 广州润芯信息技术有限公司 锁相环频率综合器及开环频率粗调方法
CN104660253B (zh) * 2013-11-22 2019-02-26 苏州普源精电科技有限公司 一种具有锁相环的测量装置

Also Published As

Publication number Publication date
CN105915214A (zh) 2016-08-31

Similar Documents

Publication Publication Date Title
US8258831B1 (en) Method and apparatus for clock generator lock detector
CN109639271B (zh) 锁定指示电路及其构成的锁相环
CN100508399C (zh) 锁定回路和同步方法
US8040156B2 (en) Lock detection circuit and lock detecting method
JP3649194B2 (ja) Ｐｌｌ回路および光通信受信装置
CN101764608B (zh) 逐位逼近延迟锁相环电路及调整输入时钟信号的方法
CN106357266A (zh) 锁定检测电路、方法及锁相电路
CN101977053A (zh) 应用于动态可重配分频比的pll的锁定检测电路
CN101509943B (zh) 一种相位检测的方法及装置
CN110708061B (zh) 一种全数字亚采样锁相环及其频率范围锁定方法
CN103490775A (zh) 基于双环结构的时钟数据恢复控制器
CN105915214B (zh) 锁相环控制电路及方法
CN1332508C (zh) 具有降低的时钟抖动的锁相环
CN109150171A (zh) 一种高速低抖动的鉴频鉴相器及时钟数据恢复电路
CN111464180B (zh) 一种具有锁定检测功能的锁相环电路
JP3617456B2 (ja) Ｐｌｌ回路および光通信受信装置
CN209231361U (zh) 基于pwm信号的速度检测器、处理电路及芯片
CN110365331A (zh) 一种用于集成锁相环的锁定检测装置
US11444626B2 (en) Phase-locked loop slip detector
CN103986460A (zh) 一种使用无锁定指示锁相环的SoC片内时钟生成电路
CN105337591A (zh) 基于usb设备实现时钟恢复的电路结构及方法
CN106301355B (zh) 一种多相位时钟输出的装置
CN103780257B (zh) 环型振荡器电路
US20120110365A1 (en) Method for locking frequency of usb device and usb frequency locking device
CN102983860B (zh) 减小锁相环电路锁定时间的方法、锁相环电路及其应用

Legal Events

Date Code Title Description
C06 Publication
PB01 Publication
C10 Entry into substantive examination
SE01 Entry into force of request for substantive examination
GR01 Patent grant
GR01 Patent grant