CN101841229B - 一种开关电源的时钟外同步装置 - Google Patents

Abstract

本发明实施例公开了一种开关电源的时钟外同步装置。包括：振荡器、频率比较模块和频率选择模块，其中，所述频率比较模块对所述振荡器输出的内部时钟信号和SYNC管脚输出的外部时钟信号进行比较，当所述外部时钟信号的频率在预置数值区间时，输出选择控制信号控制所述频率选择模块选择外部时钟信号，否则，输出选择控制信号控制所述频率选择模块选择内部时钟信号；所述频率选择模块按照所述频率比较模块输出的选择控制信号选择所述内部时钟信号和外部时钟信号中的一个作为开关电源的工作时钟信号。根据本发明实施例，可以扩大开关电源的应用环境，保证开关电源系统的正常工作。

Description

一种开关电源的时钟外同步装置

技术领域

本申请涉及开关电源，特别是涉及一种开关电源的时钟外同步装置。

背景技术

在一个开关电源内部，需要一个工作时钟来周期性地打开功率管，通常，这个工作时钟都由内部振荡器来提供，也可以通过外部一个电阻来决定，当外部电阻选定之后，它的频率也就固定了。但是，由内部振荡器所提供的工作时钟的频率固定，不能随时改变来适应不同的应用环境。因此，对于一个开关电源来说，需要有时钟外同步功能，即，由可以提供各种频率的外部时钟替代内部振荡器产生的内部时钟，作为开关电源的工作时钟。这样，一方面可以使开关电源适应不同的应用环境，另一方面也可以减少不必要的噪声。

目前有两种比较常用的方法来实现时钟外同步。其一是用锁相环，请参阅图1所示，其为现有技术中一种开关电源的时钟外同步装置的结构示意图。如图所示，由于其采用锁相环技术实现，因此，电路比较复杂；并且，由于要考虑锁相环的环路稳定性，往往需要经历较长的时间来锁定频率，进而导致整个时钟外同步的时间较长。其二是用外部时钟的上升沿或者下降沿产生窄脉冲给内部振荡器充放电的电容放电，以此来达到时钟不同的目的。请参阅图2，其为现有技术中另一种开关电源的时钟外同步装置的结构示意图。如图2所示，第二个方法采用与锁相环不同的方法实现时钟外不同，其电路简单，并且，也可以快速实现时钟外部同步。

但是，由于第二种方法使用外部时钟给振荡器电容放电来实现时钟外同步，因此，要求外部时钟的频率必须大于内部时钟的频率，否则开关电源无法正常工作。并且，外部时钟的频率没有上限。当将外部时钟频率的下限限定为大于内部时钟的频率时，在一定程度上缩小了开关电源的应用环境；当外部时钟的频率没有上限时，一旦外部时钟的频率太高，会导致开关电源系统无法正常工作。

发明内容

为了解决上述技术问题，本申请实施例提供了一种开关电源的时钟外同步装置，可以扩大开关电源的应用环境，保证开关电源系统的正常工作。

本申请实施例公开了如下技术方案：

一种开关电源的时钟外同步装置，包括：振荡器、频率比较模块和频率选择模块，其中，所述频率比较模块对所述振荡器输出的内部时钟信号和SYNC管脚输出的外部时钟信号进行比较，当所述外部时钟信号的频率在预置数值区间时，输出选择控制信号控制所述频率选择模块选择外部时钟信号，否则，输出选择控制信号控制所述频率选择模块选择内部时钟信号；所述频率选择模块按照所述频率比较模块输出的选择控制信号选择所述内部时钟信号和外部时钟信号中的一个作为开关电源的工作时钟信号。

优选的，所述频率比较模块包括：二分频器、三分频器、下限频率比较器、上限频率比较器和第一与非门，其中，所述下限频率比较器的正输入端与所述SYNC管脚相连，负输入端与所述二分频器的输出相连，输出端与所述第一与非门的一个输入端相连；所述上限频率比较器的正输入端与所述二分频器的输出端相连，负输入端与所述三分频器的输出端相连，输出端与所述第一与非门的另一个输入端端相连；所述二分频器的输入端与所述振荡器的输出端相连，所述三分频器的输入端与所述SYNC管脚相连；所述第一与非门的输出端输出的信号为所述频率比较模块输出的选择控制信号。

优选的，所述上限频率比较器或下限频率比较器包括：第一D触发器、第二D触发器、第二与非门、充电电流源、放电电流源、充电开关、放电开关、第一充电电容和第一施密特触发器，其中，所述第一D触发器的D输入端与工作电源相连，清零端与所述第二与非门的输出端相连，Q输出端分别与所述第二与非门的一个输入端和充电开关的控制端相连，时钟输入端为所述上限频率比较器或下限频率比较器的负输入端；所述第二D触发器的D输入端与工作电源相连，清零端与所述第二与非门的输出端相连，Q输出端分别与所述第二与非门的另一个输入端和放电开关的控制端相连，时钟输入端为所述上限频率比较器或下限频率比较器的正输入端；所述充电开关的一个连接端与所述充电电流源的负端相连，另一个连接端与所述第一充电电容的正极相连；所述放电开关的一个连接端与所述第一充电电容的正极相连，另一个连接端与所述放电电流源的正端相连；所述充电电流源的正端与工作电源相连，所述放电电流源的负端接地；所述第一充电电容的正极与所述第一施密特触发器的输入端相连，负极接地，所述第一施密特触发器的输出端为所述上限频率比较器或下限频率比较器的输出端。

优选的，所述三分频器包括：第三D触发器、第四D触发器和第三与非门，其中，所述第三D触发器的Qn输出端与自身的D输入端相连，清零端与所述第三与非门的输出端相连，时钟输入端为所述三分频器的输入端；所述第四D触发器的Qn输出端与自身的D输入端相连，时钟输入端与所述第三D触发器的Q输出端相连，清零端与所述第三与非门的输出端相连，Q输出端为所述三分频器的输出端；所述第三与非门的一个输入端与所述第三D触发器的Q输出端相连，另一个输入端与所述第四D触发器的Q输出端相连。

优选的，所述频率选择模块包括：非门、第四与非门、第五与非门和第六与非门，其中，所述非门的输入端与所述选择控制信号相连，输出端与所述第五与非门的一个输入端相连，第五与非门的另一个输入端与所述外部时钟信号相连；所述第四与非门的一个输入端与所述内部时钟信号相连，另一个输入端与所述选择控制信号相连；所述第六与非门的一个输入端与所述第四与非门的输出端相连，另一个输入端与所述第五与非门的输出端相连，输出端输出的信号为所述开关电源的工作时钟信号。

优选的，所述装置还包括低电平检测模块，其中，所述低电平检测模块判断接收的外部时钟信号是否在预置时间内持续为低电平，如果是，输出允许开关电源工作在突发模式的模式信号，否则，输出禁止开关电源工作在突发模式的模式信号。

优选的，所述低电平检测模块包括：电流源、第二充电电容、放电NMOS管和第二施密特触发器，其中，所述放电NMOS管的栅极与所述外部时钟信号相连，漏极与所述第二充电电容的正极相连，源极接地；所述电流源的正端与工作电压相连，负端与所述第二充电电容的正极相连；所述第二施密特触发器的输入端与所述第二充电电容的正极相连，输出端输出所述模式信号；所述第二充电电容的负极接地。

由上述实施例可以看出，与现有技术相比，本申请具有如下优点：

本申请不需要锁相环外同步电路里面的低通滤波电路，设计时不需要考虑环路稳定性问题，因此，本申请具有设计简单而高效的特点。并且，本申请由于使用了频率比较模块对外部时钟信号的上下限进行了限制，当外部时钟信号超限时选择内部时钟信号作为工作时钟信号，因此，本申请对外部时钟信号没有很高的要求，适用广泛，保证开关电源正常工作的同时，提高了开关电源工作时的可靠性。

此外，本申请所运用的频率比较器具有高分辨力，且由于输出电容很小，频率比较执行得很迅速，因此，本申请还具有判断迅速而准确的特点。

本申请采用比较后选通的方式实现外同步，在外同步时，内部时钟信号和外部时钟信号完全同频率同相位，而且没有频率抖动。因此，本申请还具有准确传递外部时钟信号的特点。

本申请由于采用了独立的振荡器设计，使得电路里面有独立的固定频率的内部时钟信号，可以为频率比较提供参考频率，又可以在外部时钟超出限制的时候，作为系统的工作时钟。因此，本申请还使得内部振荡器频率一点都不受外部信号影响。

附图说明

为了更清楚地说明本申请实施例或现有技术中的技术方案，下面将对实施例或现有技术描述中所需要使用的附图作简单地介绍，显而易见地，下面描述中的附图仅仅是本申请的一些实施例，对于本领域普通技术人员来讲，在不付出创造性劳动性的前提下，还可以根据这些附图获得其他的附图。

图1为现有技术中一种开关电源的时钟外同步装置的结构示意图；

图2为现有技术中另一种开关电源的时钟外同步装置的结构示意图；

图3为本申请一种开关电源的时钟外同步装置的结构示意图；

图4为本申请开关电源的时钟外同步装置中的频率比较模块32的结构示意图；

图5为本申请开关电源的时钟外同步装置中的上限频率比较器43或者下限频率比较器44的结构示意图；

图6为现有技术中电荷泵型锁相环的鉴频鉴相器锁相环中补偿电路；

图7为本申请开关电源的时钟外同步装置中的三分频器的结构示意图；

图8为本申请开关电源的时钟外同步装置中的频率选择模块33的结构示意图；

图9为本申请一种开关电源的时钟外同步装置的另一个实施例的结构图；

图10为本申请开关电源的时钟外同步装置中的低电平检测模块34的结构示意图。

具体实施方式

下面结合附图及实施例，对本申请实施例进行详细描述。应当理解，此处所描述的具体实施例仅用以解释本申请，并不用于限定本申请。

实施例一

请参阅图3，其为本申请一种开关电源的时钟外同步装置的一个实施例的结构图，振荡器31、频率比较模块32和频率选择模块33，其中，

频率比较模块32对振荡器31输出的内部时钟信号和SYNC管脚输出的外部时钟信号进行比较，当所述外部时钟信号的频率在预置数值区间时，输出选择控制信号控制频率选择模块33选择外部时钟信号，否则，输出选择控制信号控制频率选择模块33选择内部时钟信号；

频率选择模块33按照频率比较模块32输出的选择控制信号选择所述内部时钟信号和外部时钟信号中的一个作为开关电源的工作时钟信号。

例如，振荡器31输出内部时钟信号和SYNC管脚输出的外部时钟信号同时接到频率比较模块32的两个输入端，频率比较模块32输出控制选择信号接到频率选择模块33的选择控制输入端，用于选择内部时钟信号或外部时钟信号作为开关电源的工作时钟信号。

如果外部时钟信号的频率处于一个预置数值区间时，频率比较模块32输出一个逻辑低电平，选择外部时钟信号作为开关电源的工作时钟信号，否则，频率比较模块32输出一个逻辑高电平，选择振荡器输出的内部时钟信号作为开关电源的工作时钟信号。如，频率比较模块32利用振荡器31输出的内部时钟信号做了一个频率窗口，该频率窗口的频率在闭区间【1/2内部时钟信号，3/2内部时钟信号】之间。振荡器31输出的内部时钟信号和SYNC管脚输出的外部时钟信号同时接到频率选择模块33的两个输入端，而频率选择模块33的选择控制输入端接频率比较模块32的输出端，频率选择模块33输出的时钟信号为开关电源的工作时钟信号，当频率比较模块32输出的选择控制信号为逻辑低电平时，选择内部时钟信号作为工作时钟信号，当选择控制信号为逻辑高电平时，选择外部时钟信号作为工作时钟信号。

需要说明的是，上述频率窗口的频率除了可以设置在闭区间【1/2内部时钟信号，3/2内部时钟信号】之间之外，还可以根据用户需求设置在其他的区间范围，本申请实施例对此并不限定。

下面结合该装置的工作原理进一步介绍其内部结构以及连接关系。

请参阅图4，其为本申请开关电源的时钟外同步装置中的频率比较模块32的结构示意图，包括：二分频器41、三分频器42、下限频率比较器43、上限频率比较器44和第一与非门45，其中，

下限频率比较器的43的正输入端与SYNC管脚相连，负输入端与二分频器41的输出相连，输出端与第一与非门45的一个输入端相连；上限频率比较器44的正输入端与二分频器41的输出端相连，负输入端与三分频器42的输出端相连，输出端与第一与非门45的另一个输入端相连；

二分频器41的输入端与振荡器31的输出端相连，三分频器42的输入端与SYNC管脚相连；

第一与非门45的输出端输出的信号为频率比较模块32输出的选择控制信号。

如图4所示，频率比较模块的工作原理是：二分频器41的输入端接收内部时钟信号，经过二分频处理后，输出频率为内部时钟信号频率的二分之一的信号，并且输出信号接到下限频率比较器43的负输入端和上限频率比较器44的正输入端，同时作为两个频率比较器的参考信号。三分频器42的输入端接收外部时钟信号，经过三分频处理后，输出频率为外部时钟信号频率的三分之一的信号，并且输出信号接到上限频率比较器44的负输入端。下限频率比较器43的正输入端接收外部时钟信号，负输入端接收二分频器41输出的信号，下限频率比较器43比较外部时钟信号频率和内部时钟信号频率的二分之一的大小，如果外部时钟信号频率大于内部时钟信号频率的二分之一，下限频率比较器43输出高电平，否则，输出低电平；上限频率比较器44的正输入端接收二分频器41输出的信号，负输入端接收三分频器42输出的信号，上限频率比较器44比较内部时钟信号频率的二分之一和外部时钟信号频率的三分之一的大小，如果外部时钟信号频率的三分之一小于内部时钟信号频率的二分之一，上限频率比较器44输出高电平，否则，输出低电平；第一与非门45的两个输入接收下限频率比较器43和上限频率比较器44的输出信号，如果外部时钟信号的频率介于内部时钟信号频率的二分之一和内部时钟信号频率的二分之三4之间，则下限频率比较器43和上限频率比较器44输出都为高电平，经过第一与非门45后，最终输出为低电平。即，频率比较模块32的输出为低电平，要选择外部时钟信号作为开关电源的工作时钟信号。反之，如果外部时钟信号的频率小于内部时钟信号频率的二分之一或大于内部时钟信号频率的二分之三，则下限频率比较器43和上限频率比较器44输出必有一个低电平，经过第一与非门45后，最终输出为高电平。即，频率比较模块32的输出为高电平，要选择内部时钟信号作为开关电源的工作时钟信号。

请参阅图5，其为本申请开关电源的时钟外同步装置中的上限频率比较器43或者下限频率比较器44的结构示意图，包括：第一D触发器51、第二D触发器52、第二与非门53、充电电流源54、放电电流源55、充电开关56、放电开关57、第一充电电容58和第一施密特触发器59，其中，

第一D触发器51的D输入端与工作电源相连，清零端与第二与非门53的输出端相连，Q输出端分别与第二与非门53的一个输入端和充电开关56的控制端相连，时钟输入端为上限频率比较器43或下限频率比较器44的负输入端；

第二D触发器52的D输入端与工作电源相连，清零端与第二与非门53的输出端相连，Q输出端分别与第二与非门53的另一个输入端和放电开关55的控制端相连，时钟输入端为上限频率比较器43或下限频率比较器44的正输入端；

充电开关56的一个连接端与充电电流源54的负端相连，另一个连接端与第一充电电容58的正极相连；

放电开关57的一个连接端与第一充电电容58的正极相连，另一个连接端与放电电流源55的正端相连；

充电电流源54的正端与工作电压相连，放电电流源55的负端接地；

第一充电电容58的正极与第一施密特触发器59的输入端相连，负极接地，第一施密特触发器59的输出端为上限频率比较器43或下限频率比较器44的输出端。

如图5所示，上限频率比较器43或下限频率比较器44的工作原理是：上限频率比较器和下限频率比较器似于一个电荷泵型锁相环的鉴频鉴相器，所不一样的是，图5上限频率比较器43或者下限频率比较器44中的虚线部分替换了锁相环里面如图6所示的补偿电路。在锁相环里面，Cp越大，在锁频的过程中频率收敛时摆幅越小，而在上限频率比较器或者下限频率比较器中，Cp可以取的比较小，来提高频率比较的速度。由于电荷泵型锁相环的鉴频鉴相器具有无限增益的特性，只要输入的两路时钟信号之间有微小的频率误差或微小的相位误差，它的输出就可以被充电到电源电压或被放电到0V，基于这一点，上限频率比较器43或下限频率比较器44具有高分辨能力。

图5所示，第一D触发器51和第二D触发器52的D输入端都接高电平，R清零端都接第二与非门53的输出端；第二D触发器52的时钟输入端作为上限频率比较器或者下限频率比较器的正输入端，当第二D触发器52的时钟输入端的下降沿到来时，第二D触发器52的Q输出端输出的信号会被置高，第二D触发器52的Q输出端接第二与非门53的一个输入端，同时接放电开关57的控制端，若第二D触发器52的Q输出端输出的信号为高电平，放电开关57被选通，放电电流源55对第一充电电容58放电。第一D触发器51的时钟输入端作为上限频率比较器或者下限频率比较器的负输入端，当第一D触发器51的时钟输入端的下降沿到来时，第一D触发器51的Q输出端输出的信号会被置高，第一D触发器51的Q输出端接第二与非门53的另一个输入端，同时接充电开关56的控制端，若第一D触发器51的Q输出端输出的信号为高电平，充电开关56被选通，充电电流源54对第一充电电容58充电。当第二与非门53的两个输入都为高电平，输出为低电平，对第一D触发器51和第二D触发器52进行清零，同时充电开关56和放电开关57，停止对第一充电电容58的充电和放电。第一施密特触发器59输出的信号作为上限频率比较器43或下限频率比较器44的输出信号，若第一充电电容58上的电压被放电到低于第一施密特触发器59的门槛电压时，第一施密特触发器59输出的信号变为高电平，表明在上限频率比较器43或者下限频率比较器44中正输入端输入的信号频率大于负输入端输入的信号频率。在上限频率比较器43或者下限频率比较器44中，当正输入端输入的信号频率比负输入端输入的信号频率大或者正输入端输入的信号相位比负输入端输入的信号相位提前时，正输入端输入的信号的下降沿就会来得比较多和早，则第二D触发器52会优先被置位，使得第一充电电容58被放电电流源55放电，第一充电电容58上的电压就会一直被放电到0V，上限频率比较器43或者上限频率比较器44输出高电平。只有正输入端输入的信号频率和负输入端输入的信号频率同频同相时，第一充电电容才会保持中间电平。

请参阅图7，其为本申请开关电源的时钟外同步装置中的三分频器的结构示意图，包括：第三D触发器71、第四D触发器72和第三与非门73，其中，

第三D触发器71的Qn输出端与自身的D输入端相连，清零端与第三与非门73的输出端相连，时钟输入端为所述三分频器的输入端；

第四D触发器72的Qn输出端与自身的D输入端相连，时钟输入端与第三D触发器71的Q输出端相连，清零端与第三与非门73的输出端相连，Q输出端为所述三分频器的输出端；

第三与非门73的一个输入端与第三D触发器71的Q输出端相连，另一个输入端与第四D触发器72的Q输出端相连。

如图7所示，三分频器由一个周期为三的异步计数器实现的。该计数器的计数状态为00、01、10、00、01、10......，进而实现三分频的作用。

请参阅图8，其为本申请开关电源的时钟外同步装置中的频率选择模块33的结构示意图，包括：非门81、第四与非门82、第五与非门83和第六与非门84，其中，

非门81的输入端与所述选择控制信号相连，输出端与第五与非门83的一个输入端相连，第五与非门83的另一个输入端与所述外部时钟信号相连；

第四与非门82的一个输入端与所述内部时钟信号相连，另一个输入端与所述选择控制信号相连；

所述第六与非门84的一个输入端与所述第四与非门82的输出端相连，另一个输入端与所述第五与非门83的输出端相连，输出端输出的信号为所述开关电源的工作时钟信号。

如图8所示，频率选择模块33的工作原理是：频率选择模块33是由简单的组合逻辑电路完成，这样可以实现快速切换。当频率选择模块33接收的选择控制信号为逻辑低电平时，选择外部时钟信号作为开关电源的工作时钟信号；反之，当选择控制信号为逻辑高电平时，选择内部时钟信号作为开关电源的工作时钟信号。

请参阅图9，其为本申请一种开关电源的时钟外同步装置的另一个实施例的结构图，还进一步包括低电平检测模块34，

低电平检测模块24判断接收的外部时钟信号是否在预置时间内持续为低电平，如果是，输出允许开关电源工作在突发模式的模式信号，否则，输出禁止开关电源工作在突发模式的模式信号。

请参阅图10，其为本申请开关电源的时钟外不同装置中的低电平检测模块34的结构示意图，包括：电流源101、第二充电电容102、放电NMOS管103和第二施密特触发器104，其中，

放电NMOS管103的栅极与所述外部时钟信号相连，漏极与第二充电电容102的正极相连，源极接地；

电流源101的正端与工作电压相连，负端与第二充电电容102的正极相连；

第二施密特触发器104的输入端与第二充电电容102的正极相连，输出端输出所述模式信号；

第二充电电容102的负极接地。

如图10所示，低电平检测模块34的工作原理是：放电NMOS管103的漏极接第二充电电容102的正极，源极接地，栅极接外部时钟信号，若外部时钟信号为高电平，放电NMOS管103会导通，并给第二充电电容102放电，使得第二充电电容102上的电压迅速为0，且低于第二施密特触发器104的门槛电压；若外部时钟信号为低电平，放电NMOS管103会关断，并使得第二充电电容102可以被电流源101持续充电。而当外部时钟信号为低电平的持续时间大于20uS时，第二充电电容102上的电压会升到大于第二施密特触发器104的门槛电压。电流源101的正端接工作电压，负端接第二充电电容102的正极，用于给第二充电电容102充电；第二施密特触发器104的输入端接第二充电电容102的正极，输出端输出的信号即为低电平检测模块34输出的模式信号。当第二充电电容102上的电压大于第二施密特触发器104的门槛电压时，第二施密特触发器104输出的信号为逻辑低电平，允许开关电源工作在突发模式，反之，第二施密特触发器104输出的信号为逻辑高电平，禁止开关电源工作在突发模式。

由上述实施例可以看出，与现有技术相比，本申请具有如下优点：

本申请不需要锁相环外同步电路里面的低通滤波电路，设计时不需要考虑环路稳定性问题，因此，本申请具有设计简单而高效的特点。并且，本申请由于使用了频率比较模块对外部时钟信号的上下限进行了限制，当外部时钟信号超限时选择内部时钟信号作为工作时钟信号，因此，本申请对外部时钟信号没有很高的要求，适用广泛，保证开关电源正常工作的同时，提高了开关电源工作时的可靠性。

此外，本申请所运用的频率比较器具有高分辨力，且由于输出电容很小，频率比较执行得很迅速，因此，本申请还具有判断迅速而准确的特点。

本申请采用比较后选通的方式实现外同步，在外同步时，内部时钟信号和外部时钟信号完全同频率同相位，而且没有频率抖动。因此，本申请还具有准确传递外部时钟信号的特点。

本申请由于采用了独立的振荡器设计，使得电路里面有独立的固定频率的内部时钟信号，可以为频率比较提供参考频率，又可以在外部时钟超出限制的时候，作为系统的工作时钟。因此，本申请还使得内部振荡器频率一点都不受外部信号影响。

以上对本申请所提供的一种开关电源的时钟外同步装置进行了详细介绍，本文中应用了具体实施例对本申请的原理及实施方式进行了阐述，以上实施例的说明只是用于帮助理解本申请的方法及其核心思想；同时，对于本领域的一般技术人员，在不脱离本发明描述的原理前提下，还可以做出若干改进和润饰，这些改进和润饰也应视为本发明的保护范围。

Claims (7)

1.一种开关电源的时钟外同步装置，其特征在于，包括：振荡器、频率比较模块和频率选择模块，其中，

所述频率比较模块对所述振荡器输出的内部时钟信号和所述时钟外同步装置的SYNC管脚输出的外部时钟信号进行比较，当所述外部时钟信号的频率在预置数值区间时，输出选择控制信号控制所述频率选择模块选择外部时钟信号，否则，输出选择控制信号控制所述频率选择模块选择内部时钟信号；

所述频率选择模块按照所述频率比较模块输出的选择控制信号选择所述内部时钟信号和外部时钟信号中的一个作为开关电源的工作时钟信号。

2.根据权利要求1所述开关电源的时钟外同步装置，其特征在于，所述频率比较模块包括：二分频器、三分频器、下限频率比较器、上限频率比较器和第一与非门，其中，

所述下限频率比较器的正输入端与所述SYNC管脚相连，负输入端与所述二分频器的输出相连，输出端与所述第一与非门的一个输入端相连；

所述上限频率比较器的正输入端与所述二分频器的输出端相连，负输入端与所述三分频器的输出端相连，输出端与所述第一与非门的另一个输入端端相连；

所述二分频器的输入端与所述振荡器的输出端相连，所述三分频器的输入端与所述SYNC管脚相连；

所述第一与非门的输出端输出的信号为所述频率比较模块输出的选择控制信号。

3.根据权利要求2所述的开关电源的时钟外同步装置，其特征在于，所述上限频率比较器或下限频率比较器包括：第一D触发器、第二D触发器、第二与非门、充电电流源、放电电流源、充电开关、放电开关、第一充电电容和第一施密特触发器，其中，

所述第一D触发器的D输入端与工作电源相连，清零端与所述第二与非门的输出端相连，Q输出端分别与所述第二与非门的一个输入端和充电开关的控制端相连，时钟输入端为所述上限频率比较器或下限频率比较器的负输入端； 

所述第二D触发器的D输入端与工作电源相连，清零端与所述第二与非门的输出端相连，Q输出端分别与所述第二与非门的另一个输入端和放电开关的控制端相连，时钟输入端为所述上限频率比较器或下限频率比较器的正输入端；

所述充电开关的一个连接端与所述充电电流源的负端相连，另一个连接端与所述第一充电电容的正极相连；

所述放电开关的一个连接端与所述第一充电电容的正极相连，另一个连接端与所述放电电流源的正端相连；

所述充电电流源的正端与工作电源相连，所述放电电流源的负端接地；

所述第一充电电容的正极与所述第一施密特触发器的输入端相连，负极接地，所述第一施密特触发器的输出端为所述上限频率比较器或下限频率比较器的输出端。

4.根据权利要求2所述的开关电源的时钟外同步装置，其特征在于，所述三分频器包括：第三D触发器、第四D触发器和第三与非门，其中，

所述第三D触发器的Qn输出端与自身的D输入端相连，清零端与所述第三与非门的输出端相连，时钟输入端为所述三分频器的输入端；

所述第四D触发器的Qn输出端与自身的D输入端相连，时钟输入端与所述第三D触发器的Q输出端相连，清零端与所述第三与非门的输出端相连，Q输出端为所述三分频器的输出端；

所述第三与非门的一个输入端与所述第三D触发器的Q输出端相连，另一个输入端与所述第四D触发器的Q输出端相连。

5.根据权利要求1所述的开关电源的时钟外同步装置，其特征在于，所述频率选择模块包括：非门、第四与非门、第五与非门和第六与非门，其中，

所述非门的输入端与所述选择控制信号相连，输出端与所述第五与非门的一个输入端相连，第五与非门的另一个输入端与所述外部时钟信号相连；

所述第四与非门的一个输入端与所述内部时钟信号相连，另一个输入端与所述选择控制信号相连；

所述第六与非门的一个输入端与所述第四与非门的输出端相连，另一个输入端与所述第五与非门的输出端相连，输出端输出的信号为所述开关电源 的工作时钟信号。

6.根据权利要求1-5任意一项所述的开关电源的时钟外同步装置，其特征在于，所述装置还包括低电平检测模块，其中，

所述低电平检测模块判断接收的外部时钟信号是否在预置时间内持续为低电平，如果是，输出允许开关电源工作在突发模式的模式信号，否则，输出禁止开关电源工作在突发模式的模式信号。

7.根据权利要求6所述的开关电源的时钟外同步装置，其特征在于，所述低电平检测模块包括：电流源、第二充电电容、放电NMOS管和第二施密特触发器，其中，

所述放电NMOS管的栅极与所述外部时钟信号相连，漏极与所述第二充电电容的正极相连，源极接地；

所述电流源的正端与工作电压相连，负端与所述第二充电电容的正极相连；

所述第二施密特触发器的输入端与所述第二充电电容的正极相连，输出端输出所述模式信号；

所述第二充电电容的负极接地。 

Images