CN103067001B

CN103067001B - 高效率射频电源的相位同步电路

Info

Publication number: CN103067001B
Application number: CN201110326229.0A
Authority: CN
Inventors: 赵章琰; 李勇滔; 秦威; 李英杰; 夏洋
Original assignee: Institute of Microelectronics of CAS
Current assignee: Ruili Flat Core Microelectronics Guangzhou Co Ltd
Priority date: 2011-10-24
Filing date: 2011-10-24
Publication date: 2016-03-02
Anticipated expiration: 2031-10-24
Also published as: CN103067001A

Abstract

本发明提供一种高效率射频电源的相位同步电路，其包括外部时钟整形电路、锁相环反馈电路、相位调节电路、门限比较电路、时钟选择电路、第二分频电路及内部时钟产生电路；所述外部时钟整形电路和所述相位调节电路分别与所述锁相环反馈电路连接；所述锁相环反馈电路分别与所述门限比较电路、时钟选择电路连接，所述门限比较电路与所述时钟选择电路连接，所述内部时钟产生电路的输出端通过第二分频电路与所述时钟选择电路的输入端连接。本发明提供的高效率射频电源的相位同步电路，能够精确判断外部时钟是否符合工作频率，并能够方便的对外部时钟的相位进行调整。

Description

高效率射频电源的相位同步电路

技术领域

本发明涉及射频电源技术领域，特别涉及一种高效率射频电源的相位同步电路。

背景技术

等离子体技术是半导体制造领域必不可少的工艺手段，它渗透了半导体工艺的各个环节，包括沉积、刻蚀和清洗等等。业界最常用的等离子体产生方法是射频放电法，即由射频电源产生一定功率的射频能量，通过阻抗匹配器传送给等离子体产生装置产生等离子体。

射频电源将供电电能转换为射频电能，存在有限的转换效率。在实际的射频电源中，一部分供电电能被有效的转换为射频电能，而另一部分通过发热的方式耗散掉。如果效率较低，发热就会严重，会导致以下后果：影响射频电源和微电子工艺设备中其它部件工作性能的稳定，降低微电子产品质量和成品率；在散热能力有限的情况下，射频电源的输出功率难以做高；浪费电能资源。

使用E类功率放大电路和F类功率放大电路是提高射频电源效率的有效方案。这几类放大电路通过谐振的方法错开功率器件上电压和电流出现的时间，降低功率器件的能量耗散，从而将更多的供电电能转换为射频电能，提高效率。E类和F类放大电路具有高效率优点的同时，也具有工作频率范围窄的特点。如果工作频率发生变化，它们会偏离谐振点，导致射频输出的特性发生变化，同时效率迅速降低，严重影响微电子工艺的质量。

射频电源所产生的射频频率可由其内部的石英晶体振荡器(晶振)产生；而如果工艺中需要多个射频电源协同工作，或需要对多个射频电源的输出功率进行合成，射频电源需要使用外部输入的时钟源，保证几个射频电源之间的相位同步。因此，在射频电源中应有一个相位同步电路。几个射频电源的相位可能要求有一定的相位差，所以需要对同步信号进行相位调整。

如图1，传统的相位同步电路通过带通滤波处理整形后的外部时钟信号，然后进行检波，用门限比较的方法检测检波后的信号是否达到一定电平，从而判断出外部是否输入了符合频率条件的时钟信号；如果检测到外部输入了时钟信号，则选择外部时钟作为时钟源，否则选择内部时钟作为时钟源。这种方法存在两个问题：1.带通滤波和检波器的检测方法捕捉的频率范围较宽，也就是说，它认为符合条件的频率可能已经一定程度的偏离射频电源标称工作频率。如果使用E类或F类射频功率放大电路，在频率偏离的情况下性能就会大幅度下降，甚至容易烧毁功率器件。2.随着温度变化和长期使用，带通滤波电路的通带频率等参数会发生变化，导致频率判断失误，即使外部输入了符合条件的频率也不能有效的切换至外部时钟。

传统的调整同步信号相位方法是：在同步信号源和射频电源之间加一定长度的射频同轴电缆，通过延迟的方法调节同步信号的相位。这种做法的问题是，如果相位需要调节，需要截短或加长射频电缆，其操作复杂，浪费电缆材料，并且不能在设备工作中实现调节。

发明内容

本发明所要解决的技术问题是提供一种能够精确判断外部时钟是否符合工作频率，并能够方便的对外部时钟的相位进行调整的高效率射频电源的相位同步电路。

为解决上述技术问题，本发明提供了一种高效率射频电源的相位同步电路包括外部时钟整形电路、锁相环反馈电路、相位调节电路、门限比较电路、时钟选择电路、第二分频电路及内部时钟产生电路；

所述外部时钟整形电路和所述相位调节电路分别与所述锁相环反馈电路连接；所述锁相环反馈电路分别与所述门限比较电路、时钟选择电路连接，所述门限比较电路与所述时钟选择电路连接，所述内部时钟产生电路的输出端通过第二分频电路与所述时钟选择电路的输入端连接。

进一步地，所述锁相环反馈电路包括鉴相电路、低通滤波电路、加法电路、压控晶振电路及第一分频电路；所述鉴相电路依次通过低通滤波电路、加法电路、压控晶振电路与所述第一分频电路的输入端连接，所述第一分频电路的输出端分别与所述鉴相电路、所述时钟选择电路的输入端连接；所述鉴相电路的出入端与所述外部时钟整形电路的输出端连接；所述相位调节电路的输出端与所述加法电路的输入端连接，所述加法电路的输出端还通过所述门限比较电路与所述时钟选择电路的输入端连接。

进一步地，所述外部时钟整形电路采用施密特触发器。

进一步地，所述压控晶振电路采用2倍工作频率的压控石英晶体振荡器。

进一步地，所述第一分频电路和第一分频电路采用÷2分频电路。

进一步地，所述低通滤波电路包括电阻R1和电容C1；所述电阻R1和电容C1并联，所述电容C1接地；所述电阻R1与所述鉴相器连接。

进一步地，所述加法电路包括运算放大器U3、电阻R2及电阻R3;所述运算放大器U3与所述电阻R1、C1并联；所述电阻R3通过电阻R2与所述运算放大器U3连接。

进一步地，所述时钟选择电路采用模拟开关U6实现。

进一步地，所述的高效率射频电源的相位同步电路还包括指示灯，所述指示灯与所述时钟选择电路连接。

进一步地，所述指示灯是发光二极管。

本发明提供的高效率射频电源的相位同步电路，能够精确判断外部时钟是否符合工作频率，并能够方便的对外部时钟的相位进行调整。

附图说明

图1为现有相位同步电路的结构示意图；

图2为本发明实施例提供的高效率射频电源的相位同步电路的结构示意图。

图3为本发明实施例提供的高效率射频电源的相位同步电路的一具体实施例。

具体实施方式

参见图2，本发明实施例提供的一种高效率射频电源的相位同步电路包括外部时钟整形电路1、鉴相电路2、低通滤波电路3、加法电路4、相位调节电路5、压控晶振电路6、第一分频电路7、门限比较电路8、时钟选择电路9、内部时钟产生电路10及第二分频电路11。其中，鉴相电路2、低通滤波电路3、加法电路4、相位调节电路5、压控晶振电路6和第一分频电路7构成锁相环反馈电路。外部时钟整形电路1的输出端依次通过鉴相电路2、低通滤波电路3、加法电路4、压控晶振电路6与第一分频电路7的输入端连接，第一分频电路7的输出端分别与鉴相电路2、时钟选择电路9的输入端连接。相位调节电路5的输出端与加法电路4的输入端连接，加法电路4的输出端还通过门限比较电路8与时钟选择电路9的输入端连接。内部时钟产生电路10的输出端通过第二分频电路11与时钟选择电路9的输入端连接。其中，外部时钟整形电路1对外部时钟信号进行整形。外部时钟整形电路1采用施密特触发器。压控晶振电路6采用2倍工作频率的压控石英晶体振荡器。第一分频电路7和第二分频电路11采用÷2分频电路。第一分频电路7将压控晶振电路6输出的频率进行分频，从而变为工作频率。内部时钟发生电路也采用2倍的工作频率，再通过第二分频电路11对其输出的频率进行分频。这样做的目的在于：a.压控晶振电路6的频率范围较窄，决定了该电路可以准确的检测外部时钟是否符合工作频率；b.压控晶振电路6采用2倍工作频率再分频，可确保得到的占空比为50%。

从压控晶振电路6的电压控制端取得电压信号通过门限比较电路8进行门限比较，如果该电压所对应的输出频率在允许的频率范围内，则判定外部时钟有效，选择外部时钟，否则选择内部时钟。在低通滤波电路3与压控晶振电路6之间设置一个加法电路4，将鉴相电路2经过低通滤波电路3低通滤波后的电压与相位调节电路5提供的相位信号调节电压相加。锁相反馈环路稳定的结果是使压控晶振电路6的输入电压恒定(只与工作频率有关)，即鉴相电路2输出的经低通滤波电路3低通滤波后的电压与相位电路5调节信号电压的相加值恒定。低通滤波后的输出电压与两路鉴相信号的相位差成线性关系，因此两路信号的相位差与相位调节信号电压成线性关系。这样就实现了对同步信号的相位调整。

参见图3,本发明实施例提供的一种高效率射频电源的相位同步电路的具体实现方式，即：

1.外部时钟部分：采用施密特触发器U1对外部输入的时钟信号进行整形；由锁相环集成电路74HC7046中的PC2鉴相器作为本电路中的鉴相器，对外部时钟和锁相环路产生的时钟进行鉴相；由电阻R1、电容C1构成低通滤波电路，实现低通滤波；运算放大器U3、电阻R2、R3实现低通滤波后的信号与外部相位调节信号相加；压控晶振X1选用27.12MHz，可控范围是±100ppm的晶振，受相加后的信号电压控制；压控晶振X1产生的信号被芯片U5进行二分频，从芯片的6脚得到频率13.56MHz，占空比50%的信号。芯片U5采用型号为74AC74的分频器。

2.内部时钟部分：由石英晶体振荡器X2产生27.12MHz时钟信号，再经芯片U7进行分频得到13.56MHz。芯片U7采用型号为74AC74的分频器。

3.时钟选择部分：选用型号为C8051F330的单片机U4，进行时钟选择决策，采用型号为TS5A3157的模拟开关U6，执行时钟选择。由该单片机内置的模拟数字转换器(ADC)得到压控晶振X1上的电压。当该电压范围在0.433V至2.867V之间时，压控晶振X1的输出频率范围在27.118MHz至27.122MHz之间，分频后在13.559MHz至13.561MHz之间，满足外部时钟有效的条件，此时单片机输出高电平，使模拟开关U6选择上面一路，即相位调整后的外部时钟。如果压控晶振上的电压偏离上述范围，则选择由石英晶体振荡器X2和分频器U7产生的内部时钟。发光二级管D1对选择的结果做出指示，如果选择了外部时钟，则D1亮，否则D1灭。

本发明实施例提供的高效率射频电源的相位同步电路，能够精确判断外部时钟是否符合工作频率，并能够方便的对外部时钟的相位进行调整。

最后所应说明的是，以上具体实施方式仅用以说明本发明的技术方案而非限制，尽管参照实例对本发明进行了详细说明，本领域的普通技术人员应当理解，可以对本发明的技术方案进行修改或者等同替换，而不脱离本发明技术方案的精神和范围，其均应涵盖在本发明的权利要求范围当中。

Claims

1.一种高效率射频电源的相位同步电路，其特征在于，包括：

外部时钟整形电路、锁相环反馈电路、相位调节电路、门限比较电路、时钟选择电路、第二分频电路及内部时钟产生电路；

所述外部时钟整形电路和所述相位调节电路分别与所述锁相环反馈电路连接；所述锁相环反馈电路分别与所述门限比较电路、时钟选择电路连接，所述门限比较电路与所述时钟选择电路连接，所述内部时钟产生电路的输出端通过第二分频电路与所述时钟选择电路的输入端连接；所述锁相环反馈电路包括：

鉴相电路、低通滤波电路、加法电路、压控晶振电路及第一分频电路；

所述鉴相电路依次通过低通滤波电路、加法电路、压控晶振电路与所述第一分频电路的输入端连接，所述第一分频电路的输出端分别与所述鉴相电路、所述时钟选择电路的输入端连接；所述鉴相电路的输入端与所述外部时钟整形电路的输出端连接；

所述相位调节电路的输出端与所述加法电路的输入端连接，所述加法电路的输出端还通过所述门限比较电路与所述时钟选择电路的输入端连接；所述低通滤波电路包括电阻R1和电容C1；所述电阻R1和电容C1并联，所述电容C1接地；所述电阻R1与所述鉴相器连接。

2.根据权利要求1所述的高效率射频电源的相位同步电路，其特征在于：

所述外部时钟整形电路采用施密特触发器。

3.根据权利要求1所述的高效率射频电源的相位同步电路，其特征在于：

所述压控晶振电路采用2倍工作频率的压控石英晶体振荡器。

4.根据权利要求1所述的高效率射频电源的相位同步电路，其特征在于：

所述第一分频电路和第二分频电路采用÷2分频电路。

5.根据权利要求1所述的高效率射频电源的相位同步电路，其特征在于：

所述加法电路包括运算放大器U3、电阻R2及电阻R3；所述运算放大器U3与所述电阻R1、C1并联；所述电阻R3通过电阻R2与所述运算放大器U3连接。

6.根据权利要求1所述的高效率射频电源的相位同步电路，其特征在于：

所述时钟选择电路采用模拟开关U6实现。

7.根据权利要求1-6任一项所述的高效率射频电源的相位同步电路，其特征在于，还包括：

指示灯，所述指示灯与所述时钟选择电路连接。

8.根据权利要求7所述的高效率射频电源的相位同步电路，其特征在于：

所述指示灯是发光二极管。