JP2003510943A - 位相ロックループ周波数発生回路及びその回路を使用する受信器 - Google Patents

位相ロックループ周波数発生回路及びその回路を使用する受信器

Info

Publication number
JP2003510943A
JP2003510943A JP2001527444A JP2001527444A JP2003510943A JP 2003510943 A JP2003510943 A JP 2003510943A JP 2001527444 A JP2001527444 A JP 2001527444A JP 2001527444 A JP2001527444 A JP 2001527444A JP 2003510943 A JP2003510943 A JP 2003510943A
Authority
JP
Japan
Prior art keywords
frequency
generating means
output
signal generating
vco
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP2001527444A
Other languages
English (en)
Inventor
アール マーシャル，ポール
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Koninklijke Philips NV
Original Assignee
Philips Electronics NV
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Philips Electronics NV filed Critical Philips Electronics NV
Publication of JP2003510943A publication Critical patent/JP2003510943A/ja
Pending legal-status Critical Current

Links

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0802—Details of the phase-locked loop the loop being adapted for reducing power consumption
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION, OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/16—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop
    • H03L7/22—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop
    • H03L7/23—Indirect frequency synthesis, i.e. generating a desired one of a number of predetermined frequencies using a frequency- or phase-locked loop using more than one loop with pulse counters or frequency dividers

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Superheterodyne Receivers (AREA)

Abstract

(57)【要約】 周波数発生回路は、低電流消費で低速整定時間の第１の精密なＰＬＬ周波数シンセサイザ回路と（ＦＳ２）と、高電流消費で高速整定時間の第２の粗いＰＬＬ周波数シンセサイザ回路と（ＦＳ１）と、最終出力周波数を供給するための第１と第２の周波数シンセサイザ回路の出力を加算的に結合する信号結合回路（３６）を有する。実質的に同時にロックするように、第２の周波数シンセサイザ回路に電圧を与えるのに先だって、第１の周波数シンセサイザ回路に十分に電圧を与えるられる。全体的な電流消費は、単一のＰＬＬ周波数シンセサイザが最終周波数を発生するのに使用される場合よりも低い。

Description

【発明の詳細な説明】
【０００１】 発明の技術分野 本発明は、位相ロックループ（ＰＬＬ）周波数発生回路及び、その回路を使用
する受信器に関する。特に、排他的アプリケーションではないが、コンピュータ
周辺装置で使用される電池動作の無線装置、セキュリティシステム、サーモスタ
ット、低電力個人エリアネットワーク、テレメトリシステム、ブルーツース及び
無線イーサーネットのような電池動作のネットワークインターフェース及び、ペ
ージャや移動電話のような個人通信装置のような、低電力装置に関する。
【０００２】 背景技術 低電力無線システムの問題は、活動のために無線チャネルを頻繁にチェックす
ることが必要なことである。周波数シンセサイザは、しばしば受信器内でチャネ
ル選択を提供する局部発振器周波数を発生するのに使用される。
【０００３】 低チャネル間隔は、周波数シンセサイザ内の低比較周波数で達成される。低比
較周波数はループフィルタの最大周波数応答を指定する。これは、周波数シンセ
サイザの整定速度を制限する。活動のためにチャネルをチェックするのに必要な
エネルギーの多くの部分は、周波数シンセサイザが整定するのを待つのに使用さ
れる。発振器を開始しそして正しい周波数に整定するのを待つのは、信号が存在
するかどうかを決定するのに受信器が要する時間よりも長い。ロック時間を減少
するための既知の技術は、切り替え可能なループフィルタを含み、高速整定の短
期間の後に、ループフィルタの特性は低位相ノイズを与えるように変更され、そ
して、分数Ｎ周波数シンセサイザ内では比較周波数がチャネル間隔よりも大きく
、そして、シンセサイザループは速く整定される。
【０００４】 発明の開示 本発明の目的は、周波数発生回路内のロック時間を減少することである。
【０００５】 本発明の特徴に従って、粗い信号発生手段と、精密な信号発生手段と、粗い信
号発生手段と精密な信号発生手段の出力にそれぞれ接続された複数の入力と粗い
信号発生手段と精密な信号発生手段により生成される信号の和を含む所定の周波
数に対する出力とを有する信号結合手段とを有する位相ロックループ（ＰＬＬ）
が提供される。
【０００６】 周波数発生回路の実施例では、低消費電流で整定時間が遅い精密な信号発生手
段は、高消費電流の整定時間の速い粗い信号発生手段に先立ち、十分に電圧が与
えられ、両回路は実質的に同時にロックする。
【０００７】 本発明の第２の特徴に従って、無線周波数信号の入力と、無線周波数入力に接
続された第１の入力と局部発振器信号源に接続された第２の入力と周波数下方変
換信号の出力を有する周波数下方変換段階とを有する受信器であって、局部発振
器信号源は、粗い信号発生手段と、精密な信号発生手段と、粗い信号発生手段と
精密な信号発生手段の出力にそれぞれ接続された複数の入力と粗い信号発生手段
と精密な信号発生手段により生成される信号の和を含む局部発振器信号に関する
出力を有する信号結合手段とを有する受信器が提供される。
【０００８】 米国特許３，５８８，７３２は、共通の周波数を分周することにより得られる
基準周波数が位相ロックされることを保証する、共通の安定なより高い周波数か
ら基準周波数を得る、２つの位相ロックループ（ＰＬＬ）を有する周波数シンセ
サイザを開示する。選択された除数は、基準周波数が、例えば１００Ｈｚのよう
な比較的小さな量の周波数値だけ異なるように選択される。引用された回路は、
２つのＰＬＬからの出力周波数が、周波数出力を供給するために加算されないと
ころが、本発明に従った周波数発生回路と異なる。２つのＰＬＬの１つのＶＣＯ
は、使用する装置に供給される出力周波数を発生し、そして、この周波数を信号
結合器の第１の非反転入力にも供給する。２つのＰＬＬの第２のＶＣＯは、信号
結合器の反転入力に供給され、それにより、２つのＶＣＯ周波数の間の差が２つ
のＰＬＬの第１の分周器に供給され、これは、ＶＣＯが小さな増加値周波数ステ
ップを供給することができることを保証する。この引用された周波数シンセサイ
ザには、異なる時点でエネルギーが与えられる、独立の精密な及び粗いＰＬＬ回
路を有することは開示されていない。
【０００９】 米国特許５，４２２，６０４は、第１と第２の周波数シンセサイザを有し、そ
の出力は結合される。周波数を変更するときに望ましくない発振を減少するため
に、第１と第２のＰＬＬシンセサイザは、周波数変化Δｆが２段階動作で行われ
るように動作する。第１段階では、第１のＰＬＬシンセサイザは、その周波数ｆ １ をΔｆ増加して、（ｆ１＋Δｆ）となり、そして、第２のＰＬＬシンセサイザ
の周波数ｆ２は変更されない。第２の段階では、第１のＰＬＬシンセサイザは、
その周波数をΔｆ減少して、再びｆ１となり、そして、第２のＰＬＬシンセサイ
ザ周波数はΔｆ増加して、（ｆ２＋Δｆ）となる。この引用は、異なる時間にエ
ネルギーが与えられそれにより実質的に同時にロックする、粗い及び精密なＰＬ
Ｌ周波数シンセサイザの提供を開示しない。
【００１０】 図において、同じ参照番号は対応する特徴を識別するのに使用される。
【００１１】 本発明を実行するモード 説明の都合上、位相ロックループ（ＰＬＬ）周波数発生回路を、スパーヘテロ
ダイン又はゼロ−ＩＦ受信器のような無線受信器の局部発振器として使用するこ
とを参照するが、しかし、周波数発生回路は他の好適に利用する装置でも使用で
きると理解されるべきである。
【００１２】 図１を参照すると、無線受信器は、局部発振器ＬＯが設けられるミキサ１４よ
りなるスーパーヘテロダイン周波数下方変換段階に接続されたＲＦ増幅器１２に
接続されたアンテナ１０を有する。フィルタ１６は、ミキシングの結果から要求
されるＩＦ信号を選択するのに使用される。復調器１８は、フィルタ１６の出力
で、ＩＦ信号から変調信号を回復するのに使用される。
【００１３】 局部発振器ＬＯは、入力２２の制御電圧に応答して局部発振器信号ｆＬＯを供
給するＶＣＯ２０を含む、従来のＰＬＬ周波数シンセサイザである。ＶＣＯ２０
の出力は、周波数ｆＬＯを除数Ｎにより除算する周波数分周器２４に供給される
。周波数分周器２４の出力は、位相比較器（ＰＣ）２８の１つの入力２６に接続
されている。安定な基準信号周波数源３０は、位相比較器２８の第２の入力３２
に接続されている。位相比較器２８入力２６と３２の信号の間の周波数差を示す
出力は、その入力の信号を積分する低域通過フィルタ３４に与えられ、ＶＣＯ２
０の入力２２に与えられる制御電圧を供給する。
【００１４】 ＬＯ回路の動作は既知であるので説明しない。
【００１５】 この種の受信器の特定のアプリケーションは、テレメトリーシステムの端末ユ
ニット内にある。そのようなユニットは、典型的には、トラフィック及び特に送
信されているポイントツーポイントメッセージのために、無線チャネルをチェッ
クするために頻繁な間隔で受信器をオンにする。頻繁にスイッチ−オン及びオフ
をすることは”スニッフィング（ｓｎｉｆｆｉｎｇ）”として従来技術で知られ
ている。
【００１６】 図２を参照すると、受信器をスイッチオンするために、局部発振器ＬＯの電源
を入れそして、時間期間ｔ０からｔ１の間、正しい周波数に整定するのを待たね
ばならない。この動作は、信号があるかどうかそして無い場合には再び電源を落
とすかどうかを決定するために、受信器により必要な時間期間ｔ１からｔ２より
も長い。
【００１７】 図３に示すゼロ−ＩＦ（又は、ベースバンド）受信器は、ＲＦ増幅器１２に接
続されたアンテナ１０を有し、その出力は接続１３で示される信号分割器に接続
されている。接続１３は、直交に関連するミキサ１４，１５の信号入力に接続さ
れている。局部発振器ＬＯから得られた局部発振器信号ｆＬＯは、ミキサ１４の
局部発振器入力と、９０度移相器１９によりミキサ１５の局部発振器入力へ与え
られる。それぞれのミキサ１４，１５からのミキシングの結果は、差又はゼロ−
ＩＦの結果を選択する、低域通過フィルタ１６，１７に与えられる。復調器１８
は変調信号を得るために低域通過フィルタ１６，１７に接続される。
【００１８】 局部発振器ＬＯは、２つの独立に制御可能なＰＬＬ周波数シンセサイザＦＳ１
とＦＳ２を有し、その出力周波数は、局部発振器信号ｆＬＯを形成するために、
イメージ除去ミキサ３６に結合される。
【００１９】 ＰＬＬ周波数シンセサイザＦＳ１は、チャネル周波数で又はその付近で動作す
る比較的高電流消費回路であり、粗い発振器として動作する。大きな周波数ステ
ップで同調するように制限されており、これにより高シンセサイザ比較周波数を
可能とする。これは、大きなループ帯域幅と高速整定時間となる。
【００２０】 ＰＬＬ周波数シンセサイザＦＳ１は、位相比較器２８の入力３２に接続された
高比較周波数を発生する基準発振器３０を含む。位相比較器２８の出力は、低域
通過フィルタ３４に接続され、それは、ゆっくりと変化する制御電圧をＶＣＯ２
０に供給する。ＶＣＯ２０の出力は、イメージ除去ミキサ３６の入力３８とＮ分
周の分周器２４の入力に接続されている。分周器２４の出力は、位相比較器２８
の入力２６に接続され、このようにＰＬＬが完成する。
【００２１】 ＰＬＬ周波数シンセサイザＦＳ２は、比較的低周波数で動作する比較的低電流
消費回路であり、精密な発振器として動作する。小周波数ステップで同調するよ
うに制限され、これゆえに、ゆっくりしたループ設定時間を与える。
【００２２】 ＰＬＬ周波数シンセサイザＦＳ２は、位相比較器２９の入力３３に接続された
低比較周波数を発生する基準発振器３１を有する。位相比較器２９の出力は、Ｖ
ＣＯ２１に制御電圧を供給する低域通過フィルタ３５に接続されている。ＶＣＯ
２１の出力は、イメージ除去ミキサ３６の入力３９と、Ｍ分周の分周器２５の入
力に接続されている。分周器２５の出力は、位相比較器２９の入力２７に接続さ
れ、このようにＰＬＬは完成する。
【００２３】 ＶＣＯ２０、２１の出力は、イメージ除去ミキサ３６内で混合され、そして、
和の結果は必要な局部発振器周波数ｆＬＯを与える。粗い及び精密な周波数は共
に加算されるので、どのチャネル周波数も選択可能である。
【００２４】 特に、望ましい周波数ｆＬＯを得るために、分周器２４，２５の除数Ｎ，Ｍは
プログラムされねばならない。除数Ｎは、望ましい周波数以下の基準発振器３０
の周波数に最も近い倍数にＶＣＯ２０を同調させるために選択され、例えば、２
４３８．５ＭＨｚの望ましい周波数を発生させるために、基準（又は、比較）周
波数８００ＭＨｚを使用し、Ｎは値３０を有するようにプログラムされ、これに
より、粗いＶＣＯ２０を２４００ＭＨｚに同調させる。
【００２５】 ２４３８．５ＭＨｚの望ましい周波数と、ＰＬＬ周波数シンセサイザＦＳ１か
らの粗い周波数の間の差は、例えば、５００ｋＨｚのような、基準発振器３１か
らの低比較周波数の倍数でなければならない。分周器２５の除数Ｍは、精密なＶ
ＣＯ２１が３８．５ＭＨｚに同調することを可能とするために、７７の値にプロ
グラムされる。
【００２６】 イメージ除去ミキサ３６は、２４００ＭＨｚと３８．５ＭＨｚの粗い及び精密
な周波数ともに加算し、２４３８．５ＭＨｚの望ましい周波数ｆＬＯを与える。
【００２７】 コントローラ４２は、電流を節約するためにその電源投入と遮断を制御するた
めに、ＰＬＬ周波数シンセサイザＦＳ１とＦＳ２の両方に接続されている。
【００２８】 図４を参照すると、コントローラ４２は時間ｔ０で最初にＰＬＬ周波数シンセ
サイザＦＳ２の電源が入り、位相ロック引き込みを開始する。時間ｔ３でＰＬＬ
周波数シンセサイザＦＳ１は電源が入り、そして、高ループ帯域幅のために位相
ロックを急速に引きこむ。時間ｔ４で、両ＰＬＬ周波数シンセサイザＦＳ１とＦ
Ｓ２は、ロックされ、そして、受信器はチャネルを”確認する（ｓｎｉｆｆ）”
ことを可能とする。受信器に対して信号がない場合には、ｔ２で電源を落とす。
【００２９】 図２と４のグラフで領域を比較すると、図３に示す周波数発生配置により使用
される電流は少ない。以下の表に、２．４ＧＨｚ ＩＳＭ帯のアプリケーション
から得られたエネルギーの節約の例の概要を示す。図３の周波数発生配置は図１
に示す従来の周波数シンセサイザに対して７２％のエネルギーの節約を得ると推
定される。
【００３０】
【表１】
【００３１】
【表２】 本明細書と請求項で、用語“有する”は、記載された構成要素又はステップ以
外の存在を除外しない。
【００３２】 本発明の開示を読めば、当業者には他の変更は明らかである。そのような変更
は、既に、周波数発生回路及びその部品の設計、製造及び、使用で既知であり、
そして、ここで既に述べた特徴の代わりに又はこれに加えて使用されてもよい。
【００３３】 工業上の利用可能性 ページャ及び移動電話及びそのＩＣのような低エネルギー消費無線装置。
【図面の簡単な説明】
【図１】 既知の局部発振器回路を有するスーパーヘテロダイン受信器の概略ブロック図
である。
【図２】 図１に示す受信器により消費される電流の、時間Ｔ対電流消費Ｉを示す図であ
る。
【図３】 本発明に従った作られた局部発振器回路を有するゼロ−ＩＦ（又は、ベースバ
ンド）受信器の概略ブロック図である。
【図４】 図３に示す受信器により消費される電流の、時間Ｔ対電流消費Ｉを示す図であ
る。
───────────────────────────────────────────────────── フロントページの続き Ｆターム(参考） 5J106 PP03 QQ09 RR03 RR05 5K020 DD13 DD26 FF00 GG02 GG04 GG09 GG10 GG11 GG12 GG25 LL09

Claims (8)

    【特許請求の範囲】
  1. 【請求項１】 粗い信号発生手段と、精密な信号発生手段と、粗い信号発生
    手段と精密な信号発生手段の出力にそれぞれ接続された複数の入力と粗い信号発
    生手段と精密な信号発生手段により生成される信号の和を含む所定の周波数に対
    する出力とを有する信号結合手段とを有する、位相ロックループ（ＰＬＬ）信号
    発生回路。
  2. 【請求項２】 粗い信号発生手段は、出力周波数を供給する第１の電圧制御
    発振器（ＶＣＯ）と、第１のＶＣＯ出力に接続された第１の周波数スケーラと、
    第１のスケーラの出力と第１の基準周波数を比較する第１の位相比較器とを有す
    る、第１のＰＬＬ周波数シンセサイザを有し、第１の位相比較器の出力は第１の
    ＶＣＯを同調させる制御信号を供給し、第１の基準周波数の周波数は、信号結合
    手段の出力で、所定の周波数よりも小さい第１の基準周波数の最も近い倍数の周
    波数を第１のＶＣＯが発生するように、第１のスケーラの分周比と共に選択され
    ることを特徴とする請求項１に記載の位相ロックループ周波数発生回路。
  3. 【請求項３】 精密な信号発生手段は、出力周波数を供給する第２の電圧制
    御発振器（ＶＣＯ）と、第２のＶＣＯ出力に接続された第２の周波数スケーラと
    、第２のスケーラの出力と第２の基準周波数を比較する第２の位相比較器とを有
    する、第２のＰＬＬ周波数シンセサイザを有し、第２の位相比較器の出力は第２
    のＶＣＯを同調させる制御信号を供給し、第２の基準周波数の周波数は、所定の
    周波数と粗い信号発生手段の周波数の間の周波数差に等しい第２の基準周波数の
    倍数の周波数を供給するために、第２のスケーラの分周比と共に選択されること
    を特徴とする請求項１或は２に記載の位相ロックループ周波数発生回路。
  4. 【請求項４】 実質的に同時にロックするように、粗い信号発生手段に電圧
    を与えるのに先だって、精密な信号発生手段に十分に電圧を与える制御手段を特
    徴とする請求項１乃至３のうち何れか一項に記載の位相ロックループ周波数発生
    回路。
  5. 【請求項５】 無線周波数信号の入力と、無線周波数入力に接続された第１
    の入力と局部発振器信号源に接続された第２の入力と周波数下方変換信号の出力
    を有する周波数下方変換段階とを有する受信器であって、局部発振器信号源は、
    粗い信号発生手段と、精密な信号発生手段と、粗い信号発生手段と精密な信号発
    生手段の出力にそれぞれ接続された複数の入力と粗い信号発生手段と精密な信号
    発生手段により生成される信号の和を含む局部発振器信号に関する出力とを有す
    る信号結合手段とを有する受信器。
  6. 【請求項６】 粗い信号発生手段は、出力周波数を供給する第１の電圧制御
    発振器（ＶＣＯ）と、第１のＶＣＯ出力に接続された第１の周波数スケーラと、
    第１のスケーラの出力と第１の基準周波数を比較する第１の位相比較器とを有す
    る、第１のＰＬＬ周波数シンセサイザを有し、第１の位相比較器の出力は第１の
    ＶＣＯを同調させる制御信号を供給し、第１の基準周波数の周波数は、信号結合
    手段の出力で、局部発振器の周波数よりも小さい第１の基準周波数の最も近い倍
    数の周波数を第１のＶＣＯが発生するように、第１のスケーラの分周比と共に選
    択されることを特徴とする請求項５に記載の受信器。
  7. 【請求項７】 精密な信号発生手段は、出力周波数を供給する第２の電圧制
    御発振器（ＶＣＯ）と、第２のＶＣＯ出力に接続された第２の周波数スケーラと
    、第２のスケーラの出力と第２の基準周波数を比較する第２の位相比較器とを有
    する、第２のＰＬＬ周波数シンセサイザを有し、第２の位相比較器の出力は第２
    のＶＣＯを同調させる制御信号を供給し、第２の基準周波数の周波数は、局部発
    振器の周波数と粗い信号発生手段の周波数の間の周波数差に等しい第２の基準周
    波数の倍数の周波数を供給するために、第２のスケーラの分周比と共に選択され
    ることを特徴とする請求項５或は６に記載の受信器。
  8. 【請求項８】 実質的に同時にロックするように、粗い信号発生手段に電圧
    を与えるのに先だって、精密な信号発生手段に十分に電圧を与える制御手段を特
    徴とする請求項５乃至７のうち何れか一項に記載の受信器。
JP2001527444A 1999-09-24 2000-09-15 位相ロックループ周波数発生回路及びその回路を使用する受信器 Pending JP2003510943A (ja)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
GBGB9922573.2A GB9922573D0 (en) 1999-09-24 1999-09-24 Phase locked loop frequency generating circuit and a receiver using the circuit
GB9922573.2 1999-09-24
PCT/EP2000/009108 WO2001024375A1 (en) 1999-09-24 2000-09-15 Phase locked loop frequency generating circuit and a receiver using the circuit

Publications (1)

Publication Number Publication Date
JP2003510943A true JP2003510943A (ja) 2003-03-18

Family

ID=10861501

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2001527444A Pending JP2003510943A (ja) 1999-09-24 2000-09-15 位相ロックループ周波数発生回路及びその回路を使用する受信器

Country Status (7)

Country Link
US (1) US6570948B1 (ja)
EP (1) EP1138119A1 (ja)
JP (1) JP2003510943A (ja)
KR (1) KR20010093099A (ja)
CN (1) CN1322403A (ja)
GB (1) GB9922573D0 (ja)
WO (1) WO2001024375A1 (ja)

Families Citing this family (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US6693987B1 (en) * 2000-10-05 2004-02-17 Pericom Semiconductor Corp. Digital-to-analog DAC-driven phase-locked loop PLL with slave PLL's driving DAC reference voltages
CN100411308C (zh) * 2002-09-28 2008-08-13 披克科技公司 无直流偏压的无中频接收机
US6762634B1 (en) * 2003-08-13 2004-07-13 Pericom Semiconductor Corp. Dual-loop PLL with DAC offset for frequency shift while maintaining input tracking
US7747237B2 (en) * 2004-04-09 2010-06-29 Skyworks Solutions, Inc. High agility frequency synthesizer phase-locked loop
US7266352B2 (en) * 2004-05-28 2007-09-04 Wionics Research Multiple band RF transmitters and receivers having independently variable RF and IF local oscillators and independent high-side and low-side RF local oscillators
JP2007124508A (ja) * 2005-10-31 2007-05-17 Matsushita Electric Ind Co Ltd Ｐｌｌ過渡応答制御システム及び通信システム
US9679602B2 (en) 2006-06-14 2017-06-13 Seagate Technology Llc Disc drive circuitry swap
US9305590B2 (en) 2007-10-16 2016-04-05 Seagate Technology Llc Prevent data storage device circuitry swap
US8005447B2 (en) * 2007-10-29 2011-08-23 Broadcom Corporation Method and apparatus for providing a dual-loop phase lock loop
CN102710267A (zh) * 2012-05-22 2012-10-03 成都九华圆通科技发展有限公司 超短波接收机第一本振电路
JP2013258622A (ja) * 2012-06-14 2013-12-26 Renesas Electronics Corp ダウンコンバータ及びその制御方法
US20200195262A1 (en) * 2018-12-12 2020-06-18 Industrial Technology Research Institute Frequency synthesizer and method thereof

Family Cites Families (7)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US3588732A (en) 1969-01-16 1971-06-28 Collins Radio Co Frequency synthesizer
US4388597A (en) * 1980-06-03 1983-06-14 Motorola Inc. Frequency synthesizer having plural phase locked loops
US4940950A (en) * 1988-08-12 1990-07-10 Tel-Instrument Electronics Corporation Frequency synthesis method and apparatus using approximation to provide closely spaced discrete frequencies over a wide range with rapid acquisition
US5319680A (en) * 1991-09-03 1994-06-07 The Whitaker Corporation Phase locked loop synchronization system for use in data communications
US5422604A (en) 1993-12-07 1995-06-06 Nec Corporation Local oscillation frequency synthesizer for vibration suppression in the vicinity of a frequency converging value
JP2526847B2 (ja) * 1993-05-24 1996-08-21 日本電気株式会社 ディジタル方式無線電話機
WO1999030420A1 (en) * 1997-12-05 1999-06-17 Koninklijke Philips Electronics N.V. A communication system, a communication device and a frequency synthesizer

Also Published As

Publication number Publication date
CN1322403A (zh) 2001-11-14
KR20010093099A (ko) 2001-10-27
EP1138119A1 (en) 2001-10-04
GB9922573D0 (en) 1999-11-24
WO2001024375A1 (en) 2001-04-05
US6570948B1 (en) 2003-05-27

Similar Documents

Publication Publication Date Title
JP2001510672A (ja) 通信システム、通信装置及び周波数シンセサイザ
JP2003510943A (ja) 位相ロックループ周波数発生回路及びその回路を使用する受信器
US20120142283A1 (en) Wireless communication apparatus
JP3048136B2 (ja) 無線選択呼出受信機
US20050093584A1 (en) Fast-hopping frequency synthesizer
KR100290670B1 (ko) 위상동기루프를사용한주파수합성기의락-업고속화회로
JPH0715371A (ja) スーパーへテロダイン方式の送受信方法と送受信機
JP2004159207A (ja) 無線通信装置
JP2002208858A (ja) 周波数シンセサイザと周波数生成方法
JPH06268544A (ja) 改善された合成器を利用する通信システム及び高速高分解能同調方法
US20070103247A1 (en) Pll transient response control system and communication system
JP4076558B2 (ja) Ａｍ／ｆｍラジオ受信機およびこれに用いる局部発振回路
US4249138A (en) Citizens band transceiver frequency synthesizer with single offset and reference oscillator
JP2908397B1 (ja) ルビジウム原子発振器
JPH09186587A (ja) Ｐｌｌ回路
JP3053838B2 (ja) 映像中間周波回路
US20040027205A1 (en) Local oscillator apparatus for low-noise generation of arbitrary frequencies
JPH0252465B2 (ja)
JP3248453B2 (ja) 発振装置
JP2002353837A (ja) 受信装置
JP2000156650A (ja) シンセサイザ方式局部発振回路
JP2005295035A (ja) Ｐｌｌ周波数シンセサイザ
JPS59114927A (ja) 可変周波数発振回路
JPH0946227A (ja) Ｐｌｌ周波数シンセサイザ
JPH10233684A (ja) マイクロ波帯発振装置