CN115694482B - 一种谐波注入锁定振荡数控捷变频频率源电路 - Google Patents

Abstract

本发明公开了一种谐波注入锁定振荡数控捷变频频率源电路，包括窄脉冲发生器、可调带通滤波器、数字调谐注入锁定振荡器、微波混频电路、数控电路。所述电路架构基于极窄脉冲的梳状频谱特性和振荡器的注入锁定原理，通过窄脉冲发生器形成以输入参考频率f _ref为间隔的梳状谐波频谱，经带通滤波器粗选所需求的相应谐波后输入数字调谐注入锁定振荡器的共模节点，并调谐至相应的频段，使振荡器输出频率被牵引至f _osc=n×f _ref/2，将输出频率f _osc与微波载波信号f _load混频可得到以f _ref/2为跳频分辨率的捷变频微波频率源输出信号f _out，通过数字控制，任意频点之间的直接快速跳频时间小于10纳秒。

Description

一种谐波注入锁定振荡数控捷变频频率源电路

技术领域

本发明属于微波/毫米波集成电路设计领域，具体涉及一种谐波注入锁定振荡数控捷变频频率源电路。

背景技术

微波频段的应用中，宽带快速跳频的捷变频频率源在雷达和通信领域具有广阔的应用前景。在通信领域，宽带捷变频频率源能够提高通信系统的抗干扰能力(如扩频通信)。在雷达领域，宽带捷变频频率源能够为雷达提供高距离分辨率，同时，捷变频频率跳变特性能够提高雷达的抗干扰能力。

在集成电路领域，捷变频频率源主要通过高速直接数字合成（Direct DigitalSynthesizer，DDS）的方式实现。受限于半导体工艺技术能力，DDS的输出频率较低，难以突破至十G赫兹以上的微波频率。具体在微波集成电路的设计中，由于工作频率往往高达十几甚至几十G赫兹，频率源的设计实现主要基于锁相环（Phase-Locked-Loop，PLL）等频率合成器技术。然而由于基于锁相环技术的跳频频率合成器中系统反馈电路和积分电路的存在，系统信号稳定的输出需要一个跟踪锁定过程，该锁定过程的耗时一般在几微秒到几十微秒以上，难以实现纳秒级捷变频的特性。

发明内容

为克服频率源芯片的上述能力不足，实现在微波频段以纳秒级的跳频速度快速捷变，本发明的目的在于通过谐波注入锁定振荡的技术原理，提出了一种适用于工作于微波/毫米波频段的谐波注入锁定振荡数控捷变频频率源电路。

实现本发明的技术解决方案为：一种适用于工作在微波/毫米波频段的谐波注入锁定振荡数控捷变频频率源电路，基于谐波注入锁定振荡的纳秒级快速跳频频率综合器，产生的输出频率信号可满足雷达和通信领域对微波频率源芯片的指标要求，不同频率输出频点之间的频率切换时间小于10纳秒。

本发明实施例的电路架构包括窄脉冲发生器、可调带通滤波器、数字调谐注入锁定振荡器、微波混频电路、数控电路。本发明实施例的电路架构基于极窄脉冲的梳状频谱特性和振荡器的注入锁定原理，将低频参考信号通过窄脉冲发生器整形为极窄脉冲信号，具有以参考频率 f _ref为间隔的梳状谐波频谱，经带通滤波器粗选所需求的相应谐波后输入数字调谐注入锁定振荡器的共模节点，同时通过数控电路调整数字调谐注入锁定振荡器至相应频率选择段，使其自然频率尽可能的靠近窄脉冲信号谐波频率的一半，则振荡器输出频率可被牵引至 f _osc=n× f _ref/2，其中n为所选择的谐波次数（n=1,2,…）。再将输出频率 f _osc与微波载波信号 f _load混频，即可得到以 f _ref/2为跳频分辨率的捷变频微波频率源输出信号 f _out= f _load±n× f _ref/2（n=1,2,…）。例如当 f _ref为100 MHz， f _load为12 GHz时，捷变频频率源芯片可以围绕12 GHz为中心频率，以50 MHz为跳频分辨率进行任意频点之间的直接快速跳频（11.5 GHz，11.55 GHz，11.6 GHz … 12 GHz，12.05 GHz，12.1 GHz …），跳频时间小于10纳秒。

在一个或多个实施例中，所述宽带数控捷变频频率源集成电路及其内部的数字调谐注入锁定振荡器电路与微波混频电路可采用正交结构输出正交信号。

在一个或多个实施例中，所述可调带通滤波器可采用基于变容二极管的模拟调谐滤波器结构或基于开关电容阵列的数字调谐滤波器结构实现。

在一个或多个实施例中，所述数控电路可以从一个外部的串行寄存器来编程，芯片内部采用并行控制，具有快速上升、下降时间的信号。

在一个或多个实施例中，所述数字调谐注入锁定振荡器电路可采用N型LC谐振式振荡器、P型LC谐振式振荡器、或互补型LC谐振式振荡器结构，其中电感可采用具有中心抽头的差分电感实现。

在一个或多个实施例中，所述数字调谐注入锁定振荡器电路可包含基于变容二极管的频率细调谐，提升注入锁定功能的鲁棒性。

在一个或多个实施例中，微波混频电路可采用有源结构，如吉尔伯特混频器，或采用无源结构。

本发明与现有技术相比，其显著优点在于：本发明通过谐波注入锁定振荡的技术原理，提供工作于微波/毫米波频段的宽带数控捷变频频率源集成电路设计架构和电路，克服传统频率源芯片架构和电路结构的工作频率、跳频速度的能力不足，实现在微波频段以纳秒级的跳频速度快速捷变。本发明提供的谐波注入锁定振荡数控捷变频频率源电路满足雷达和通信系统对微波频率源芯片的指标要求，不同频率输出频点之间的频率切换时间小于10纳秒，有助于提升系统的分辨率和抗干扰能力，适用于面向雷达和通信应用的微波/毫米波芯片电路设计领域。

附图说明

图1为本发明实施例提供的一种谐波注入锁定振荡数控捷变频频率源电路的架构示意图。

图2为本发明实施例提供的一种谐波注入锁定振荡数控捷变频频率源电路的谐波注入锁定工作原理示意图。

图3为本发明实施例提供的一种谐波注入锁定振荡数控捷变频频率源电路中，窄脉冲发生器的电路原理图。

图4为本发明实施例提供的一种谐波注入锁定振荡数控捷变频频率源电路中，数控调谐注入锁定振荡器的电路原理图。

具体实施方式

下面将结合本发明实施例中的附图，对本发明实施例中的技术方案进行清楚、完整地描述，显然，所描述的实施例仅仅是本发明的一部分实施例，而不是全部的实施例。基于本发明中的实施例，本领域普通技术人员在没有创造性劳动前提下所获得的所有其他实施例，都属于本发明保护的范围。

在本发明中如涉及“第一”、“第二”等的描述仅用于描述目的，而不能理解为指示或暗示其相对重要性或者隐含指明所指示的技术特征的数量。由此，限定有“第一”、“第二”的特征可以明示或者隐含地包括至少一个该特征。在本发明地描述中，“多个”地含义是至少两个，例如两个、三个等，除非另有明确具体地限定。

另外，本发明各个实施例之间的技术方案可以相互结合，但是必须是以本领域普通技术人员能够实现为基础，当技术方案的结合出现相互矛盾或无法实现时应当认为这种技术方案的结合不存在，也不在本发明要求的保护范围指内。

下面将结合本设计实例对具体实施方式、以及本次发明的技术难点、发明点进行进一步介绍。

本发明实施例提供的一种谐波注入锁定振荡数控捷变频频率源电路，架构如图1所示，包括窄脉冲发生器、可调带通滤波器、数字调谐注入锁定振荡器、微波混频电路、数控电路。本发明实施例的电路架构基于极窄脉冲的梳状频谱特性和振荡器的注入锁定原理，将低频参考信号通过窄脉冲发生器整形为极窄脉冲信号，具有以参考频率 f _ref为间隔的梳状谐波频谱，经带通滤波器粗选所需求的相应谐波后输入数字调谐注入锁定振荡器的共模节点，同时通过数控电路调整数字调谐注入锁定振荡器至相应频率选择段，使其自然频率尽可能的靠近窄脉冲信号谐波频率的一半，则振荡器输出频率可被牵引至 f _osc=n× f _ref/2，其中n为所选择的谐波次数（n=1,2,…）。工作流程原理示意图如图2所示。再将输出频率 f _osc与微波载波信号 f _load混频，即可得到以 f _ref/2为跳频分辨率的捷变频微波频率源输出信号 f _out= f _load±n× f _ref/2（n=1,2,…），通过数字控制，任意频点之间的直接快速跳频时间小于10纳秒。

所述实施例采用图3所示的窄脉冲发生器进行脉冲整形，将方波转变为一连串的窄带脉冲序列的方法实现目标谐波数的增加。周期矩形脉冲信号的频谱曲线是离散的，包含各个谐波的频率，且相邻谱线的间隔为Ω=2π/T，其中T表示脉冲信号的重复周期。该频谱包络线按照Sa(ωτ/2)的规律变化，其中ω为角频率，τ为非零脉冲信号的时间宽度。频谱包络线的零点为ω=2nπ/τ，即在该点处频率分量为零。所以当脉冲信号的周期T不变，脉冲的宽度τ变小时，相邻谱线的间隔不变，频谱包络线的零点频率逐渐变大。由频谱的收敛性可知，周期矩形脉冲信号的频谱中第一个频谱包络线的零点内集中了绝大部分能量(平均功率)。因此，当周期矩形脉冲信号的脉宽越窄，频谱包络线的第一个零点的频率越高，周期矩形脉冲信号就包含更多的高频谐波量。比较相同周期的方波与窄带脉冲序列所包含的各个谐波分量的功率，相比于方波，窄带脉冲序列拥有更多的高频谐波量。进一步可知，周期矩形脉冲信号所包含的高频谐波，其功率与矩形脉冲信号的脉冲宽度成反比。通过使用窄带脉冲序列的信号来注入振荡器的尾电流源，有效地增加了所需要的目标高次谐波的功率，从而使注入锁定振荡器达到极快的锁定速度。

为了抑制基频和其他不需要的谐波部分，所述实施例在信号路径上引入低Q值的可调谐频率粗选带通滤波器。该带通滤波器除了能够抑制杂散信号，也能对感兴趣的频率提供适度的增益。

所述实施例中的数控调谐注入锁定振荡器的电路原理图如图4所示，其中频率控制部分采用数字位的方式来实现。将信号注入在LC谐振振荡器的尾电流源上，可使得振荡器等效为一个注入锁定的分频器，实现频率牵引。通过选择性地调谐数控调谐注入锁定振荡器的频率，最终锁定在需要的谐波频率上。关键的设计约束是数控调谐注入锁定振荡器的自然频率应该尽可能的靠近窄脉冲信号谐波频率的一半。确保了这个条件后，便能产生超快的锁定。这个邻近的条件需要在所有感兴趣的频率点处满足。用于频率控制的数字位可以从一个外部的串行寄存器来编程。控制信号被设计为具有快速上升、下降时间的信号，以免影响最终的锁定速度。为了能满足该条件，外部的慢上升沿的方波控制信号需要在片内进行缓冲。由于数控调谐注入锁定振荡器的阵列可通过开关进行快速的切换，这些选频可以在几个纳秒之内完成，基于此，所述实施例实现频点间的快速切换，也就是纳秒级跳频速度的捷变频。

所述实施例在版图设计中，金属连接线的宽度根据所采用工艺的优化电流密度确定。其中顶层金属的电导率最高，用于信号走线；下层金属为参考地平面，在设计时通过切槽处理来减小涡流损耗。同时为了提高高频频段的频率响应特性，在电容加工精度允许范围内，参考地平面和顶层金属距离尽可能大。

尽管已描述了本发明的一个实施例，但本领域内的技术人员一旦得知了基本创造性概念，则可对该实施例做出另外的变更和修改。所以，所附权利要求意欲解释为包括所述实施例以及落入本发明范围的所有变更和修改。

显然，本领域的技术人员可以对本发明进行各种改动和变型而不脱离本发明的精神和范围。这样，倘若本发明的这些修改和变型属于本发明权利要求及其等同技术的范围之内，则本发明也意图包含这些改动和变型在内。

Claims (6)

1.一种谐波注入锁定振荡数控捷变频频率源电路，其特征在于：架构基于极窄脉冲的梳状频谱特性和振荡器的注入锁定原理，将低频参考信号通过窄脉冲发生器整形为极窄脉冲信号，具有以参考频率f _ref为间隔的梳状谐波频谱，经带通滤波器粗选所需求的相应谐波后输入数字调谐注入锁定振荡器的共模节点，同时通过数控电路调整数字调谐注入锁定振荡器至相应频率选择段，使其自然频率接近窄脉冲信号谐波频率的一半，则振荡器输出频率被牵引至f _osc=n×f _ref/2，其中n为所选择的谐波次数，n=1,2,…；再将输出频率f _osc与微波载波信号f _load混频，即得到以f _ref/2为跳频分辨率的捷变频微波频率源输出信号f _out=f _load±n×f _ref/2；所述谐波注入锁定振荡数控捷变频频率源电路包括窄脉冲发生器、可调带通滤波器、数字调谐注入锁定振荡器、微波混频电路、数控电路；其中窄脉冲发生器、可调带通滤波器、数字调谐注入锁定振荡器、微波混频电路依次连接，数控电路分别与可调带通滤波器、数字调谐注入锁定振荡器连接。

2.根据权利要求1所述的谐波注入锁定振荡数控捷变频频率源电路，其特征在于：对输出参考信号采用窄脉冲发生器进行脉冲整形，将方波转变为一连串的窄带脉冲序列的方法实现目标谐波数的增加。

3.根据权利要求1所述的谐波注入锁定振荡数控捷变频频率源电路，其特征在于：通过使用窄带脉冲序列的信号来注入振荡器的尾电流源，有效地增加了所需要的目标高次谐波的功率，从而使注入锁定振荡器达到纳秒级锁定速度。

4.根据权利要求1所述的谐波注入锁定振荡数控捷变频频率源电路，其特征在于：为了抑制基频和其他不需要的谐波部分，在信号路径上引入低Q值的可调谐频率粗选带通滤波器。

5.根据权利要求1所述的谐波注入锁定振荡数控捷变频频率源电路，其特征在于：将经可调带通滤波器滤波后的信号注入在数字调谐注入锁定振荡器的尾电流源上，使振荡器等效为一个注入锁定的分频器，实现频率牵引；通过选择性地调谐数控调谐注入锁定振荡器的频率，最终锁定在需要的谐波频率上；关键的设计约束是数控调谐注入锁定振荡器的自然频率应该接近窄脉冲信号谐波频率的一半。

6.根据权利要求1所述的谐波注入锁定振荡数控捷变频频率源电路，其特征在于，数控调谐注入锁定振荡器的频率控制部分采用数字位的方式来实现，用于频率控制的数字位能够从一个外部的串行寄存器来编程；控制信号被设计为具有快速上升、下降时间的信号；外部的慢上升沿的方波控制信号在片内进行缓冲。

Images