JPH10154932A - ノッチフィルタ回路を用いた受信機 - Google Patents

ノッチフィルタ回路を用いた受信機

Info

Publication number
JPH10154932A
JPH10154932A JP8310713A JP31071396A JPH10154932A JP H10154932 A JPH10154932 A JP H10154932A JP 8310713 A JP8310713 A JP 8310713A JP 31071396 A JP31071396 A JP 31071396A JP H10154932 A JPH10154932 A JP H10154932A
Authority
JP
Japan
Prior art keywords
notch filter
frequency
filter circuit
filter
variable
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP8310713A
Other languages
English (en)
Inventor
Satoshi Watanabe
聡 渡邊
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Kokusai Electric Corp
Original Assignee
Kokusai Electric Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Kokusai Electric Corp filed Critical Kokusai Electric Corp
Priority to JP8310713A priority Critical patent/JPH10154932A/ja
Publication of JPH10154932A publication Critical patent/JPH10154932A/ja
Pending legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Noise Elimination (AREA)

Abstract

(57)【要約】 【課題】 受信機におけるPLLの構成要素のループフ
ィルタの高周波成分及び雑音の除去性能を高め、受信機
のC/Nを良くし、性能を向上することにある。 【解決手段】 電圧制御発振器1の出力は、バッファ回
路2を介し逓倍回路3からローカル出力される。逓倍回
路3から取り出された発振周波数信号はプログラム分周
器4に入力し分周数Nに分周される。基準周波数信号は
水晶7とリファレンス分周器5によって発生され、位相
検出器6によりプログラム分周器4の出力周波数Fsと
リファレンス分周器5の基準周波数Frとの位相差を検
出出力する。出力信号はループフィルタ10のローパス
フィルタ8によって積分され誤差電圧となり、さらに可
変型ノッチフィルタ9で高周波成分及び雑音を除去され
て電圧制御発振器1の制御を行なう。可変型ノッチフィ
ルタ9は、電源用可変ノッチフィルタ91と基準周波数
可変ノッチフィルタ92により構成される。

Description

【発明の詳細な説明】
【0001】
【発明の属する技術分野】本発明は、PLL(Phas
e Locked Loop;フェーズ・ロックド・ル
ープ)を構成するループフィルタとして、ローパスフィ
ルタにノッチフィルタを付加し、キャリア対ノイズ比
(C/N)を良くし、性能を向上させた受信機に関する
ものである。
【0002】
【従来の技術】従来の受信機におけるPLL(フェーズ
・ロックド・ループ)の構成要素の1つであるループフ
ィルタとしてのローパスフィルタは、チャージポンプよ
り出力されるパルス状の電圧を積分し平均化し誤差電圧
として電圧制御発振器(VCO:Voltage Co
ntrolled Oscillator)を制御する
機能を有する。
【0003】また外部信号を捕獲後のロック持続保持機
能、さらにチャージポンプの出力に含まれる高周波成分
及び雑音を除去する機能を有する。
【0004】
【発明が解決しようとする課題】しかしながら、ループ
フィルタの保持だけを考えて時定数を大きくすれば、入
力の早い変化に追従できなくなるばかりか、ロックが外
れてPLLとしての機能が失なわれてしまう。このよう
に、ループフィルタはPLL全体の性能に大きく影響を
与え、高周波成分及び雑音の除去に関しては、ある周波
数1つに対してのみしか対処できない(固定フィルタ)
という欠点があった。
【0005】本発明の目的は、この従来技術の欠点を除
去し、固定のローパスフィルタでは期待する雑音減衰量
が得られないことに対して、これを全面的に解決し、性
能をより一層向上させるノッチフィルタ回路を用いた受
信機の提供にある。
【0006】
【課題を解決するための手段】前記の目的は、ループフ
ィルタとしてのローパスフィルタの後段にノッチフィル
タ回路を用いたものにおいて、そのノッチフィルタ回路
として、電源周波数ノイズを除去する電源用ノッチフィ
ルタ回路と、基準周波数に対する基準周波数用ノッチフ
ィルタ回路とを備えたことによって達成される。
【0007】また、前記の目的は、電源用ノッチフィル
タと基準周波数用ノッチフィルタとに、周波数及びレベ
ル減衰量が可変する可変型を用いたことによって達成さ
れる。
【0008】この両ノッチフィルタにより目的の周波数
及び減衰量を調整して電源周波数及び基準周波数に対応
することができ、可変型とすることにより1つの周波数
に固定することのない特性を得ることができる。
【0009】
【発明の実施の形態】以下本発明の実施の形態を図面に
より説明する。
【0010】図1は、本発明の一実施形態のPLLの基
本構成ブロックを示す。電圧制御発振器(VCO)1の
出力はバッファ回路2を介して増幅され、逓倍回路3で
発振周波数が逓倍されてローカル出力される。発振周波
数信号は、逓倍回路3から取り出され、プログラム分周
器4に入力し所要の分周数Nで分周される。このプログ
ラム分周器4の分周数Nは外部のCPUによりプログラ
ム制御され、所要に選択設定される。基準周波数信号は
水晶7を使用した発振器とリファレンス分周器5を用い
て発生される。位相検出器6はプログラム分周器4の出
力周波数Fsとリファレンス分周器5の基準周波数Fr
との位相差を検出する。2つの入力の立下りまたは立上
りで位相を比較し、位相差に相当する間だけ信号が出力
する。このパルス状の出力信号はループフィルタ10に
入力し、ローパスフィルタ8によって積分し平均化され
た誤差電圧となり、さらにノッチフィルタ9で高周波成
分及び雑音を除去され、VCO1の発振を制御する。
【0011】VCO1の発振周波数Foutは、基準周
波数Frとプログラム分周器の出力FsがFr=Fsの
とき、Fout=N×Frとなり、分周数Nのプログラ
ム制御により広範なレンジで微細に調整できる。
【0012】前記ループフィルタ10のローパスフィル
タ8の後段に設けられる可変型ノッチフィルタ9は、電
源用可変型ノッチフィルタ91と基準周波数用可変ノッ
チフィルタ92より成っている。
【0013】図2は、電源用可変ノッチフィルタ91と
基準周波数用ノッチフィルタ92の具体的回路構成を示
す。電源用可変ノッチフィルタ91は、可変容量C3と
インダクタンスL2の直列回路で構成され、基準周波数
用可変ノッチフィルタ92は、可変抵抗R1、可変容量
C1及びC2の並列回路、インダクタンスL1の直列回
路で構成される。
【0014】電源用可変ノッチフィルタ91は、電源周
波数(50Hzまたは60Hz)のハム雑音を減少させ
るものであり、可変容量C3によって調整する。また基
準周波数用ノッチフィルタ92は、可変抵抗R1で減衰
のレベルを可変調整し、可変容量C1.C2で周波数を
基準周波数Frに調整する。
【0015】なお、インダクタンスL1,L2に関して
は、ノッチフィルタの減衰周波数Foによって、Zo=
50Ωとすれば、L=Zo/2πFo=50/6.28
×Foより算出可能であり、周波数が高ければストリッ
プラインで対応することができる。
【0016】図3はフィルタの特性図で、図中の破線は
可変ノッチフィルタ9の特性図で、減衰周波数を50H
zと基準周波数Frに合せてある。また点線は従来のル
ープフィルタ(ローパスフィルタ)の特性図を示す。
【0017】図4は、本発明のローパスフィルタ8と可
変ノッチフィルタ9とで構成されるループフィルタの特
性図を示す。基準周波数Frにおける減衰レベルは可変
抵抗R1で調整される。
【0018】このようにローパスフィルタ8の後段に可
変ノッチフィルタ9を付加し、可変ノッチフィルタを電
源用可変ノッチフィルタ91と基準周波数可変ノッチフ
ィルタ92とで構成し、各々電源周波数及び基準周波数
にフィルタ特性を可変調整し、また基準周波数の減衰レ
ベルを調整したことによってローパスフィルタ8からの
誤差電圧に含まれる高周波成分及び雑音を除去してVC
O1に加えることができ、C/Nを良くし、性能の向上
をはかることができる。
【0019】
【発明の効果】以上のように本発明によれば、C/Nが
良くなり感度抑圧特性が向上する。
【0020】また、可変型ノッチフィルタ回路の採用に
より、目的の周波数及び減衰量が自由に調整可能であ
り、1つの周波数に固定することのない特性を得ること
が可能である。
【0021】さらに周波数が高ければ、インダクタンス
Lをストリップライン化することによってコストを低減
させることも可能である。
【図面の簡単な説明】
【図1】本発明の一実施形態の基本構成ブロック図。
【図2】本発明の一実施形態の可変型ノッチフィルタの
回路図。
【図3】本発明の一実施形態の可変型ノッチフィルタの
特性図。
【図4】本発明の一実施形態のローパスフィルタの特性
図。
【符号の説明】
1…電圧制御発振器(VCO)、2…バッファ回路、3
…逓倍回路、4…プログラム分周器、5…リファレンス
分周器、6…位相検出器、7…水晶発振器、8…ローパ
スフィルタ、9…可変型ノッチフィルタ、10…ループ
フィルタ、91…電源用ノッチフィルタ回路、92…基
準周波数用ノッチフィルタ回路。

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】 PLLを構成するループフィルタとして
    のローパスフィルタの後段にノッチフィルタ回路を用い
    た受信機において、前記ノッチフィルタ回路として、電
    源周波数ノイズを除去する電源用ノッチフィルタ回路
    と、基準周波数に対する基準周波数ノッチフィルタ回路
    とを備えたことを特徴とするノッチフィルタ回路を用い
    た受信機。
  2. 【請求項2】 前記電源用ノッチフィルタ回路と基準周
    波数用ノッチフィルタ回路を周波数が可変する可変型ノ
    ッチフィルタ回路としたことを特徴とする請求項1記載
    のノッチフィルタ回路を用いた受信機。
  3. 【請求項3】 前記基準周波数用ノッチフィルタ回路を
    周波数及びレベル減衰量が可変する可変型ノッチフィル
    タ回路としたことを特徴とする請求項1記載のノッチフ
    ィルタ回路を用いた受信機。
JP8310713A 1996-11-21 1996-11-21 ノッチフィルタ回路を用いた受信機 Pending JPH10154932A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP8310713A JPH10154932A (ja) 1996-11-21 1996-11-21 ノッチフィルタ回路を用いた受信機

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP8310713A JPH10154932A (ja) 1996-11-21 1996-11-21 ノッチフィルタ回路を用いた受信機

Publications (1)

Publication Number Publication Date
JPH10154932A true JPH10154932A (ja) 1998-06-09

Family

ID=18008584

Family Applications (1)

Application Number Title Priority Date Filing Date
JP8310713A Pending JPH10154932A (ja) 1996-11-21 1996-11-21 ノッチフィルタ回路を用いた受信機

Country Status (1)

Country Link
JP (1) JPH10154932A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006050879A1 (de) * 2006-10-27 2008-05-08 Infineon Technologies Ag Phasenregelkreis und Verfahren zum Erzeugen eines Oszillatorsignals
JP2011049963A (ja) * 2009-08-28 2011-03-10 Asahi Kasei Electronics Co Ltd Pll回路

Cited By (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
DE102006050879A1 (de) * 2006-10-27 2008-05-08 Infineon Technologies Ag Phasenregelkreis und Verfahren zum Erzeugen eines Oszillatorsignals
US7692498B2 (en) 2006-10-27 2010-04-06 Infineon Technologies Ag Phase locked loop, transceiver device and method for generating an oscillator signal
USRE44879E1 (en) 2006-10-27 2014-05-06 Intel Mobile Communications GmbH Phase locked loop, transceiver device and method for generating an oscillator signal
JP2011049963A (ja) * 2009-08-28 2011-03-10 Asahi Kasei Electronics Co Ltd Pll回路

Similar Documents

Publication Publication Date Title
EP1104111A1 (en) Phase-locked loop with digitally controlled, frequency-multiplying oscilator
JPH11191735A (ja) Pllシンセサイザ及びその制御方法
JP2004236141A (ja) 位相同期ループ回路及び雑音成分除去方法
JPH10154932A (ja) ノッチフィルタ回路を用いた受信機
JP2003023353A (ja) Pll回路
JPH11503889A (ja) 高品質発振器装置にて負fmフィードバックを使用する装置及び方法
US20060165206A1 (en) Phase locked loop circuit, electronic device including a phase locked loop circuit and method for generating a periodic signal
JP3715335B2 (ja) Pllシンセサイザ回路
JPH01236820A (ja) 印加信号の周波数および位相に信号周波数と位相を迅速かつ低ノイズで合わせるためのサーボ装置
JP2897661B2 (ja) 電圧制御型saw発振器
JPH05327493A (ja) Pllシンセサイザ
US20240223194A1 (en) Phase lock circuit
JPS6187427A (ja) フエ−ズロツクル−プ回路
JPH0727701Y2 (ja) 広帯域pll回路
JPH11308096A (ja) 位相ロックループ回路
JP3365965B2 (ja) Fm変調回路
JPH02111123A (ja) 可変周波発振器の同期化回路
JPS5846586Y2 (ja) 位相同期ル−プを有する回路
JPH1013228A (ja) 位相同期発振回路
JPH0779160A (ja) 周波数シンセサイザ
JP3652827B2 (ja) 周波数シンセサイザ
JPH0865152A (ja) 位相同期ループ回路
JP2004350021A (ja) Pll回路
JP2004096470A (ja) 位相ロックドループ回路
JPS5952852B2 (ja) 周波数シンセサイザ