JPH08251243A - 復調方法及び復調装置 - Google Patents
復調方法及び復調装置Info
- Publication number
- JPH08251243A JPH08251243A JP7047057A JP4705795A JPH08251243A JP H08251243 A JPH08251243 A JP H08251243A JP 7047057 A JP7047057 A JP 7047057A JP 4705795 A JP4705795 A JP 4705795A JP H08251243 A JPH08251243 A JP H08251243A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- sampling
- reception
- frequency
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/233—Demodulator circuits; Receiver circuits using non-coherent demodulation
- H04L27/2332—Demodulator circuits; Receiver circuits using non-coherent demodulation using a non-coherent carrier
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/003—Correction of carrier offset at baseband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Abstract
(57)【要約】
【目的】ＰＳＫ信号を低速伝送する衛星通信において、
高速かつ広い周波数範囲にわたって実時間処理で搬送波
及びクロックの同期を確立できるとともに、装置の小型
化が可能な復調方法及びその装置を提供する。 【構成】受信信号が信号検出回路で検出されるまで１サ
ンプル間を時分割し、各分割区間で異なるキャリヤ周波
数オフセット範囲の受信信号の検出処理を行う。受信信
号の検出はクロック再生回路における受信変調信号エン
ベロープと基準クロックの相関から判定し、受信信号検
出後は検出された時分割区間のみ継続して処理し、キャ
リヤ再生回路においてクロック及びキャリヤの同期を行
う。
高速かつ広い周波数範囲にわたって実時間処理で搬送波
及びクロックの同期を確立できるとともに、装置の小型
化が可能な復調方法及びその装置を提供する。 【構成】受信信号が信号検出回路で検出されるまで１サ
ンプル間を時分割し、各分割区間で異なるキャリヤ周波
数オフセット範囲の受信信号の検出処理を行う。受信信
号の検出はクロック再生回路における受信変調信号エン
ベロープと基準クロックの相関から判定し、受信信号検
出後は検出された時分割区間のみ継続して処理し、キャ
リヤ再生回路においてクロック及びキャリヤの同期を行
う。
Description
【０００１】
【産業上の利用分野】本発明は復調方法及び復調装置に
関し、特にディジタル変調されたＰＳＫ信号を低速で伝
送する衛星通信システムに適用して好適な復調方法及び
復調装置に関する。
関し、特にディジタル変調されたＰＳＫ信号を低速で伝
送する衛星通信システムに適用して好適な復調方法及び
復調装置に関する。
【０００２】
【従来の技術】音声のように実時間でＰＳＫ変調により
バースト伝送することが要求される衛星通信システムで
は、地上局または端末から送信されてくるバースト信号
に対して高速な搬送波及びクロックの位相同期が要求さ
れる。このため各バースト信号の先頭にはプリアンブル
と呼ばれるキャリヤ再生とクロック再生用のトレーニン
グビットが付加され、これによってキャリヤとクロック
の高速同期を図っている。
バースト伝送することが要求される衛星通信システムで
は、地上局または端末から送信されてくるバースト信号
に対して高速な搬送波及びクロックの位相同期が要求さ
れる。このため各バースト信号の先頭にはプリアンブル
と呼ばれるキャリヤ再生とクロック再生用のトレーニン
グビットが付加され、これによってキャリヤとクロック
の高速同期を図っている。
【０００３】一方、ドップラーシフト、送信側または衛
星上局部発振器のドリフト、自動利得制御（ＡＦＣ）の
残留等によりキャリヤ周波数にオフセットが生じ、この
キャリヤ周波数が高速な同期を確立する上で生涯とな
る。従来、キャリヤ周波数オフセットに対する同期技術
は以下で説明する方法で同期を確立していた。
星上局部発振器のドリフト、自動利得制御（ＡＦＣ）の
残留等によりキャリヤ周波数にオフセットが生じ、この
キャリヤ周波数が高速な同期を確立する上で生涯とな
る。従来、キャリヤ周波数オフセットに対する同期技術
は以下で説明する方法で同期を確立していた。
【０００４】キャリヤの初期補足としてキャリヤ電力対
雑音電力比（Ｃ／Ｎ）が低くても無変調プリアンブルに
対して高速なキャリヤ同期が可能な１次位相同期ループ
（ＰＬＬ）が用いられる。キャリア周波数オフセットΔ
ω（＝２πΔｆ）が存在すると正弦波特性の位相検波器
を使用する場合位相誤差θｅ（ｔ）の応答を示す１階の
非線形微分方程式は、
雑音電力比（Ｃ／Ｎ）が低くても無変調プリアンブルに
対して高速なキャリヤ同期が可能な１次位相同期ループ
（ＰＬＬ）が用いられる。キャリア周波数オフセットΔ
ω（＝２πΔｆ）が存在すると正弦波特性の位相検波器
を使用する場合位相誤差θｅ（ｔ）の応答を示す１階の
非線形微分方程式は、
【０００５】
【０００６】と表される。ここで、Ｋはループゲインで
ある。この時にキャリヤの位相が同期し、定常状態とな
る（おおよそｄθｅ（ｔ）／ｄｔ＝０とみなせる）ため
には、式（１）から
ある。この時にキャリヤの位相が同期し、定常状態とな
る（おおよそｄθｅ（ｔ）／ｄｔ＝０とみなせる）ため
には、式（１）から
【０００７】
【０００８】である必要がある。これは、周波数オフセ
ットΔｆが、Ｋ／２πを越える範囲ではロックしないこ
とを意味する。
ットΔｆが、Ｋ／２πを越える範囲ではロックしないこ
とを意味する。
【０００９】ループゲインｋを大きくすれば補足可能な
搬送波周波数の範囲は広がる。しかし、ループゲインｋ
を大きくすると低Ｃ／Ｎの動作条件で再生キャリヤの位
相ジッタを小さく抑えることができない。したがって、
１次ＰＬＬで初期捕捉可能なキャリヤ周波数範囲に限界
がある。
搬送波周波数の範囲は広がる。しかし、ループゲインｋ
を大きくすると低Ｃ／Ｎの動作条件で再生キャリヤの位
相ジッタを小さく抑えることができない。したがって、
１次ＰＬＬで初期捕捉可能なキャリヤ周波数範囲に限界
がある。
【００１０】たとえば、変調速度がｆｂ＝４８００［ｂ
ａｕｄ］のように低速伝送の時に１次ＰＬＬのループゲ
インをｋ＝０．２πｆｂとすると１次ＰＬＬで同期可能
な周波数範囲は、 ｜Δｆ｜≦ｋ／２π＝０．２πｆｂ／２π＝４８０Ｈｚ である。したがって、キャリア周波数オフセットが５０
０Ｈｚ以上生じるような低速伝送システムでは、バース
ト信号先頭部に付加される無変調プリアンブルを使用し
てプリアンブル部での高速なキャリヤの捕捉は困難であ
る。
ａｕｄ］のように低速伝送の時に１次ＰＬＬのループゲ
インをｋ＝０．２πｆｂとすると１次ＰＬＬで同期可能
な周波数範囲は、 ｜Δｆ｜≦ｋ／２π＝０．２πｆｂ／２π＝４８０Ｈｚ である。したがって、キャリア周波数オフセットが５０
０Ｈｚ以上生じるような低速伝送システムでは、バース
ト信号先頭部に付加される無変調プリアンブルを使用し
てプリアンブル部での高速なキャリヤの捕捉は困難であ
る。
【００１１】そこで図７で示すようにプリアンブルを利
用し高速同期が可能な異なるキャリヤ周波数オフセット
範囲の信号が捕捉できる周波数変換器、復調器等を複数
用意し、復調信号と既知データとの相関値から最適受信
復調器等を選択し対応していた。
用し高速同期が可能な異なるキャリヤ周波数オフセット
範囲の信号が捕捉できる周波数変換器、復調器等を複数
用意し、復調信号と既知データとの相関値から最適受信
復調器等を選択し対応していた。
【００１２】
【発明が解決しようとする課題】しかしながら、このよ
うな対応方法では複数の周波数変換器、フィルタ、クロ
ック再生回路、キャリヤ再生回路等の復調器、最適復調
検出手段等を必要とするので受信装置の規模が大きくな
り経済的ではない。
うな対応方法では複数の周波数変換器、フィルタ、クロ
ック再生回路、キャリヤ再生回路等の復調器、最適復調
検出手段等を必要とするので受信装置の規模が大きくな
り経済的ではない。
【００１３】また、移動体衛星通信環境では、伝送路上
の建物やその他の遮蔽物が引き起こす受信信号電力の減
衰（シャドーイング）が伴う。そのような条件下ではプ
リアンブルが失われる場合があり、キャリヤ及びクロッ
ク同期を妨げる。
の建物やその他の遮蔽物が引き起こす受信信号電力の減
衰（シャドーイング）が伴う。そのような条件下ではプ
リアンブルが失われる場合があり、キャリヤ及びクロッ
ク同期を妨げる。
【００１４】本発明の目的は、大きな搬送周波数オフセ
ットがある受信信号にたいしても受信復調を確実になし
うる方法及び装置を提供することにある。
ットがある受信信号にたいしても受信復調を確実になし
うる方法及び装置を提供することにある。
【００１５】本発明の他の目的は、ＰＳＫ信号の受信復
調を受信信号が検出されるまで時分割処理で行うことに
より、システム構成、受信復調装置の規模を小さくする
ことを可能とする方法及び装置を提供することにある。
調を受信信号が検出されるまで時分割処理で行うことに
より、システム構成、受信復調装置の規模を小さくする
ことを可能とする方法及び装置を提供することにある。
【００１６】本発明の他の目的は、ＰＳＫ信号を実時間
処理で高速に受信し復調することが可能な方法及び装置
を提供することにある。
処理で高速に受信し復調することが可能な方法及び装置
を提供することにある。
【００１７】本発明の更に他の目的は、ＰＳＫ信号を低
速伝送する衛星通信において実時間処理で高速かつ広い
周波数範囲にわたって搬送波及びクロックの同期を確立
することを可能とし、移動体衛星通信環境に適応する方
法及び装置を提供することにある。
速伝送する衛星通信において実時間処理で高速かつ広い
周波数範囲にわたって搬送波及びクロックの同期を確立
することを可能とし、移動体衛星通信環境に適応する方
法及び装置を提供することにある。
【００１８】
【課題を解決するための手段】上述の課題を解決するた
め本発明の復調方法として以下のいずれかの手段を有す
る。
め本発明の復調方法として以下のいずれかの手段を有す
る。
【００１９】１、受信信号をサンプリング処理により復
調を行うＰＳＫ信号の復調方法において、１サンプリン
グ間を時分割し、各時分割区間にそれぞれ異なるキャリ
ア周波数オフセット範囲の受信信号の検出を行い、受信
信号の検出後は検出された時分割区間のみ受信処理を継
続し、キャリヤ同期を行う。
調を行うＰＳＫ信号の復調方法において、１サンプリン
グ間を時分割し、各時分割区間にそれぞれ異なるキャリ
ア周波数オフセット範囲の受信信号の検出を行い、受信
信号の検出後は検出された時分割区間のみ受信処理を継
続し、キャリヤ同期を行う。
【００２０】２、受信信号をサンプリング処理により復
調を行うＰＳＫ信号の復調方法において、１サンプリン
グ間を時分割し、各時分割区間にそれぞれ異なる周波数
信号を生成して受信信号を周波数変換し、前記周波数変
換後のＰＳＫ信号のエンベロープと前記サンプリングに
同期した基準クロックとの相関に基づき受信信号の検出
を行い、受信信号の検出後は検出された時分割区間のみ
受信処理を継続し、キャリヤ同期を行う。
調を行うＰＳＫ信号の復調方法において、１サンプリン
グ間を時分割し、各時分割区間にそれぞれ異なる周波数
信号を生成して受信信号を周波数変換し、前記周波数変
換後のＰＳＫ信号のエンベロープと前記サンプリングに
同期した基準クロックとの相関に基づき受信信号の検出
を行い、受信信号の検出後は検出された時分割区間のみ
受信処理を継続し、キャリヤ同期を行う。
【００２１】３、受信信号をサンプリング処理により復
調を行うＰＳＫ信号の復調方法において、１サンプリン
グ間を時分割し、各時分割区間にそれぞれ異なる周波数
信号を生成して受信信号を周波数変換し、前記周波数変
換後のＰＳＫ信号のエンベロープと前記サンプリングに
同期した基準クロックとの相関に基づき受信信号の検出
を行い、受信信号の検出後は検出された時分割区間のみ
受信処理を継続し、前記相関に基づきクロック位相誤差
を検出し最適サンプリング信号を内挿により出力し前記
最適サンリング信号を用いてキャリヤ同期を行う。
調を行うＰＳＫ信号の復調方法において、１サンプリン
グ間を時分割し、各時分割区間にそれぞれ異なる周波数
信号を生成して受信信号を周波数変換し、前記周波数変
換後のＰＳＫ信号のエンベロープと前記サンプリングに
同期した基準クロックとの相関に基づき受信信号の検出
を行い、受信信号の検出後は検出された時分割区間のみ
受信処理を継続し、前記相関に基づきクロック位相誤差
を検出し最適サンプリング信号を内挿により出力し前記
最適サンリング信号を用いてキャリヤ同期を行う。
【００２２】また、本発明の復調装置として以下のいず
れかの手段を有する。
れかの手段を有する。
【００２３】１、受信信号をサンプリングするＡ／Ｄ変
換器と、複数の異なる周波数信号を生成する電圧制御発
振器と、アドレス信号に応じて周波数制御信号を生成し
前記電圧制御発振器に出力するオフセット生成回路と、
前記Ａ／Ｄ変換器の出力と前記電圧制御発振器の出力を
入力とする周波数変換器と、前記周波数変換器の出力に
基づき受信信号を検出する受信信号検出器と、前記受信
信号検出器の出力を入力とし異なるキャリヤ周波数オフ
セット範囲の受信に対応して前記オフセット生成回路に
アドレス信号を送出し、受信信号の検出後は当該検出時
のアドレス信号を継続出力するアドレス制御回路。
換器と、複数の異なる周波数信号を生成する電圧制御発
振器と、アドレス信号に応じて周波数制御信号を生成し
前記電圧制御発振器に出力するオフセット生成回路と、
前記Ａ／Ｄ変換器の出力と前記電圧制御発振器の出力を
入力とする周波数変換器と、前記周波数変換器の出力に
基づき受信信号を検出する受信信号検出器と、前記受信
信号検出器の出力を入力とし異なるキャリヤ周波数オフ
セット範囲の受信に対応して前記オフセット生成回路に
アドレス信号を送出し、受信信号の検出後は当該検出時
のアドレス信号を継続出力するアドレス制御回路。
【００２４】２、前記電圧制御発振器部の構成として、
前記電圧制御発振器が生成する複数の異なる周波数信号
の処理情報を一時記憶する記憶装置を有し、前記記憶装
置は前記アドレス制御回路が送出する前記アドレス信号
により前記電圧制御発振器に対する前記周波数信号の処
理情報の読出し及び書込を行う。
前記電圧制御発振器が生成する複数の異なる周波数信号
の処理情報を一時記憶する記憶装置を有し、前記記憶装
置は前記アドレス制御回路が送出する前記アドレス信号
により前記電圧制御発振器に対する前記周波数信号の処
理情報の読出し及び書込を行う。
【００２５】３、前記周波数変換器の出力側の構成とし
て、前記周波数変換器の出力信号にナイキスト帯域制限
を行うフィルタと、前記フィルタ出力のエンベロープを
検波するエンベロープ検波器と、前記サンプリングに同
期した基準クロックを生成する基準クロック生成回路
と、前記エンベロープと基準クロックの相関を計算する
相関器と、前記相関器の出力を積分する積分回路。
て、前記周波数変換器の出力信号にナイキスト帯域制限
を行うフィルタと、前記フィルタ出力のエンベロープを
検波するエンベロープ検波器と、前記サンプリングに同
期した基準クロックを生成する基準クロック生成回路
と、前記エンベロープと基準クロックの相関を計算する
相関器と、前記相関器の出力を積分する積分回路。
【００２６】４、前記フィルタ及び前記積分回路部の構
成として、前記フィルタ及び前記積分回路の処理情報を
それぞれ一時記憶する記憶装置を有し、それぞれ記憶装
置は前記アドレス制御回路が送出する前記アドレス信号
により、前記フィルタ及び前記積分回路に対する対応す
る前記処理情報の読出し及び書込を行うことを特徴とし
ている。
成として、前記フィルタ及び前記積分回路の処理情報を
それぞれ一時記憶する記憶装置を有し、それぞれ記憶装
置は前記アドレス制御回路が送出する前記アドレス信号
により、前記フィルタ及び前記積分回路に対する対応す
る前記処理情報の読出し及び書込を行うことを特徴とし
ている。
【００２７】５、最適サンプリング信号を生成する構成
として、前記フィルタの出力を入力とし、前記相関器の
出力に基づくクロック位相誤差から最適サンプリング信
号を計算する内挿回路。
として、前記フィルタの出力を入力とし、前記相関器の
出力に基づくクロック位相誤差から最適サンプリング信
号を計算する内挿回路。
【００２８】６、受信状態において受信信号のキャリヤ
周波数変動に追随するための構成として、前記内挿回路
の出力を入力とし、受信信号検出回路が受信信号を検出
したとき起動され、前記電圧制御発振器の自動周波数制
御信号を出力するキャリヤ再生回路。
周波数変動に追随するための構成として、前記内挿回路
の出力を入力とし、受信信号検出回路が受信信号を検出
したとき起動され、前記電圧制御発振器の自動周波数制
御信号を出力するキャリヤ再生回路。
【００２９】
【実施例】本発明の実施例について図面を参照し説明す
る。図１は本発明の実施例である復調装置を説明する構
成図である。
る。図１は本発明の実施例である復調装置を説明する構
成図である。
【００３０】この復調装置は、ディジタル変調されたＰ
ＳＫ信号を低速で伝送する衛星通信において、実時間処
理で高速かつ広い周波数範囲にわたって搬送波及びクロ
ックの同期を確立する装置であり、その構成は、入力準
同期直交信号の高調波成分を除去する第１のローパスフ
ィルタ（ＬＰＦ）１と；ローパスフィルタを通した準同
期直交信号をサンプリングするアナログディジタル（Ａ
／Ｄ）コンバータ２と；Ａ／Ｄコンバータ２にサンプリ
ング用クロックを供給するサンプリングクロック発振器
３と；制御電圧によって発振周波数が制御される電圧制
御発振器（ＶＯＣ）４と；ＶＣＯ４のが出力する複数の
周波数信号の処理情報（積分又は積算値）を記憶する第
１のメモリ５と；サンプリング信号の周波数をＶＯＣ４
が出力する信号で変換する周波数変換器６と；周波数変
換器６で周波数変換された信号をナイキィスト帯域制限
する第２のローパスフィルタ７と；ローバスフィルタ７
のフィルタリング操作で必要なデータ情報を記憶する第
２のメモリ８と；受信信号のエンベロープと基準クロッ
クとの相関からクロック誤差を推定することによってク
ロック同期を行うクロック再生回路９と；クロック再生
回路９において相関結果を積分する積分回路の出力信号
から相関値の大きさを計算する電力検波器回路１０と；
受信信号を検出する信号検出回路１１と；アドレスを生
成、制御するアドレス制御回路１２と；アドレス制御回
路１２で生成されたアドレスに対応する周波数オフセッ
トを生成するオフセット生成回路１３と；クロック再生
回路により信号点がサンプルされた直交信号から再生キ
ャリヤを生成するキャリヤ再生回路１４と；キャリヤ再
生回路１４から得られるキャリヤ周波数誤差からキャリ
ヤ周波数の誤差を補正する自動周波数制御回路（ＡＦ
Ｃ）１５と；オフセット生成回路１３とＡＦＣ１５が出
力する信号を加算しＶＣＯ４の発振周波数を制御する加
算器１６；から構成される。
ＳＫ信号を低速で伝送する衛星通信において、実時間処
理で高速かつ広い周波数範囲にわたって搬送波及びクロ
ックの同期を確立する装置であり、その構成は、入力準
同期直交信号の高調波成分を除去する第１のローパスフ
ィルタ（ＬＰＦ）１と；ローパスフィルタを通した準同
期直交信号をサンプリングするアナログディジタル（Ａ
／Ｄ）コンバータ２と；Ａ／Ｄコンバータ２にサンプリ
ング用クロックを供給するサンプリングクロック発振器
３と；制御電圧によって発振周波数が制御される電圧制
御発振器（ＶＯＣ）４と；ＶＣＯ４のが出力する複数の
周波数信号の処理情報（積分又は積算値）を記憶する第
１のメモリ５と；サンプリング信号の周波数をＶＯＣ４
が出力する信号で変換する周波数変換器６と；周波数変
換器６で周波数変換された信号をナイキィスト帯域制限
する第２のローパスフィルタ７と；ローバスフィルタ７
のフィルタリング操作で必要なデータ情報を記憶する第
２のメモリ８と；受信信号のエンベロープと基準クロッ
クとの相関からクロック誤差を推定することによってク
ロック同期を行うクロック再生回路９と；クロック再生
回路９において相関結果を積分する積分回路の出力信号
から相関値の大きさを計算する電力検波器回路１０と；
受信信号を検出する信号検出回路１１と；アドレスを生
成、制御するアドレス制御回路１２と；アドレス制御回
路１２で生成されたアドレスに対応する周波数オフセッ
トを生成するオフセット生成回路１３と；クロック再生
回路により信号点がサンプルされた直交信号から再生キ
ャリヤを生成するキャリヤ再生回路１４と；キャリヤ再
生回路１４から得られるキャリヤ周波数誤差からキャリ
ヤ周波数の誤差を補正する自動周波数制御回路（ＡＦ
Ｃ）１５と；オフセット生成回路１３とＡＦＣ１５が出
力する信号を加算しＶＣＯ４の発振周波数を制御する加
算器１６；から構成される。
【００３１】最初に本発明の概略動作について説明す
る。
る。
【００３２】本発明の装置は、その動作状態について、
ＰＳＫ信号を受信して信号を検出するまでの時分割処理
動作と受信信号検出後の通常信号処理動作に区分され
る。
ＰＳＫ信号を受信して信号を検出するまでの時分割処理
動作と受信信号検出後の通常信号処理動作に区分され
る。
【００３３】信号を検出するまでの時分割処理動作では
１サンプル間を時間分割し、各分割された時間内（時分
割タイムスロット又はチャンネル）で異なるキャリヤ周
波数オフセット範囲の受信信号の検出を実行する。これ
によって１サンプル内の時分割処理で捕捉すべきキャリ
ア周波数全範囲にわたる受信信号の検出を行う。図２は
本発明によりキャリヤの捕捉が可能なオフセット範囲を
示す図である。１サンプル間をＭに分割し、Ｍの分割区
間をそれぞれΔｆＨｚの異なる各キャリア周波数オフセ
ット範囲の受信処理に割り当て、キャリヤ周波数オフセ
ット範囲が−（Ｍ／２）ΔｆＨｚから＋（Ｍ／２）Δｆ
Ｈｚのキャリヤを捕捉できるようにした一例である。
１サンプル間を時間分割し、各分割された時間内（時分
割タイムスロット又はチャンネル）で異なるキャリヤ周
波数オフセット範囲の受信信号の検出を実行する。これ
によって１サンプル内の時分割処理で捕捉すべきキャリ
ア周波数全範囲にわたる受信信号の検出を行う。図２は
本発明によりキャリヤの捕捉が可能なオフセット範囲を
示す図である。１サンプル間をＭに分割し、Ｍの分割区
間をそれぞれΔｆＨｚの異なる各キャリア周波数オフセ
ット範囲の受信処理に割り当て、キャリヤ周波数オフセ
ット範囲が−（Ｍ／２）ΔｆＨｚから＋（Ｍ／２）Δｆ
Ｈｚのキャリヤを捕捉できるようにした一例である。
【００３４】１サンプル内の各分割区間のいずれかの時
分割受信処理で受信信号を検出したとき、当該分割区間
がキャリヤ再生回路１４の入力におけるキャリヤ周波数
オフセットが最小になる最適な分割処理区間となる。受
信信号の検出後は信号が検出された分割区間を最適な時
分割処理区間として設定し、他の時分割処理動作を停止
し通常信号処理動作に移行する。
分割受信処理で受信信号を検出したとき、当該分割区間
がキャリヤ再生回路１４の入力におけるキャリヤ周波数
オフセットが最小になる最適な分割処理区間となる。受
信信号の検出後は信号が検出された分割区間を最適な時
分割処理区間として設定し、他の時分割処理動作を停止
し通常信号処理動作に移行する。
【００３５】次に各構成の詳細動作について記述する。
以降、前記最適な時分割処理区間（時分割タイムスロッ
ト又はチャンネル）で得られた受信信号に対しキャリヤ
再生回路１４がキャリヤ同期を開始し復調動作を行う。
以降、前記最適な時分割処理区間（時分割タイムスロッ
ト又はチャンネル）で得られた受信信号に対しキャリヤ
再生回路１４がキャリヤ同期を開始し復調動作を行う。
【００３６】受信ＰＳＫ信号を準同期検波した後、受信
信号を第１のローパスフィルタ１に通して高周波成分を
除去し、Ａ／Ｄ変換器２でサンプリングする。サンプリ
ングした信号をＶＣＯ４が出力する信号で周波数変換
し、周波数変換した信号を第２のローパスフィルタ７で
ナイキスト帯域制限を行う。
信号を第１のローパスフィルタ１に通して高周波成分を
除去し、Ａ／Ｄ変換器２でサンプリングする。サンプリ
ングした信号をＶＣＯ４が出力する信号で周波数変換
し、周波数変換した信号を第２のローパスフィルタ７で
ナイキスト帯域制限を行う。
【００３７】ＶＣＯ４は図３に示すような加算器３１と
遅延回路３２からなる積分器と、制限関数と余弦関数の
情報が格納され、前記積分器出力を正弦値及び余弦値に
変換するＲＯＭ３３から構成できる。信号検出されるま
ですなわち時分割処理の間、時分割区間の最初にアドレ
ス制御回路１２で指定されたアドレスに格納されている
数値をメモリ５から遅延回路３２にロードする。ロード
値を入力信号と積算し積算値をメモリ５に格納するとと
もにＲＯＭ３３へ出力する。１サンプル後には、アドレ
ス制御回路１２で示されるアドレスに対応した時分割区
間で再びメモリ５に格納した積分値を遅延回路３２にロ
ードする。ＲＯＭ３３からはサンプリングした信号の周
波数変換用に直交信号が出力される。このようにして受
信信号が検出されるまで、ＶＣＯ４はアドレス制御回路
１２が指定するアドレスに対応したサンプリング毎の各
時分割区間において独立に動作する。
遅延回路３２からなる積分器と、制限関数と余弦関数の
情報が格納され、前記積分器出力を正弦値及び余弦値に
変換するＲＯＭ３３から構成できる。信号検出されるま
ですなわち時分割処理の間、時分割区間の最初にアドレ
ス制御回路１２で指定されたアドレスに格納されている
数値をメモリ５から遅延回路３２にロードする。ロード
値を入力信号と積算し積算値をメモリ５に格納するとと
もにＲＯＭ３３へ出力する。１サンプル後には、アドレ
ス制御回路１２で示されるアドレスに対応した時分割区
間で再びメモリ５に格納した積分値を遅延回路３２にロ
ードする。ＲＯＭ３３からはサンプリングした信号の周
波数変換用に直交信号が出力される。このようにして受
信信号が検出されるまで、ＶＣＯ４はアドレス制御回路
１２が指定するアドレスに対応したサンプリング毎の各
時分割区間において独立に動作する。
【００３８】受信信号が検出されると、アドレス制御回
路１２は受信信号が検出された処理区間に対応するアド
レスを設定（固定）し、そのアドレスに格納された積分
値をロードする。ロード後のサンプル毎の処理は、分割
処理をしないでその積分値を使用した処理が継続して行
われる。
路１２は受信信号が検出された処理区間に対応するアド
レスを設定（固定）し、そのアドレスに格納された積分
値をロードする。ロード後のサンプル毎の処理は、分割
処理をしないでその積分値を使用した処理が継続して行
われる。
【００３９】ナイキスト帯域制限を行う第２のローパス
フィルタ７は、図４に示すようにシフトレジスタ４１、
フィルタ係数Ｃ1 ，Ｃ2 ，…Ｃn ，乗算器，加算器４２
より構成される。図４は直交信号の一成分（同相成分ま
たは直交成分）に対する構成であるが、もう一方の成分
についても同様に構成できる。
フィルタ７は、図４に示すようにシフトレジスタ４１、
フィルタ係数Ｃ1 ，Ｃ2 ，…Ｃn ，乗算器，加算器４２
より構成される。図４は直交信号の一成分（同相成分ま
たは直交成分）に対する構成であるが、もう一方の成分
についても同様に構成できる。
【００４０】同図のローパスフィルタ７の動作も受信信
号が検出されるまでは、時分割処理により実行される。
時分割区間の最初にアドレス制御回路１２で指定された
アドレスに格納されているデータ（ｎサンプル値）をメ
モリ８からシフトレジスタ４１にロードする。ロードさ
れたデータを１ビット（１サンプル値分）シフトすると
同時に新しいデータ（１サンプル値）を取り込む。更新
されたシフトレジスタのデータをメモリ８に格納すると
ともに各データとフィルタ係数の積和演算を実行する。
１サンプル後には、アドレス制御回路１２で示されるア
ドレスに対応した時分割区間でメモリ８に格納したデー
タをシフトレジスタ４１にロードする。つまり受信信号
が検出されるまでは、アドレス制御回路１２が指定する
アドレスに対応したサンプリング毎の各時分割区間にお
いて独立（時分割的）にフィルタ処理を実行する。
号が検出されるまでは、時分割処理により実行される。
時分割区間の最初にアドレス制御回路１２で指定された
アドレスに格納されているデータ（ｎサンプル値）をメ
モリ８からシフトレジスタ４１にロードする。ロードさ
れたデータを１ビット（１サンプル値分）シフトすると
同時に新しいデータ（１サンプル値）を取り込む。更新
されたシフトレジスタのデータをメモリ８に格納すると
ともに各データとフィルタ係数の積和演算を実行する。
１サンプル後には、アドレス制御回路１２で示されるア
ドレスに対応した時分割区間でメモリ８に格納したデー
タをシフトレジスタ４１にロードする。つまり受信信号
が検出されるまでは、アドレス制御回路１２が指定する
アドレスに対応したサンプリング毎の各時分割区間にお
いて独立（時分割的）にフィルタ処理を実行する。
【００４１】受信信号が検出されると受信信号が検出さ
れた最適処理区間に対応するアドレスを設定（固定）
し、そのアドレスに格納されたデータをシフトレジスタ
４１にロードする。ロード後のサンプリング毎の処理
は、分割処理しないでそのデータを使用したフィルタ処
理を継続して行う。
れた最適処理区間に対応するアドレスを設定（固定）
し、そのアドレスに格納されたデータをシフトレジスタ
４１にロードする。ロード後のサンプリング毎の処理
は、分割処理しないでそのデータを使用したフィルタ処
理を継続して行う。
【００４２】帯域制限された信号はクロック再生回路９
へ入力され、受信変調信号のエンベロープと基準クロッ
ク信号との位相相関からクロックの同期を行う。
へ入力され、受信変調信号のエンベロープと基準クロッ
ク信号との位相相関からクロックの同期を行う。
【００４３】クロック再生回路９は図５に示すように、
ローパスフィルタ７で帯域制限された直交信号のエンベ
ロープを検波するエンペロープ検波器５１と、サンプリ
ングクロック発振器３から出力されるサンプリングクロ
ックをもとに基準複素正弦波を生成する基準クロック生
成回路５２と、エンベロープと基準信号正弦波の相関を
計算する相関器５３と、相関器５３の出力を平均する積
分回路５４と；積分回路５４に必要な情報を記憶する第
３のメモリ回路５５と、アークタンジェントを計算する
アークタンジェント計算回路５６と、内挿回路７と、か
ら構成される。
ローパスフィルタ７で帯域制限された直交信号のエンベ
ロープを検波するエンペロープ検波器５１と、サンプリ
ングクロック発振器３から出力されるサンプリングクロ
ックをもとに基準複素正弦波を生成する基準クロック生
成回路５２と、エンベロープと基準信号正弦波の相関を
計算する相関器５３と、相関器５３の出力を平均する積
分回路５４と；積分回路５４に必要な情報を記憶する第
３のメモリ回路５５と、アークタンジェントを計算する
アークタンジェント計算回路５６と、内挿回路７と、か
ら構成される。
【００４４】クロック再生回路９では、まず、第２のロ
ーパスフィルタ７で帯域制限された信号から変調周期当
たりＮサンプルで信号のエンベロープをエンベロープ検
波器５１において計算する。エンベロープ信号Ｖｅ（ｎ
Ｔｓ）は、サンプル周期をＴｓ、直交信号の同相成分、
直交成分をそれぞれＩ（ｎＴｓ）、Ｑ（ｎＴｓ）とする
と、
ーパスフィルタ７で帯域制限された信号から変調周期当
たりＮサンプルで信号のエンベロープをエンベロープ検
波器５１において計算する。エンベロープ信号Ｖｅ（ｎ
Ｔｓ）は、サンプル周期をＴｓ、直交信号の同相成分、
直交成分をそれぞれＩ（ｎＴｓ）、Ｑ（ｎＴｓ）とする
と、
【００４５】
【００４６】で計算される。
【００４７】次に計算したエンベロープと、サンプリン
グクロックから基準クロック生成回路５２で生成したほ
ぼ変調クロックに相当する周波数１／ＮＴｓの基準複素
正弦波との位相相関を相関器５３により計算し、この位
相相関値を積分回路５４で積分する。
グクロックから基準クロック生成回路５２で生成したほ
ぼ変調クロックに相当する周波数１／ＮＴｓの基準複素
正弦波との位相相関を相関器５３により計算し、この位
相相関値を積分回路５４で積分する。
【００４８】積分回路５４の構成例を第３のメモリとと
もに図６に示す。積分回路５４はシフトレジスタ６１、
加算器６２から構成される。ただし、図６は直交信号の
一成分（同相成分又は直交成分）に対する構成例であ
り、他方の成分については同様に構成することができ
る。
もに図６に示す。積分回路５４はシフトレジスタ６１、
加算器６２から構成される。ただし、図６は直交信号の
一成分（同相成分又は直交成分）に対する構成例であ
り、他方の成分については同様に構成することができ
る。
【００４９】受信信号が検出されるまでの時分割処理で
は、時分割区間の最初にアドレス制御回路１２で指定さ
れたアドレスに格納されているデータを第３のメモリ５
５あらシフトレジスタ６１にロードする。ロードされた
データを１ビットシフトすると同時に新しいデータを取
り込む。更新されたシフトレジスタのデータを第３のメ
モリ５５に格納し、シフトレジスタ６１の各データを加
算する。１サンプル後にはアドレス制御回路１２で示さ
れるアドレスに対応したサンプリング毎の時分割区間で
再び第３のメモリ５５に格納したデータがシフトレジス
タ６１にロードされる。受信信号が検出されるまで、ア
ドレス制御回路１２が指定するアドレスに対応したサン
プリング毎の各時分割区間において独立に積分を実行す
る。
は、時分割区間の最初にアドレス制御回路１２で指定さ
れたアドレスに格納されているデータを第３のメモリ５
５あらシフトレジスタ６１にロードする。ロードされた
データを１ビットシフトすると同時に新しいデータを取
り込む。更新されたシフトレジスタのデータを第３のメ
モリ５５に格納し、シフトレジスタ６１の各データを加
算する。１サンプル後にはアドレス制御回路１２で示さ
れるアドレスに対応したサンプリング毎の時分割区間で
再び第３のメモリ５５に格納したデータがシフトレジス
タ６１にロードされる。受信信号が検出されるまで、ア
ドレス制御回路１２が指定するアドレスに対応したサン
プリング毎の各時分割区間において独立に積分を実行す
る。
【００５０】受信信号が検出されると受信信号が検出さ
れた最適処理区間に対応するアドレスが設定（固定）さ
れ、時分割動作を停止しそのアドレスに格納されたデー
タをシフトレジスタ６１にロードする。ロード後のサン
プリング毎においてそのデータを使用して積分を行う。
れた最適処理区間に対応するアドレスが設定（固定）さ
れ、時分割動作を停止しそのアドレスに格納されたデー
タをシフトレジスタ６１にロードする。ロード後のサン
プリング毎においてそのデータを使用して積分を行う。
【００５１】積分回路５４の出力は、アークタンジェン
トが計算され、受信変調信号と基準複素正弦波との位相
差が推定される。この位相誤差θ（ｎＴｓ）は、
トが計算され、受信変調信号と基準複素正弦波との位相
差が推定される。この位相誤差θ（ｎＴｓ）は、
【００５２】
【００５３】と表される。ここで、Ｌは積分シンボル
数；ａｒｇ（ｘ）はアークタンジェントの操作を示す。
数；ａｒｇ（ｘ）はアークタンジェントの操作を示す。
【００５４】クロックの位相誤差θ（ｎＴｓ）は、真の
クロックタイミングとサンプルタイミングの誤差を示
し、真のクロックタイミングに最も近いサンプリング点
とその両側のサンプリング点を利用して、内挿により信
号サンプル値（真のクロックタイミングでサンプリング
した信号）を求めることができる。
クロックタイミングとサンプルタイミングの誤差を示
し、真のクロックタイミングに最も近いサンプリング点
とその両側のサンプリング点を利用して、内挿により信
号サンプル値（真のクロックタイミングでサンプリング
した信号）を求めることができる。
【００５５】真のクロックタイミングに最も近いサンプ
ルをＳ（０）、その両隣のサンプルをＳ（−Ｔｓ）、Ｓ
（Ｔｓ）とし、規格化内挿タイミングをｔ＝Ｎθ（ｎＴ
ｓ）／２πと定義すると２次のラグランジュ補間法を用
いて内挿タイミングＳｉ（ｔ）は、
ルをＳ（０）、その両隣のサンプルをＳ（−Ｔｓ）、Ｓ
（Ｔｓ）とし、規格化内挿タイミングをｔ＝Ｎθ（ｎＴ
ｓ）／２πと定義すると２次のラグランジュ補間法を用
いて内挿タイミングＳｉ（ｔ）は、
【００５６】
【００５７】と表現できる。ここで、Ｃ-1＝ｔ（ｔ−
１）／２、Ｃ0 ＝−（ｔ＋１）（ｔ−１）、Ｃ+1＝ｔ
（ｔ＋１）／２とおく。この係数Ｃｎは規格化内挿タイ
ミングｔの関数であることから予めテーブルで用意し、
サンプリングデータとの積和により信号サンプル値が得
られる。
１）／２、Ｃ0 ＝−（ｔ＋１）（ｔ−１）、Ｃ+1＝ｔ
（ｔ＋１）／２とおく。この係数Ｃｎは規格化内挿タイ
ミングｔの関数であることから予めテーブルで用意し、
サンプリングデータとの積和により信号サンプル値が得
られる。
【００５８】また、位相相関を積分した結果は電力検波
回路で大きさが次式により計算される。
回路で大きさが次式により計算される。
【００５９】
【００６０】ここで、ａｂｓ（）は絶対値操作を示す。
【００６１】この相関値の大きさと予め定めたスレッシ
ュホルドと比較することによって信号検出回路１１で信
号を受信したか否かを判定する。この判定結果はアドレ
ス制御回路１２及びキャリヤ再生回路１４へ入力され、
キャリヤ同期を起動する。
ュホルドと比較することによって信号検出回路１１で信
号を受信したか否かを判定する。この判定結果はアドレ
ス制御回路１２及びキャリヤ再生回路１４へ入力され、
キャリヤ同期を起動する。
【００６２】アドレス制御回路１２は、受信信号を検出
するまではサンプリング毎の時分割処理においてアドレ
ス信号を制御し、第１のメモリ５、第２のメモリ８、第
３のメモリ５５、オフセット発生回路１３に供給する。
アドレス信号はサンプリング毎の時分割区間及びオフセ
ット生成回路１３が出力する周波数制御信号に対応し、
各時分割区間はそれぞれ異なるキャリヤ周波数オフセッ
ト範囲の受信信号検出処理を表す。
するまではサンプリング毎の時分割処理においてアドレ
ス信号を制御し、第１のメモリ５、第２のメモリ８、第
３のメモリ５５、オフセット発生回路１３に供給する。
アドレス信号はサンプリング毎の時分割区間及びオフセ
ット生成回路１３が出力する周波数制御信号に対応し、
各時分割区間はそれぞれ異なるキャリヤ周波数オフセッ
ト範囲の受信信号検出処理を表す。
【００６３】受信信号が信号検出回路１１で検出される
と、アドレス制御回路１２は受信信号が検出された時分
割区間の処理をキャリヤ再生回路入力におけるキャリヤ
周波数オフセットが最小となる最適処理区間として、そ
の処理区間に対応するアドレスを第１のメモリ５、第２
のメモリ８、第３のメモリ５５、オフセット発生回路１
３に設定する。受信信号の検出後はサンプリング毎の時
分割処理を停止し最適時分割処理区間だけの同期処理を
実行する。
と、アドレス制御回路１２は受信信号が検出された時分
割区間の処理をキャリヤ再生回路入力におけるキャリヤ
周波数オフセットが最小となる最適処理区間として、そ
の処理区間に対応するアドレスを第１のメモリ５、第２
のメモリ８、第３のメモリ５５、オフセット発生回路１
３に設定する。受信信号の検出後はサンプリング毎の時
分割処理を停止し最適時分割処理区間だけの同期処理を
実行する。
【００６４】オフセット生成回路１３はアドレス制御回
路１２で制御されるアドレス信号に対応する周波数制御
信号を出力し、加算器１６を通じてＶＣＯ４を制御す
る。
路１２で制御されるアドレス信号に対応する周波数制御
信号を出力し、加算器１６を通じてＶＣＯ４を制御す
る。
【００６５】一方、クロック再生回路９で得られた信号
サンプル値はキャリヤ再生回路１４に入力され、キャリ
ヤ再生回路１４は信号検出回路１１からの受信信号検出
信号によりキャリヤ再生を起動し、同期検波により受信
信号を復調する。キャリヤ再生回路１４は、ＪＯＨＮ
ＷＩＬＥＹ ＆ ＳＯＮＳ，Ｉｎｃから出版されている
Ｆ．Ｍ．Ｇａｒｄｎｅｒ著書の「Ｐｈａｓｅ Ｌｏｃｋ
Ｔｅｃｈｎｉｑｕｅｓ」に主要な例が紹介されてい
る。受信信号のキャリヤ周波数変動に追従するためキャ
リヤ周波数誤差を抽出し、ＡＦＣ１５によりＶＣＯ４を
制御する。
サンプル値はキャリヤ再生回路１４に入力され、キャリ
ヤ再生回路１４は信号検出回路１１からの受信信号検出
信号によりキャリヤ再生を起動し、同期検波により受信
信号を復調する。キャリヤ再生回路１４は、ＪＯＨＮ
ＷＩＬＥＹ ＆ ＳＯＮＳ，Ｉｎｃから出版されている
Ｆ．Ｍ．Ｇａｒｄｎｅｒ著書の「Ｐｈａｓｅ Ｌｏｃｋ
Ｔｅｃｈｎｉｑｕｅｓ」に主要な例が紹介されてい
る。受信信号のキャリヤ周波数変動に追従するためキャ
リヤ周波数誤差を抽出し、ＡＦＣ１５によりＶＣＯ４を
制御する。
【００６６】本発明の方法及び装置は、クロックの輝線
スペクトラムが強調されたプリアンブルをバースト信号
の先頭に付加することによってより高速の同期が可能で
あるが、移動体衛星通信環境で起こり得るシャドーイン
グによりプリアンブルが失われた場合のような変調信号
に対しても適用できる。
スペクトラムが強調されたプリアンブルをバースト信号
の先頭に付加することによってより高速の同期が可能で
あるが、移動体衛星通信環境で起こり得るシャドーイン
グによりプリアンブルが失われた場合のような変調信号
に対しても適用できる。
【００６７】
【発明の効果】以上説明したように本発明の復調方法及
び復調装置では、受信信号が検出されるまで１サンプル
間を時分割し、その各分割区間において受信変調信号エ
ンベロープと基準クロックの相関により異なるキャリヤ
周波数オフセット範囲の受信信号の検出を行うことによ
ってクロック及びキャリヤの同期を行うため、装置規模
を小さくでき、また、ＰＳＫ信号を低速伝送する衛星通
信において、実時間処理で高速かつ広い周波数範囲にわ
たって搬送波及びクロックの同期を確立することを可能
とし、移動体衛星通信環境に適応するという効果があ
る。
び復調装置では、受信信号が検出されるまで１サンプル
間を時分割し、その各分割区間において受信変調信号エ
ンベロープと基準クロックの相関により異なるキャリヤ
周波数オフセット範囲の受信信号の検出を行うことによ
ってクロック及びキャリヤの同期を行うため、装置規模
を小さくでき、また、ＰＳＫ信号を低速伝送する衛星通
信において、実時間処理で高速かつ広い周波数範囲にわ
たって搬送波及びクロックの同期を確立することを可能
とし、移動体衛星通信環境に適応するという効果があ
る。
【図１】本発明に関する一実施例を示す図である。
【図２】捕捉可能なキャリヤのオフセット範囲を示す図
である。
である。
【図３】ＶＣＯ及び第１のメモリの構成例を示す図であ
る。
る。
【図４】第２のローパスフィルタ及び第２のメモリの構
成例を示す図である。
成例を示す図である。
【図５】積分回路と第３のメモリの構成例を示す図であ
る。
る。
【図６】積分回路と第３のメモリの構成例を示す図であ
る。
る。
【図７】従来の技術を示す図である。
１ 第１のローパスフィルタ ２ Ａ／Ｄコンバータ ３ サンプリングクロック発振器 ４ 電圧制御発振器（ＶＣＯ） ５ 第１のメモリ ６ 周波数変換器 ７ 第２のローパスフィルタ ８ 第２のメモリ ９ クロック再生回路 １０ 電力検波回路 １１ 信号検出回路 １２ アドレス制御回路 １３ オフセット生成回路 １４ キャリヤ再生回路 １５ 自動周波数制御回路（ＡＦＣ） １６ 加算器 ３１ 加算器 ３２ 遅延回路 ３３ リードオンリーメモリ（ＲＯＭ） ４１ シフトレジスタ ４２ 加算器 ５１ エンベロープ検波器 ５２ 基準クロック生成回路 ５３ 相関器 ５４ 積分回路 ５５ 第３のメモリ ５６ アークタンジェント計算回路 ５７ 内挿回路 ６１ シフトレジスタ ６２ 加算器
Claims (9)
- 【請求項１】 受信信号をサンプリング処理により復調
を行うＰＳＫ信号の復調方法において、１サンプリング
間を時分割し、各時分割区間にそれぞれ異なるキャリヤ
周波数オフセット範囲の受信信号の検出を行い、受信信
号の検出後は検出された時分割区間のみ受信処理を継続
し、キャリヤ同期を行うことを特徴とするＰＳＫ信号の
復調方法。 - 【請求項２】 受信信号をサンプリング処理により復調
を行うＰＳＫ信号の復調方法において、１サンプリング
間を時分割し、各時分割区間にそれぞれ異なる周波数信
号を生成して受信信号を周波数変換し、前記周波数変換
後のＰＳＫ信号のエンベロープと前記サンプリングに同
期した基準クロックとの相関に基づき受信信号の検出を
行い、受信信号の検出後は検出された時分割区間のみ受
信処理を継続し、キャリヤ同期を行うことを特徴とする
ＰＳＫ信号の復調方法。 - 【請求項３】 受信信号をサンプリング処理により復調
を行うＰＳＫ信号の復調方法において、１サンプリング
間を時分割し、各時分割区間にそれぞれ異なる周波数信
号を生成して受信信号を周波数変換し、前記周波数変換
後のＰＳＫ信号のエンベロープと前記サンプリングに同
期した基準クロックとの相関に基づき受信信号の検出を
行い、受信信号の検出後は検出された時分割区間のみ受
信処理を継続し、前記相関に基づきクロック位相誤差を
検出し最適サンプリング信号を内挿により出力し前記最
適サンプリング信号を用いてキャリヤ同期を行ういこと
を特徴とするＰＳＫ信号の復調方法。 - 【請求項４】 受信信号をサンプリングするＡ／Ｄ変換
器と、複数の異なる周波数信号を生成する電圧制御発振
器と、アドレス信号に応じて周波数制御信号を生成し前
記電圧制御発振器に出力するオフセット生成回路と、前
記Ａ／Ｄ変換器の出力と前記電圧制御発振器の出力を入
力とする周波数変換器と、前記周波数変換器の出力に基
づき受信信号を検出する受信信号検出器と、前記受信信
号検出器の出力を入力とし異なるキャリヤ周波数オフセ
ット範囲の受信に対応して前記オフセット生成回路にア
ドレス信号を送出し、受信信号の検出後は当該検出時の
アドレス信号を継続出力するアドレス制御回路とを具備
することを特徴とするＰＳＫ信号の復調装置。 - 【請求項５】 前記電圧制御発振器が生成する複数の異
なる周波数信号の処理情報を一時記憶する記憶装置を有
し、前記記憶装置は前記アドレス制御回路が送出する前
記アドレス信号により前記電圧制御発振器に対する前記
周波数信号の処理情報の読出し及び書込を行うことを特
徴とする請求項４記載のＰＳＫ信号の復調装置。 - 【請求項６】 前記周波数変換器の出力信号にナイキス
ト帯域制限を行うフィルタと、前記フィルタ出力のエン
ベロープを検波するエンベロープ検波器と、前記サンプ
リングに同期した基準クロックを生成する基準クロック
生成回路と、前記エンベロープと基準クロックの相関を
計算する相関器と、前記相関器の出力を積分する積分回
路とを具備することを特徴とする前記請求項４又は５記
載のＰＳＫ信号の復調装置。 - 【請求項７】 前記フィルタ及び前記積分回路の処理情
報をそれぞれ一時記憶する記憶装置を有し、それぞれの
記憶装置は前記アドレス制御回路が送出する前記アドレ
ス信号により、前記フィルタ及び前記積分回路に対する
対応する前記処理情報の読出し及び書込を行うことを特
徴とする請求項６記載のＰＳＫ信号の復調装置。 - 【請求項８】 前記フィルタの出力を入力とし、前記相
関器の出力に基づくクロック位相誤差から最適サンプリ
ング信号を計算する内挿回路を具備することを特徴とす
る請求項６又は７記載のＰＳＫ信号の復調装置。 - 【請求項９】 前記内挿回路の出力を入力とし、受信信
号検出回路が受信信号を検出したとき起動され、前記電
圧制御発振器の自動周波数制御信号を出力するキャリヤ
再生回路を具備することを特徴とする請求項８記載のＰ
ＳＫ信号の復調装置。
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07047057A JP3077881B2 (ja) | 1995-03-07 | 1995-03-07 | 復調方法及び復調装置 |
| AU47928/96A AU707623B2 (en) | 1995-03-07 | 1996-03-06 | PSK signal demodulation method and apparatus |
| US08/775,707 US5727027A (en) | 1995-03-07 | 1996-12-17 | PSK signal demodulation method and apparatus |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP07047057A JP3077881B2 (ja) | 1995-03-07 | 1995-03-07 | 復調方法及び復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08251243A true JPH08251243A (ja) | 1996-09-27 |
| JP3077881B2 JP3077881B2 (ja) | 2000-08-21 |
Family
ID=12764536
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP07047057A Expired - Fee Related JP3077881B2 (ja) | 1995-03-07 | 1995-03-07 | 復調方法及び復調装置 |
Country Status (3)
| Country | Link |
|---|---|
| US (1) | US5727027A (ja) |
| JP (1) | JP3077881B2 (ja) |
| AU (1) | AU707623B2 (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2007239271A (ja) * | 2006-03-07 | 2007-09-20 | Toto Ltd | 小便器洗浄装置及び小便器洗浄システム |
| JP2008507197A (ja) * | 2004-07-15 | 2008-03-06 | トムソン ライセンシング | キャリア再生を向上させるシステム及び方法 |
| WO2024004454A1 (ja) * | 2022-06-27 | 2024-01-04 | 株式会社Ｊｖｃケンウッド | 同期検出装置、同期検出方法および同期検出プログラム |
Families Citing this family (18)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP3609205B2 (ja) * | 1996-06-14 | 2005-01-12 | 株式会社東芝 | 移動通信機およびそのａｆｃ初期値設定方法 |
| FR2753856B1 (fr) * | 1996-09-23 | 1998-12-18 | Procede et dispositif de detection de l'erreur sur la frequence d'une porteuse | |
| US6046683A (en) * | 1996-12-31 | 2000-04-04 | Lucent Technologies Inc. | Modulated backscatter location system |
| US6456668B1 (en) * | 1996-12-31 | 2002-09-24 | Lucent Technologies Inc. | QPSK modulated backscatter system |
| US5937013A (en) * | 1997-01-03 | 1999-08-10 | The Hong Kong University Of Science & Technology | Subharmonic quadrature sampling receiver and design |
| KR100494311B1 (ko) * | 1997-05-06 | 2005-08-10 | 디지털 비디오 시스템스 인코퍼레이션 | 모터의회전유무출력장치 |
| JP3080601B2 (ja) * | 1997-06-06 | 2000-08-28 | 株式会社ケンウッド | 搬送波再生回路 |
| FR2776436B1 (fr) * | 1998-03-19 | 2002-11-29 | Sgs Thomson Microelectronics | Filtre numerique pour boucle de correction de rotation d'un demodulateur qpsk ou qam |
| US6078630A (en) * | 1998-04-23 | 2000-06-20 | Lucent Technologies Inc. | Phase-based receiver with multiple sampling frequencies |
| KR100529150B1 (ko) | 1999-06-24 | 2005-11-16 | 매그나칩 반도체 유한회사 | 주파수 옵셋 및 위상 에러를 동시에 줄이는 반송파 주파수 복구 방법 및 장치 |
| US6807242B1 (en) | 1999-10-07 | 2004-10-19 | Advantest Corporation | Apparatus and a method for calculation of a correlation value corresponding to a frequency error, and a recording medium with a recorded correlation value calculation program |
| US6775084B1 (en) * | 2000-02-14 | 2004-08-10 | Stmicroelectronics, Inc. | Circuit and method for determining the phase difference between a sample clock and a sampled signal |
| US6369710B1 (en) | 2000-03-27 | 2002-04-09 | Lucent Technologies Inc. | Wireless security system |
| US7016661B2 (en) * | 2003-10-10 | 2006-03-21 | Motorola, Inc. | Multi-mode receiver for frequency error mitigation |
| CN102484578A (zh) * | 2009-05-29 | 2012-05-30 | 汤姆森特许公司 | 用于卫星系统的改进的同步检测和频率恢复 |
| US8630821B2 (en) * | 2011-07-25 | 2014-01-14 | Qualcomm Incorporated | High speed data testing without high speed bit clock |
| JP6075192B2 (ja) * | 2013-04-30 | 2017-02-08 | 富士通株式会社 | 電子回路 |
| US11012106B2 (en) | 2016-09-23 | 2021-05-18 | Qualcomm Incorporated | Implementation of improved omni mode signal reception |
Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583313A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 復調回路 |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2194091B1 (ja) * | 1972-05-10 | 1977-04-01 | Centre Nat Etd Spatiales | |
| US3906376A (en) * | 1974-06-03 | 1975-09-16 | Rockwell International Corp | Synchronous differentially coherent PSK demodulation |
| FR2368184A1 (fr) * | 1976-10-18 | 1978-05-12 | Ibm France | Systeme de synchronisation de porteuse pour demodulateur de phase coherent |
| US4320345A (en) * | 1980-04-28 | 1982-03-16 | Sangamo Weston, Inc. | Adaptive differential PSK demodulator |
| US4457005A (en) * | 1981-12-07 | 1984-06-26 | Motorola, Inc. | Digital coherent PSK demodulator and detector |
| JPH0654923B2 (ja) * | 1985-04-09 | 1994-07-20 | 日本電気株式会社 | 変復調装置の動作制御方式 |
| US4888793A (en) * | 1988-05-06 | 1989-12-19 | Motorola, Inc. | Phase correcting DPSK/PSK receiver with digitally stored phase correction derived from received data |
| JPH03188738A (ja) * | 1989-12-19 | 1991-08-16 | Kokusai Denshin Denwa Co Ltd <Kdd> | Ｐｓｋ信号復調方式及び装置 |
| EP0527249B1 (en) * | 1991-08-09 | 1997-12-17 | Nec Corporation | Carrier recovery apparatus for digital satellite communication system |
| US5488629A (en) * | 1993-02-17 | 1996-01-30 | Matsushita Electric Industrial Co., Ltd. | Signal processing circuit for spread spectrum communications |
-
1995
- 1995-03-07 JP JP07047057A patent/JP3077881B2/ja not_active Expired - Fee Related
-
1996
- 1996-03-06 AU AU47928/96A patent/AU707623B2/en not_active Ceased
- 1996-12-17 US US08/775,707 patent/US5727027A/en not_active Expired - Fee Related
Patent Citations (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0583313A (ja) * | 1991-09-19 | 1993-04-02 | Nec Corp | 復調回路 |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2008507197A (ja) * | 2004-07-15 | 2008-03-06 | トムソン ライセンシング | キャリア再生を向上させるシステム及び方法 |
| US7991086B2 (en) | 2004-07-15 | 2011-08-02 | Thomson Licensing | System and method for improved carrier recovery |
| JP2007239271A (ja) * | 2006-03-07 | 2007-09-20 | Toto Ltd | 小便器洗浄装置及び小便器洗浄システム |
| WO2024004454A1 (ja) * | 2022-06-27 | 2024-01-04 | 株式会社Ｊｖｃケンウッド | 同期検出装置、同期検出方法および同期検出プログラム |
Also Published As
| Publication number | Publication date |
|---|---|
| JP3077881B2 (ja) | 2000-08-21 |
| AU707623B2 (en) | 1999-07-15 |
| AU4792896A (en) | 1996-09-19 |
| US5727027A (en) | 1998-03-10 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3077881B2 (ja) | 復調方法及び復調装置 | |
| CA2074974C (en) | Demodulator for digitally modulated wave | |
| JP4366808B2 (ja) | タイミングエラー検出回路および復調回路とその方法 | |
| JPH0787149A (ja) | 復調装置 | |
| EP1039703B1 (en) | PSK demodulator with correction of DC offset | |
| US6191649B1 (en) | Quadrature demodulator and method for quadrature demodulation | |
| US5914985A (en) | Digital demodulator | |
| CA2048933C (en) | Carrier aquisition apparatus for digital satellite communication system | |
| EP0486839B1 (en) | Quasi-coherent MPSK demodulator | |
| JP3028063B2 (ja) | 搬送波位相同期回路 | |
| JP2000041074A (ja) | 復調装置 | |
| JP3342967B2 (ja) | Ｏｆｄｍ同期復調回路 | |
| JPH07297871A (ja) | Ｔｄｍａデータ受信装置 | |
| JP3148090B2 (ja) | Ｏｆｄｍ信号同期復調器 | |
| JPH07297872A (ja) | 復調装置 | |
| JP4003386B2 (ja) | クロック信号再生装置および受信装置、クロック信号再生方法および受信方法 | |
| US7697637B2 (en) | Demodulation circuit and demodulating method | |
| JP3695920B2 (ja) | 搬送波再生回路および搬送波再生方法 | |
| JP3926945B2 (ja) | キャリア再生回路及びキャリア再生方法 | |
| JP3086144B2 (ja) | バースト復調器 | |
| JPH0758794A (ja) | 位相比較回路 | |
| JP2001103107A (ja) | ディジタルコスタスループ回路 | |
| JPH0678009A (ja) | デジタル変調波の搬送波再生回路 | |
| JP2940222B2 (ja) | 搬送波再生装置 | |
| JPH0758944B2 (ja) | 時分割多重通信用自動周波数制御回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080616 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090616 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100616 Year of fee payment: 10 |
|
| LAPS | Cancellation because of no payment of annual fees |