JP2001103107A - ディジタルコスタスループ回路 - Google Patents

ディジタルコスタスループ回路

Info

Publication number
JP2001103107A
JP2001103107A JP27654499A JP27654499A JP2001103107A JP 2001103107 A JP2001103107 A JP 2001103107A JP 27654499 A JP27654499 A JP 27654499A JP 27654499 A JP27654499 A JP 27654499A JP 2001103107 A JP2001103107 A JP 2001103107A
Authority
JP
Japan
Prior art keywords
frequency
data
synchronization
signal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Withdrawn
Application number
JP27654499A
Other languages
English (en)
Inventor
Masatoshi Yuasa
正俊 湯浅
Sachikazu Kita
祥和 喜多
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Sanyo Electric Co Ltd
Original Assignee
Sanyo Electric Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Sanyo Electric Co Ltd filed Critical Sanyo Electric Co Ltd
Priority to JP27654499A priority Critical patent/JP2001103107A/ja
Publication of JP2001103107A publication Critical patent/JP2001103107A/ja
Withdrawn legal-status Critical Current

Links

Landscapes

  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Abstract

(57)【要約】 【構成】 ディジタルコスタスループ回路22は周波数
誤差検出回路30を含み、周波数誤差検出回路30は
I′信号とQ′信号とに基づいて周波数誤差を検出す
る。このディジタルコスタスループ回路22では、位相
がロックしたにも拘わらず、同期ワード信号を検出でき
ない場合には、同期検出回路32が同期なしを検出す
る。同期検出回路32は同期なしを検出するとデータ出
力回路42を指示して、±m・fs/nデータの符号
(+,−)および倍数(m)の少なくとも一方を変更
し、そのデータを位相がロックしたときの周波数に加算
する。このように、位相がロックしたときの周波数を用
いて周波数を変更するので、同期を取る動作を始めから
やり直す必要がない。したがって、同期するまでの時間
が短い。 【効果】 短時間で搬送波の再生を開始することができ
る。

Description

【発明の詳細な説明】
【0001】
【産業上の利用分野】この発明はディジタルコスタスル
ープ回路に関し、特にたとえばサンプリング周波数fs
のn値PSK変調信号のキャリア再生に適用される、デ
ィジタルコスタルループ回路に関する。
【0002】
【従来の技術】図5に示す、従来のディジタルコスタス
ループ回路1では、位相差検出回路2でI′信号および
Q′信号の位相差を検出し、検出した位相差がループフ
ィルタ3に与えられる。ループフィルタ3aは、十分に
低い低域フィルタであり、位相差の高域成分を除去す
る。ループフィルタ3aの出力は、数値制御発振器(N
CO)4に与えられる。NCO4は、ループフィルタ3
aの出力に基づいてI信号およびQ信号に含まれる残留
キャリア成分を除去するための制御信号θを生成し、S
IN,COSROM5に出力する。したがって、SI
N,COSROM5は、制御信号θを入力として、その
アドレス値(コスタレーション平面上の位置)に対応す
るデータを複素乗算回路6に出力する。複素乗算回路6
では所定の演算が施され、I信号およびQ信号に含まれ
る残留キャリア成分が除去されていた。つまり、残留キ
ャリア成分による周波数のずれを補正していた。
【0003】また、残留キャリア成分が除去され、図6
に示すような、8PSK方式に対応するコスタレーショ
ン平面上の同期位置(000〜111)のいずれかで位
相がロックしても、誤った周波数に引き込まれた場合に
は、同期ワード信号を読み取ることができない。このた
め、同期検出回路6が同期なしを判断し、±m・fs/
nデータ出力回路7を制御して、ループフィルタ3bの
オフセット値を変更する。したがって、ループフィルタ
3bに設定されたオフセット値で周波数が大きく変更さ
れる。オフセット値の変更に伴って、周波数が大きく変
更された後、位相差検出回路2の出力に基づいて位相が
ロックされていた。このような動作を繰り返すことによ
り、同期と取っていた。
【0004】
【発明が解決しようとする課題】しかし、この従来技術
では、同期検出回路8が同期なしを検出すると、ループ
フィルタ3bのオフセット値を変更して、つまりループ
フィルタ3bをリセットして、位相をロックさせる動作
を始めからやり直すため、搬送波(キャリア)を再生す
るまでに時間がかかってしまっていた。
【0005】それゆえに、この発明の主たる目的は、短
時間で搬送波の再生を開始できる、ディジタルコスタス
ループ回路を提供することである。
【0006】
【課題を解決するための手段】この発明は、サンプリン
グ周波数fsのn(nは2以上の自然数)値PSK変調
信号のキャリア再生のためのディジタルコスタスループ
回路であって、残留キャリア成分を含むI,Q信号に基
づいて残留キャリア成分を位相差として検出する位相差
検出手段、位相差から周波数誤差を検出する誤差検出手
段、誤差検出手段から出力された周波数誤差を受けるル
ープフィルタ、±m・fs/n(mは1以上の自然数)
のデータを出力するデータ出力手段、およびループフィ
ルタから出力されたデータおよび出力手段から出力され
たデータを加算する加算手段を備え、加算したデータを
数値制御発振器に付与する、ディジタルコスタスループ
回路である。
【0007】
【作用】このディジタルコスタスループ回路では、サン
プリング周波数fsのn(nは2以上の自然数)値PS
K変調信号の搬送波(キャリア)を再生する。位相差検
出手段は、たとえば複素乗算回路から出力された残留キ
ャリア成分を含むI信号とQ信号とに基づいて、残留キ
ャリア成分を位相差として検出する。周波数誤差検出手
段は、この位相差から周波数誤差を検出する。この周波
数誤差がループフィルタに与えられる。加算手段が、ル
ープフィルタから出力されたデータとデータ出力手段か
ら出力された±m・fs/n(mは1以上の自然数)の
データを加算する。この加算したデータがたとえばNC
Oなどのような数値制御発振器に与えられる。ただし、
±はコスタレーション平面上の移動方向を決定するため
の符号であり、mはfs/nの倍数である。このよう
に、±m・fs/nのデータを加算することにより、周
波数が大きく変更される。たとえば、位相がロックして
も同期なしを検出すれば、ループフィルタから出力され
るデータを用いて、つまり位相がロックしたときの周波
数に±m・fs/nのデータを加算して、正しい周波数
を決定するので、周波数を決定する動作を始めからやり
直す必要がない。
【0008】たとえば、同期パターンを検出するための
同期パターン検出手段を設けた場合に、同期パターン検
出手段が同期なしを検出すると、変更手段が符号(+,
−)および倍数(m)の少なくとも一方を変更する。
【0009】また、パターン同期検出手段が同期ありを
検出すると、保持手段がそのときの±m・fs/nのデ
ータを保持するので、その保持した±m・fs/nのデ
ータが常に加算器に与えられる。つまり、一旦同期する
と、一定のデータが加算器に与えられ、搬送波を確実に
再生することができる。
【0010】
【発明の効果】この発明によれば、位相がロックしたと
きの周波数を用いて正確な周波数を決定するので、周波
数を決定する動作を始めからやり直す必要がない。した
がって、同期するまでの時間が短いので、短時間で搬送
波の再生を開始することができる。
【0011】この発明の上述の目的,その他の目的,特
徴および利点は、図面を参照して行う以下の実施例の詳
細な説明から一層明らかとなろう。
【0012】
【実施例】図1を参照して、この実施例のBSディジタ
ル放送受信機10はチューナ12を含み、チューナ12
にはアンテナ14が接続される。アンテナ14で受信さ
れたBSディジタル放送のディジタルデータがチューナ
12に与えられ、チューナ12はディジタルデータを所
望の中間周波信号(IF信号)にダウンコーバートす
る。
【0013】ディジタルデータは、図2に示すように、
1フレームに39936シンボル含み、1フレームの先
頭部分が同期信号部分である。ここで、シンボルとは、
1クロックに同期して受信される信号をいう。図から分
かるように、同期信号部分は同期ワード信号とこの同期
ワード信号に続くTMCC信号(伝送多重制御信号)と
で構成される。TMCC信号は、スロット制御信号およ
び伝送方式(BPSK(2相位相シフトキーイング)方
式,QPSK(4相位相シフトキーイング)方式および
8PSK(8相位相シフトキーイング)方式)に関する
制御情報である。また、TMCC信号および同期ワード
信号のシンボル数(信号点数)は192であり、そのう
ち同期ワード信号のシンボル数は40である。このTM
CC信号および同期ワード信号は、BPSK方式で変調
され、伝送される。つまり、TMCC信号を検出しなけ
れば、同期信号部分に続く信号の変調方式(伝送方式)
を知ることができないため、ノイズに対して一番強いB
PSK方式で変調される。
【0014】上述のように、同期信号部分に続いて、デ
ータ(映像信号および音声信号)とキャリアロック用の
BPSKバースト信号(以下、単に「バースト信号」と
いう。)とが交互に配置されている。各データのシンボ
ル数は203であり、バースト信号のシンボル数は4で
ある。つまり、バースト信号は、同期信号部分に続い
て、所定シンボル数毎に挿入される。このバースト信号
で同期を取りデータを再生するため、バースト信号もま
たノイズに対して一番強いBPSK方式で変調される。
なお、データはBPSK変調、QPSK変調または8P
SK変調され、この実施例では同一フレーム内では、同
期信号部分に続いて、位相数の多い順、つまり8PSK
変調、QPSK変調、BPSK変調の順で並べられる。
【0015】また、データとバースト信号とを1セット
として、連続する4セットの集まりを1スロットとい
う。各スロットは、各種の変調方式で変調されている。
周波数(位相)がロックすると、同期ワード信号を検出
し、フレームの同期を取ってからTMCC信号の内容を
復調することにより、どのような変調方式のデータがど
のような順番で伝送されているかを知ることができる。
【0016】ここで、送信側から伝送されてくるディジ
タルデータは、8フレームを1周期単位としている。こ
の1周期単位の8フレームをスーパーフレームという。
また、同期ワード信号は、スーパーフレームの各フレー
ムのTMCC信号の前後に付加されており、各フレーム
のTMCC信号の前に、伝送フレームを同期するための
第1同期語が付加されている。また、スーパーフレーム
のうちの1番目のフレームには、先頭フレームであるこ
とを識別するための第2同期語が付加されている。さら
に、2番目から8番目までのフレームには、第2同期語
の全ビットを反転させた第3同期語が付加されている。
このような同期語を付加することによって、フレームを
識別してしている。
【0017】図1に戻って、チューナ12から出力され
たIF信号は、直交検波回路16に与えられ、直交検波
される。したがって、ベースバンドのアナログのI信号
およびQ信号が得られる。このアナログのI信号および
Q信号が、A/D変換器18でディジタル信号に変換さ
れ、ナイキストフィルタ20に与えられる。ナイキスト
フィルタ20は、ディジタルのI信号およびQ信号に含
まれる不要な高周波成分を除去するとともに、符号間干
渉を防止するためのフィルタリング処理をする。ナイキ
ストフィルタ20を介したI信号およびQ信号が、ディ
ジタルコスタスループ回路22の複素乗算回路24に与
えられる。
【0018】複素乗算回路24は、ROM26から出力
されるsinデータ(sinθ)およびcosデータ
(cosθ)とを用いて、数1に示す複素演算処理を実
行し、残留キャリア成分を除去する。つまり、コスタレ
ーション平面上の同期位置(000〜111)との位相
ずれ(周波数誤差Δf1)が補正される。
【0019】
【数1】I′=I×cosθ+Q×sinθ Q′=Q×cosθ−I×sinθ このように演算処理によって生成されたI′信号および
Q′信号が、図示しない後段の信号処理回路に出力され
るとともに、位相差検出回路28、周波数誤差検出回路
30および同期検出回路32に与えられる。
【0020】位相差検出回路28は、I′信号とQ′信
号とに基づいて位相差を検出し、検出した位相差をルー
プフィルタ(LF)34に与える。LF34は、位相差
に含まれる高域成分を除去して、数値制御発振器(NC
O)36に高域成分を除去した位相差を与える。NCO
36は、LF34から与えられた位相差に基づいて、残
留キャリア成分を除去するための制御信号θを発生す
る。つまり、sinデータおよびcosデータのパラメ
ータを発生し、ROM26に与える。したがって、RO
M26では、NCO36から与えられる制御信号θに基
づいて、SINROM26aおよびCOSROM26b
からsinデータ(sinθ)およびcosデータ(c
osθ)が読み出される。このsinデータおよびco
sデータが複素乗算回路24に与えられ、数1に示すよ
うな演算が実行される。
【0021】また、周波数誤差検出回路30は、位相差
検出回路28と同様の回路であり、周波数の誤差を検出
して、検出した周波数誤差を介してLF38に与える。
LF38は、周波数誤差の高域成分を除去し、高域を除
去した周波数誤差を加算器40に与える。また、±m・
fs/nデータが、±m・fs/nデータ出力回路(以
下、単に「データ出力回路」という。)42から加算器
40に与えられる。ここで、nはn値PSK変調された
信号の位相値(同期位置の数)であり、fsはn値PS
K変調された信号のサンプリング周波数であり、mはf
s/nの倍数である。
【0022】加算器40では、LF38から出力される
データ(高域成分が除去された周波数誤差)とデータ出
力回路42から出力された±m・fs/nデータとが加
算される。そして、加算されたデータがNCO36に与
えられる。NCO36は、加算されたデータに応じた制
御信号θを発生する。したがって、上述と同様にROM
26からsinデータ(sinθ)およびcosデータ
(cosθ)が複素乗算回路24に与えられ、周波数が
大きく(±m・fs/nだけ)変更される。
【0023】さらに、同期検出回路32はI′信号と
Q′信号とに基づいて、位相がロックすると、同期して
いるかどうかを検出する。なお、同期検出回路32は同
期を取る動作を開始したときまたは周波数を大きく変更
したときから所定時間が経過した後に位相がロックした
と判断する。つまり、同期ありの検出は、BPSK変調
されている同期ワード信号を検出することにより行われ
る。n(nは2以上の自然数)値PSK変調における位
相がロックする同期位置はn個あるため、0度の位相で
ロックするとは限らない。このため、同期検出回路30
では、I,Q信号の軸が360/n度ずれたi(iはn
〜1の整数)個の位相で同期ワード信号を検出する。た
とえば、同期ワード信号を検出する場合に、360/n
度の位相で検出された場合には、I′,Q′信号は図示
しない位相回転にて−360/n度回転され、位相0度
のI″,Q″信号として検出される。
【0024】同期検出回路32が同期ありを検出する
と、データ出力回路42から出力されている±m・fs
/nデータをそのまま保持するように指示する。一方、
同期なしを検出すると、データ出力回路42から出力さ
れている±m・fs/nデータの符号(+,−)および
倍数(m)の少なくとも一方を変更させる。つまり、位
相がロックしたにも拘わらず、同期ワード信号を読み取
ることができない場合には、位相がロックしたときの周
波数を用いて、次の周波数が決定される。具体的には、
数2に従って周波数を変更する。なお、位相がロックし
たときの周波数をfLとし、変更後の周波数をf′とす
る。
【0025】
【数2】f′=fL±m・fs/n 詳しく説明すると、位相差検出回路28の出力に基づい
て、図3に示すような8PSK方式に対応するコスタレ
ーション平面上の点A1が(000)の位置に引き込ま
れ、位相がロックしたとする。しかし、位相がロックし
たにも拘わらず、同期ワード信号を読み取ることができ
ない場合には、誤った周波数で位相がロックしている。
つまり、送信側が(000)に続いて(001)を送信
しているにも拘わらず、受信側で(000)に続いて同
じく(000)を受信した場合には、周波数をfs/8
だけずらさなければ正確に信号を復調することができな
い。したがって、同期検出回路32は同期なしを検出す
る。このため、同期検出回路32が符号および倍数の変
更を指示し、位相がロックしたときの周波数を用いて次
の周波数が決定される。すなわち、位相がロックしたと
きのLF38の値、つまり点A1に対応する周波数f1
が用いられる。たとえば、周波数をf2に変更する場合
には、同期検出回路32によって符号が+に決定され、
倍数がm=1に決定される。したがって、周波数f2
は、数2を用いて数3のように示される。なお、この実
施例では、8PSK変調された信号(ディジタルデー
タ)の同期を取るため、nは8である。また、コスタレ
ーション平面において左周りに周波数を変更する場合が
+の方向であり、右まわりが−の方向である。
【0026】
【数3】f2=f1+fs/8 ただし、fL=f1である。
【0027】周波数f2に変更されると、位相差検出回
路28の出力に基づいて位相のずれΔθ1が補正され、
位相がロックされる。なお、図3ではずれ量を分かりや
すく説明するために、ずれΔθ1に対応する位相を大き
く示してある。
【0028】また、周波数f2に変更され、位相がロッ
クされたにも拘わらず、同期ワード信号を読み取ること
ができない場合には、周波数f2を用いて他の周波数に
変更される。たとえば、周波数f3またはf4に変更す
る場合について説明する。ここで、周波数f3に変更す
る場合には、同期検出回路32によって符号が+に決定
され、倍数がm=2に決定される。また、周波数f4に
変更する場合には、同期検出回路32によって符号が−
に決定され、倍数がm=2に決定される。したがって、
周波数f3およびf4は、数2を用いて数4および数5
のように示される。
【0029】
【数4】f3=f2+2・fs/8
【0030】
【数5】f4=f2−2・fs/8 このように、ロックした位相に対応する周波数で数2の
fLを更新するとともに、同期検出回路32が符号およ
び倍数の変更を指示して、正確な周波数が決定される。
正確な周波数が決定されると、同期検出回路32は、デ
ータ出力回路42に±m・fs/nデータを保持する指
示を与える。したがって、データ出力回路42から一定
の±m・fs/nデータが出力される。
【0031】図4に示す、他の実施例のBSディジタル
放送受信機10は、LF38に接続されるメモリ44を
設けた以外は図1実施例と同じであるため、重複した説
明は省略する。
【0032】このBSディジタル放送受信機10に含ま
れるディジタルコスタスループ22では、正確な周波数
を決定する場合の方法が図1実施例とは異なる。具体的
には、図1実施例ではロックした位相に対応する周波数
で数2のfLを更新するようにしているが、他の実施例
では数2のfLを、始めに位相がロックしたときの周波
数f1に固定してある。つまり、始めに位相がロックし
たときの周波数f1をメモリ44に記憶し、他の周波数
に変更する場合に、メモリ44に記憶された周波数f1
をオフセット値としてLF38に設定する。したがっ
て、周波数を変更させる場合には、上述したように数3
に従って周波数f2に変更される。周波数f2が正確な
周波数でなく、周波数f3またはf4に変更する場合に
は、数6および数7に従って変更される。ここで、周波
数f3に変更する場合には、同期検出回路32は、方向
を+に決定し、倍数をm=3に決定する。また、周波数
f4に変更する場合には、同期検出回路32は、方向を
−に決定し、倍数をm=1に決定する。
【0033】
【数6】f3=f1+3・fs/8
【0034】
【数7】f4=f1−fs/8 これらの実施例によれば、位相がロックしたときの周波
数を用いて、正確な周波数を決定するので、周波数を決
定する動作を始めからやり直す必要がない。したがっ
て、同期するまでの時間が短いので、短時間で搬送波を
再生することができる。
【0035】なお、この実施例では、8PSK変調の信
号についてのみ示したが、BPSK変調、QPSK変
調、16PSK変調および32PSK変調などのn値P
SK変調の信号についても適用することができる。ただ
し、nは2以上の自然数である。
【0036】また、この実施例では、ディジタルコスタ
スループ回路をBSディジタル放送受信機に適用した場
合についてのみ示したが、図2に示すような方式のディ
ジタルデータを受信する他のディジタル放送受信機にも
適用することができる。
【図面の簡単な説明】
【図1】この発明の一実施例を示す図解図である。
【図2】送信側から送信されるディジタルデータを示す
模式図である。
【図3】図1実施例に示すディジタルコスタスループを
用いて周波数を変更する場合のコスタレーション平面上
の位置を示す図解図である。
【図4】この発明の他の実施例を示す図解図である。
【図5】従来のディジタルコスタスループを示す図解図
である。
【図6】8PSK方式に対応するコスタレーション平面
を示す図解図である。
【符号の説明】
10 …BSディジタル放送受信機 16 …直交検波回路 20 …ナイキストフィルタ 22 …ディジタルコスタスループ回路 24 …複素乗算回路 28 …位相差検出回路 30 …周波数誤差検出回路 32 …同期検出回路 34,38 …LF 36 …NCO 42 …データ出力回路

Claims (3)

    【特許請求の範囲】
  1. 【請求項1】サンプリング周波数fsのn(nは2以上
    の自然数)値PSK変調信号のキャリア再生のためのデ
    ィジタルコスタスループ回路であって、 残留キャリア成分を含むI,Q信号から残留キャリア成
    分を位相差として検出する位相差検出手段、 前記位相差から周波数誤差を検出する誤差検出手段、 前記誤差検出手段から出力された前記周波数誤差を受け
    るループフィルタ、±m・fs/n(mは1以上の自然
    数)のデータを出力するデータ出力手段、および前記ル
    ープフィルタから出力されたデータおよび前記出力手段
    から出力されたデータを加算する加算手段を備え、 加算したデータを数値制御発振器に付与する、ディジタ
    ルコスタスループ回路。
  2. 【請求項2】同期パターンを検出するパターン検出手
    段、および前記パターン検出手段が同期なしを検出する
    と、前記±m・fs/nのデータの符号(+,−)およ
    び倍数(m)の少なくとも一方を変更する変更手段をさ
    らに備える、請求項1記載のディジタルコスタスループ
    回路。
  3. 【請求項3】前記パターン検出手段が同期ありを検出す
    ると、そのときの±m・fs/nのデータを保持する保
    持手段をさらに備える、請求項2記載のディジタルコス
    タスループ回路。
JP27654499A 1999-09-29 1999-09-29 ディジタルコスタスループ回路 Withdrawn JP2001103107A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP27654499A JP2001103107A (ja) 1999-09-29 1999-09-29 ディジタルコスタスループ回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP27654499A JP2001103107A (ja) 1999-09-29 1999-09-29 ディジタルコスタスループ回路

Publications (1)

Publication Number Publication Date
JP2001103107A true JP2001103107A (ja) 2001-04-13

Family

ID=17570969

Family Applications (1)

Application Number Title Priority Date Filing Date
JP27654499A Withdrawn JP2001103107A (ja) 1999-09-29 1999-09-29 ディジタルコスタスループ回路

Country Status (1)

Country Link
JP (1) JP2001103107A (ja)

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006217054A (ja) * 2005-02-01 2006-08-17 Fujitsu Ltd 周波数同期または位相同期を自動確立する無線受信装置
JP2008278186A (ja) * 2007-04-27 2008-11-13 Sony Corp 受信装置および受信方法、並びにプログラム
JP2010166605A (ja) * 2006-06-29 2010-07-29 Nippon Dempa Kogyo Co Ltd 周波数シンセサイザ

Cited By (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2006217054A (ja) * 2005-02-01 2006-08-17 Fujitsu Ltd 周波数同期または位相同期を自動確立する無線受信装置
JP4514616B2 (ja) * 2005-02-01 2010-07-28 富士通セミコンダクター株式会社 周波数同期または位相同期を自動確立する無線受信装置
JP2010166605A (ja) * 2006-06-29 2010-07-29 Nippon Dempa Kogyo Co Ltd 周波数シンセサイザ
JP4644302B2 (ja) * 2006-06-29 2011-03-02 日本電波工業株式会社 周波数シンセサイザ
JP2008278186A (ja) * 2007-04-27 2008-11-13 Sony Corp 受信装置および受信方法、並びにプログラム

Similar Documents

Publication Publication Date Title
US5490176A (en) Detecting false-locking and coherent digital demodulation using the same
JPH0552101B2 (ja)
JPH0746218A (ja) ディジタル復調装置
JP2001520484A (ja) 無線通信のための同期方法およびシステム
JPH11163957A (ja) 階層化伝送ディジタル復調器
JPH08251243A (ja) 復調方法及び復調装置
JP3361995B2 (ja) 搬送波再生回路並びに搬送波再生方法
US5914985A (en) Digital demodulator
US6597725B1 (en) Carrier phase follower and frequency hopping receiver
JP2001103107A (ja) ディジタルコスタスループ回路
JP2000278344A (ja) 疑似ロック検出システム
CA2371074C (en) Bs digital broadcasting receiver
JP3084363B2 (ja) キャリア再生回路
WO1999039486A1 (fr) Demodulateur numerique
JP2002111768A (ja) デジタル衛星放送復調装置及び方法
WO1999039485A1 (fr) Recepteur
JP3773388B2 (ja) クロック信号再生回路およびクロック信号再生方法
JP4003386B2 (ja) クロック信号再生装置および受信装置、クロック信号再生方法および受信方法
EP1039711B1 (en) Digital demodulator
WO2001091394A1 (fr) Dispositif de reception de diffusion numerique bs et procede de reception de diffusion numerique bs
JP3930180B2 (ja) デジタル信号復調回路及び方法
JP2002101142A (ja) デジタル放送復調装置
JP3363823B2 (ja) デジタル放送受信機
JP7540298B2 (ja) デジタル受信装置
JP2001103111A (ja) ディジタルコスタスループ回路

Legal Events

Date Code Title Description
A300 Withdrawal of application because of no request for examination

Free format text: JAPANESE INTERMEDIATE CODE: A300

Effective date: 20061205