JP2940222B2

JP2940222B2 - 搬送波再生装置

Info

Publication number: JP2940222B2
Application number: JP3134880A
Authority: JP
Inventors: 弘樹津田; 進大谷
Original assignee: Nippon Electric Co Ltd
Current assignee: NEC Corp
Priority date: 1990-06-08
Filing date: 1991-06-06
Publication date: 1999-08-25
Anticipated expiration: 2014-08-25
Also published as: JPH04227359A

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明はディジタル衛星通信シス
テムにおいて受信バーストから搬送波を再生する搬送波
再生装置に関し、特にディジタル信号の伝送速度に比し
て大きな周波数離調を受けた受信バースト信号から搬送
波を高速に抽出する搬送波再生装置に関する。

【０００２】

【従来の技術】ディジタル衛星通信システムでは、他の
地上局から衛星を経由して受信した受信バーストの搬送
波成分に再生搬送波をすみやかに同期させ、受信バース
トに含まれているディジタル変調、たとえばディジタル
位相変調されたデータを再生する必要がある。このため
に、バースト信号は、搬送波を再生するための搬送波再
生列、ビットタイミングを再生するためのビットタイミ
ング再生列、送信されたデータの先頭を示すためのユニ
ークワードからなるプリアンブルが送信データ部に前置
されている。この受信バーストからユニークワード，デ
ータ列を正しく再生するためには、ビットタイミング再
生列からタイミング信号を正しく抽出することはもちろ
んであるが、搬送波再生列受信中に再生搬送波をこの搬
送波再生列の周波数位相にすばやく同期させる必要があ
る。この搬送波再生には位相同期ループ（ＰＬＬ）が用
いられる。このＰＬＬの例としては、たとえば、あるい
は、並木，大谷，安田が１９８６年ＩＮＴＥＲＮＡＴＩ
ＯＮＡＬＣＯＮＦＥＲＥＮＣＥＯＮＣＯＭＭＵＮ
ＩＣＡＴＯＮに発表した論文“０ｄＢＥｂ／ＮｏＢｕ
ｒｓｔＭｏｄｅＳＣＰＣＭｏｄｅｍｗｉｔｈ
ＨｉｇｈＣｏｄｉｎｇＧａｉｎＦＥＣ”や、Ｆ．
Ｍ．Ｇａｒｄｎｅｒ著「ＰｈａｓｅｌｏｃｋＴｅｃｈｎ
ｉｑｕｅｓ」（１９７９年ＪｏｈｎＷｉｌｌｅｙ＆Ｓ
ｏｎｓ，ＩＮＣ発行）等に記載されている。

【０００３】一方、人工衛星を介して信号を伝送する通
信では、ドップラーシフト自動周波数制御（ＡＦＣ）の
残留、送信側発振器のドリフトにより、周波数離調が生
じる。この周波数離調（ｆｒｅｑｕｅｎｃｙｏｆｆｓ
ｅｔ）は、通常の衛星通信システムにおいては、±２ｋ
Ｈｚの範囲である。ところが、低速のバースト信号伝送
では、以下述べるように周波数離調が大きくなると、搬
送波再生が困難となる。位相同期ループ（以下、ＰＬＬ
と略す）として閉ループ伝送関数が１次系であるＰＬＬ
を用いた場合を考えてみる。この１次ＰＬＬは搬送波電
力対雑音比が低くても引込み時間が短かいという特徴を
もつ。この１次ＰＬＬでΔω（＝２πΔｆ）の入力周波
数偏差がある場合を考える。このとき、入力搬送波位相
と再生搬送波位相との位相誤差θ_e（ｔ）の応答を示す
１回の非線形微分方程式は、

【０００４】

【０００５】と表される。ここで、Ｋはループ・ゲイン
である。

【０００６】このときに、定常状態（ｄθ_e（ｔ）／ｄ
ｔ＝０）となる、つまり搬送波同期するためには、式
（１）から

【０００７】

【０００８】である必要がある。したがって、周波数離
調Δｆがｋ／２πを越えると、位相同期リープは入力信
号と位相同期しなくなり、搬送波再生が困難となる。ル
ープゲインＫを大きくすれば許容できる周波数偏差Δω
を大きくすることはできる。しかしＫを大きくすると再
生搬送波の位相シャッターが増加するため、Ｋは余り大
きな値とすることはできない。したがって、１個の位相
同期ループで対応できる周波数範囲には限界がある。た
とえば、伝送速度をｆｂ（ビット／秒）の時に、１次Ｐ
ＬＬのループゲインをｋ≦０．１・２π・ｆｂとする
と、中心周波数がｆ０である位相同期ループで引込み可
能な周波数離調は｜Δｆ≦０．１ｆｂとなる。すると、
ｆｂ＝１２００〜９６００（ビット／秒）のような低速
度伝送では、位相同期回路で同期可能な周波数離調の上
限は、１２０〜９６０Ｈｚとなる。したがって、低速度
伝送の場合、１個の位相同期回路で２ｋＨｚもの周波数
離調をもつ受信バーストから搬送波再生を行なうことは
困難である。

【０００９】この解決法としては、周波数引込み範囲の
異なるＰＬＬをもつ復調器を複数個設け、最大の搬送波
成分を検出した復調器から復調信号を得る方法すなわち
並列処理が考えられる。しかしこの方法は復調器を複数
個設ける必要があるため、装置規模が大きくなるため経
済的でない。

【００１０】本発明は、データ伝送速度を越える大きさ
の周波数離調が存在する衛星通信システムにおけるバー
スト伝送においても、装置規模を大きくすることなく、
搬送波を確実に再生できる搬送波再生装置を提供するこ
とにある。

【００１１】本発明の搬送波再生装置は、再生搬送波
にもとづいて受信バーストを復調し復調信号を出力する
復調手段と；前記復調信号にもとづいて前記受信バース
ト信号の搬送波成分と前記再生搬送波との位相差を検出
し位相制御信号として出力する位相差検出手段と；第１
の制御信号で指定された分割区間に対応する周波数制御
信号を生成する周波数制御信号生成手段と；前記位相制
御信号及び周波数制御信号にもとづいて前記分割区間に
割り当てられた周波数引き込み範囲で発振して前記再生
搬送波を生成するディジタルＶＣＯとからなる時分割Ｐ
ＬＬを用いる搬送波再生装置であって、前記搬送波再生
装置はさらに、前記第１の制御信号にもとづき前記ディ
ジタルＶＣＯの内部値を格納若しくは内部値を設定する
第１のメモリ手段と；前記復調信号の直流値を算出する
直流信号検出手段と；前記分割区間毎に供給される前記
直流値の中で、最大となった直流に対応する分割区間を
最適分割区間として検出する無変調搬送波検出手段と；
前記無変調搬送波検出手段の出力にもとづき前記受信バ
ーストを所定の時間だけ時分割して前記分周区間のアド
レスを示す前記第１の制御信号を生成する制御手段；と
を有することを特徴とする。

【００１２】

【実施例】図１は本発明の一実施例を示すブロック図で
ある。本発明の一実施例は準同期検波された受信バース
ト信号１００をディジタルＶＣＯ５から供給される再生
搬送波により検波して復調信号２００の同成成分である
同相復調信号Ｉと復調信号２００の直交成分である直交
復調信号Ｑとを出力する複素乗算器１と、復調信号２０
０が供給され、受信バースト信号１００の搬送波成分と
ディジタルＶＣＯから供給される再生搬送波との位相差
を得る位相検波器２と、この位相差を濾波して位相制御
信号を得る低域通過濾波器３を備える。

【００１３】また本発明の一実施例は、制御回路１２よ
り供給されるアドレス信号（ＡＤＤＲ）にもとずいて周
波数制御信号を出力するオフセット発生器１１と、位相
制御信号と周波数制御信号とを加算し、周波数・位相制
御信号を出力する加算器４と、周波数・位相制御信号に
もとづき、再生搬送波の同相成分及び直交成分を出力す
るディジタルＶＣＯ５と、制御回路１２からの制御信号
にもとづき、ディジタルＶＣＯの内部値を格納し、もし
くは内部値を設定するメモリ６とを備える。

【００１４】さらに、本発明の一実施例は、同相信号
Ｉ，直交信号Ｑを各々濾波し、濾波された同相信号Ｉ及
び濾波された直交成分Ｑ’を出力する低域通過濾波器８
と、制御回路１２からの制御信号にもとづき、低域濾波
器８の内部値を格納もしくは格納された値を低域通過濾
波器に設定するメモリ７と、濾波された同相信号Ｉ’，
濾波された直交信号Ｑ’の２乗和（Ｉ’²＋Ｑ’²）を
求めることにより受信バースト中に含まれるディジタル
ＶＣＯ出力周波数成分の大きさを示す算出値として出力
する２乗和回路９と、算出値とこの算出値に対応するア
ドレスが供給され、この算出値が最大となったアドレス
（ＯＡＤＤＲ）を保持するとともに、データ受信終了及
び受信バーストの搬送波再生部の受信開始を示す制御信
号ＳＴＡＲＴを出力する無変調搬送波検出回路１０を備
える。

【００１５】また、本発明の一実施例は、２乗回路９か
ら供給される制御信号ＳＴＡＲＴ，後述するデータクロ
ック，動作クロックにもとづいて制御信号ＡＤＤＲ等の
制御信号を生成し、ディジタルＶＣＯ５，メモリ６，オ
フセット発生器１１，メモリ７，低域濾波器８の動作を
制御する制御回路を備える。

【００１６】またさらに本発明の一実施例は受信バース
ト中のデータのクロックすなわちデータクロック（ＣＬ
Ｋ）を逓倍し、ディジタルＶＣＯ５，低域濾波器３，低
域濾波器８，制御回路１０を動作させるための動作クロ
ック（ＣＬＫ１）を生成する逓倍器１３を備える。

【００１７】以上、図１の本発明の実施例の構成を簡単
に説明したが、第１図の各部の動作を説明する前に、図
２（Ａ）〜（Ｆ）を参照し本発明の原理を説明する。

【００１８】図２（Ａ）は、受信バーストの構成を示
し、図２（Ｂ）はデータクロック（ＣＬＫ）を示す。図
２（Ｃ）は制御信号ＡＤＤＲを、図２（Ｄ）は、前述し
た動作クロック（ＣＬＫ１）を示している。図２（Ｅ）
は受信バーストの復調終了を示すＤＥＮＤ信号、図２
（Ｆ）は制御信号ＳＴＡＲＴを示す。

【００１９】図２（Ａ）〜（Ｃ）に示されているとお
り、本発明では受信バーストの搬送波再生部を受信する
期間を後述する時分割ＰＬＬ処理区間（図２（Ｃ）中Ｔ
Ｄ．ＰＬＬＯＰ．）と通常ＰＬＬ処理区間（図２
（Ｃ）中ＰＬＬＯＰ．）とに２分する。なお、受信バ
ーストのビットタイミング再生列，ユニークワート，デ
ータ部が入力されている期間は通常ＰＬＬ処理区間であ
り、データ受信完了後バーストを受信していない区間は
時分割ＰＬＬ処理が行なわれる。

【００２０】また、受信バーストの搬送波再生部を受信
している間の時分割ＰＬＬ処理区間は、１データクロッ
クあるいは変調クロック１周期を単位とするクロック区
間Ｍ個に分割され（図２（Ｃ）中第１クロック区間，
…，第Ｍクロック区間）、各区間は、さらにＭ個の分割
区間＃０，＃１，…，＃Ｎ−１に分割されている。

【００２１】ここで、最大周波数離調たとえば±２ｋＨ
ｚを±Ｎ／２Δｆとし、周波数離調が０Ｈｚのときの搬
送波周波数をｆ０とすると、分割区間＃０でのＰＬＬの
周波数引き込み範囲が、−Ｎ／２Δｆ＋ｆ０≦ｆ≦（−
Ｎ／２＋１）Δｆ＋ｆ０，となるように、ディジタルＶ
ＣＯが設定される。また、分割区間を＃ｉでの周波数引
込み範囲は（−Ｎ／２＋ｉ）Δｆ＋ｆ０≦ｆ≦（−Ｎ／
２＋ｉ＋１）Δｆ＋ｆ０分割区間＃（Ｎ−１）での周波
数引込み範囲は（Ｎ／２−１）Δｆ≦ｆ≦Ｎ／２Δｆ＋
ｆ０となるように設定され、分割時間＃０〜＃（Ｎ−
１）で最大周波数離調範囲−Ｎ／２Δｆ＋ｆ０≦ｆ≦Ｎ
／２Δｆ＋ｆ０、すなわち｜ｆ−ｆ０｜≦２ｋＨｚがカ
バーされる。

【００２２】本発明の搬送波再生装置に周波数離調をも
つバースト信号が供給されると、そのバーストの搬送波
周波数に近い周波数引き込み範囲をわりあてられている
分割区間ほど、すみやかに搬送波位相同期がなされる。
受信バーストの搬送波再生部をＶＣＯ出力を用いて直交
検波すると直流成分が生じるが、この直流成分の大きさ
は、受信バースト中の搬送波再生部の無変調搬送波とＶ
ＣＯから出力される再生搬送波が位相同期した時点で最
大となる。

【００２３】本発明では、各分割区間毎にこの直流成分
の大きさを監視し、Ｍ番目のクロック区間で、すなわち
時分割ＰＬＬ処理区間の最後のクロック区間で、この直
流値．最大となった分割区間（最適分割区間と称する）
を検出する。そして、本発明は、通常ＰＬＬ処理区間に
入ると、ＶＣＯの周波数引込み範囲を、最適分割区間の
周波数引込み範囲に設定し、通常のＰＬＬ動作に移行す
る。本発明は、このようにして、装置規模を極端に大き
くすることなく、周波数離調の大きい低ビットレートの
バースト信号の搬送波に対してもすみやかに搬送波同期
を確立させる搬送波再生装置を実現できる。

【００２４】図１にもどって、本発明の一実施例の動作
を説明する。

【００２５】準同期検波された受信バーストは複素乗算
器１において、ディジタルＶＣＯ５から供給される再生
搬送波の同相成分及び直交成分と乗算され復調信号の同
相成分Ｉ，直交成分Ｑが得られる。この同相信号Ｉ，直
交信号Ｑは位相検波器２及び低域濾波器８に供給され
る。

【００２６】位相検波器２は、同相信号Ｉ，直交信号Ｑ
にもとづいてディジタルＶＣＯ５より出力される再生搬
送波の同相成分と、受信バースト信号１００の搬送波成
分との位相差を検出する。なお、この位相検波器の構成
は、たとえば、１９７９年にＪｏｈｎＷｉｌｌｅｙ＆
Ｓｏｎｓ，ＩＮＣより刊行されたＦ．Ｍ．Ｇａｒｄｎｅ
ｒ著「ＰｈａｓｅｌｏｃｋＴｅｃｈｎｉｑｕｅ」の
Ｆｉｇ．１１．９等に記載されている。

【００２７】位相差検出器２で検出された位相差は、低
域濾波器３で濾波され位相制御信号が得られる。この位
相制御信号は、オフセット発生器１１から供給される周
波数制御信号と加算され、周波数・位相制御信号として
ディジタルＶＣＯ５に供給される。

【００２８】オフセット発生器１１は、たとえば読み出
し専用メモリ（ＲＯＭ）により構成され、制御回路１２
から供給される分割区間を示すアドレスＡＤＤＲ（＃０
〜＃Ｎ−１）に対応して周波数制御信号が前もって書き
込まれている。このＲＯＭは、制御回路１２から供給さ
れるアドレス信号（このアドレスは分割区間を示す）に
対応する格納値を出力し加算器４に供給する。

【００２９】ディジタルＶＣＯ５は、周波数・位相制御
信号にもとづいて再生搬送波の同相成分及び直交成分を
生成し複素乗算器１に供給する。このディジタルＶＣＯ
５の内部構成及び動作については、後述するが、通常の
ディジタルＶＣＯと異なる点は、各分割時間＃０〜＃Ｎ
−１の各々の最初の時刻で、内部値が前の同期の同一分
割時の最後の時刻における内部値（この値はメモリ６に
格納されている）に書きかえられ、見かけ上、同一分割
時刻では、連続動作を行なう点である。すなわちディジ
タルＶＣＯ５は、各分割時刻の最初の時刻にメモリ６か
ら格納された値をもとに加算回路５から入力される周波
数位相制御信号にもとづいて、各分割時間に割りあてら
れた周波数引込範囲内で再生搬送波の同相成分と直交成
分を出力する。

【００３０】また前述した通常ＰＬＬ処理区間になる
と、その区間の最初の時刻にディジタルＶＣＯの内部値
は制御回路１２からの制御信号によりＭ番目のクロック
区間で前述の最適分割区間と判定された区間の最後の時
刻の内部値に設定される。また、オフセット発生回路１
１には、制御回路１２からこの最適分割区間を示すアド
レスが供給され、オフセット発生回路は最適分割区間に
おける周波数制御信号を発生する。このようにして、本
実施例は時分割ＰＬＬ処理終了後、受信バースト中のデ
ータ部の受信が完了するまで、通常ＰＬＬ処理区間の動
作を行なう。

【００３１】以上のように、複素乗算器１，位相差検出
器２，低域濾波器３，加算器４，ディジタルＶＣＯ５か
らなるループは、制御回路１２からの制御信号にしたが
って時分割ＰＬＬ及び通常ＰＬＬの動作を行なう。

【００３２】一方、複素乗算器１より出力される同相信
号Ｉ及び直交信号Ｑは、低域濾波器８にも供給され、各
々高域成分が除去され濾波された同相信号Ｉ’，濾波さ
れた直交信号Ｑ’に変換される。これらは２乗回路９に
供給され２乗和（Ｉ’²＋Ｑ’²）が算出される。よく
知られるとおりこの算出値は、バーストのキャリア再生
部の搬送波が再生搬送波と同期した成分大きさを示す直
流値となる。また、この算出値は受信バーストの搬送波
再生部を除いた部分あるいはバースト非受信期間ではほ
ぼ零となる。

【００３３】無変調搬送波検出回路１０は、前記算出値
及び本実施例に後置されている図示していない受信デー
タ処理回路から受信したバーストのデータ部の受信処理
が完了したことを示すデータ受信完了信号（ＤＥＮＤ）
が供給され、以下に述べる動作を行なう。なお、無変調
搬送波検出回路１０の内部構成については後述する。

【００３４】ＤＥＮＤ信号が供給されると（図２（Ｅ）
参照）無変調搬送波検出回路１０は、その時実行されて
いる通常ＰＬＬ処理を終了し、時分割ＰＬＬ処理に移行
することを指示する制御信号ＳＴＡＲＴを制御回路１２
に出力する（図２（Ｆ）参照）。また、無変調搬送波検
出回路１０は、時分割ＰＬＬ処理期間中に２乗回路９出
力が最初に一定の閾値を越えると、前記制御信号ＳＴＡ
ＲＴの極性を反転させ、時分割ＰＬＬ処理をあとＭクロ
ック期間で終了させるべきことを制御回路１２に通知す
る。ここで注意すべきことは、時分割ＰＬＬ処理期間中
に最初に２乗回路９出力が一定値を越える時刻は受信バ
ーストの搬送波再生部の先頭部分が受信されたことを示
しているということである。本実施例は、この検出時刻
をバースト受信時とみなして動作している。

【００３５】さらに、無変調搬送波検出回路１０には、
２乗回路９から順次供給される算出値すなわち受信バー
スト中で再生搬送波と同期した成分の大きさを示す直流
値が供給されている。無変調搬送波検出回路１０は、時
分割ＰＬＬ処理の各分割時刻で、前回の受信バーストの
データ受信完了後に与えられた直流値の中で最大値を示
した分割時間を示すアドレスすなわち最適アドレス（Ｏ
ＡＤＤＲ）を保持している。つまり、時分割ＰＬＬ処理
の最終時刻すなわち図２（Ｃ）のＭ番目のクロック区間
及び分割区間の最終時刻に最適アドレスが無変調搬送波
検出回路１０内に保持されており、この最適アドレス
（ＯＡＤＤＲ）は制御回路１２に出力される。

【００３６】制御回路１２は、無変調搬送波検出回路１
０から供給される制御信号ＳＴＡＲＴ（図４（Ｆ）がロ
ーレベルに遷移すると、時分割ＴＤＭ処理を開始する。
本実施例に後置されているデータクロック再生回路から
のデータクロックＣＬＫ（図２（Ｂ）参照）及び逓倍器
１３でデータクロックを逓倍することにより生成された
動作クロックＣＬＫ１（図２Ｄ参照）をもとにして、デ
ィジタルＶＣＯ５、メモリ６，７、低域濾波器８、無変
調搬送波検出回路１０の動作を制御する制御信号を生成
する。

【００３７】制御回路１２は、図２（Ｆ）に示した制御
信号ＳＴＡＲＴ信号がローレベルにると、データクロッ
クＣＬＫ及び動作クロックＣＬＫ１をもとにして、分割
区間＃０，＃１，…，＃（Ｎ−１）を指定する制御信号
ＡＤＤＲを順次生成し、ディジタルＶＣＯ５，オフセッ
ト発生器１１，低域濾波器８を分割区間毎に時分割動作
させる。すなわち、オフセット発生器１１には、その分
割区間に対応する周波数制御信号を出力させ、ディジタ
ルＶＣＯ５はその分割区間に割り当てられた周波数引込
範囲で発振させる。また各分割区間の最後の動作クロッ
ク時刻には、ディジタルＶＣＯ５及び低域濾波器８の内
部値と各々メモリ６，７に格納させる。この動作は、後
述するように、制御信号Ｒ／Ｗをハイレベルとすること
により実行される。

【００３８】さらに、制御回路１２は各分割区間の最初
の時刻には、メモリ６，７に格納されている直前のクロ
ック期間における同一分割区間の最後の時刻におけるデ
ィジタルＶＣＯ５，低域濾波器８の内部値を、ディジタ
ルＶＣＯ５，低域濾波器８に格納させる。このようにし
て、各分割区間の最初の動作クロック（ＣＬＫ１）時刻
の、各々の回路の初期値を定め、時分割動作が円滑に行
なえるようにしている。

【００３９】また、制御回路１２は制御信号ＳＴＡＲＴ
がハイレベルに遷移すると、すなわち受信バーストの搬
送波再生部分が検出されると、時分間ＰＬＬ処理をその
後Ｍクロック期間で終了する。このＭクロック期間にお
ける制御回路１２の動作は、バースト未受信時と同様で
ある。

【００４０】時分割ＰＬＬ処理の最終分割区間、すなわ
ち図２（Ｃ）のＭ番目のクロック期間の＃（Ｎ−１）分
割時刻が終了すると、制御回路１２は無変調搬送波検出
回路１０から供給される最適分割区間を示すアドレス信
号（ＤＡＤＤＲ）をオフセット発生器１１に送り、最適
分割時刻に対応する周波数制御信号を出力させる。ま
た、このアドレス信号はメモリ６，７にも送られ、Ｍ番
目のクロック期間の最後の動作クロック時刻におけるデ
ィジタルＶＣＯ５，低域濾波器８の内部値が、ディジタ
ルＶＣＯ５，低域濾波器８に設定される。この後は、受
信バーストのデータ部の全データが受信完了となるま
で、すなわち前述したＤＥＮＤ信号が無変調搬送波検出
回路に供給されるまで、アドレスＯＡＤＤＲに対応する
周波数引込範囲で通常のＰＬＬ処理が行なわれる。

【００４１】ここで注意すべきことは、バースト未受信
時及びバーストの搬送波再生部受信時には、まだ、受信
バーストのビットタイミング再生部は未受信であるため
本実施例に後置されている図示していないデータクロッ
ク再生回路から供給されるデータクロック（ＣＬＫ）
は、バースト中のデータ部のデータのタイミング信号と
位相同期していないことである。しかしながら、データ
クロック再生回路の出力は、バースト中のデータ部のデ
ータのタイミング信号と同期していないが、それときわ
めて近い周波数で自由発振しているので、実用上は支障
はない。

【００４２】なお、本実施例では、準同期検波された受
信バーストが入力されるものとして、説明したが、ＩＦ
帯に周波数変換された受信バーストが入力されても同様
に本発明を実施できる。この場合、複素乗算器１は同期
検波器に置きかえられる。

【００４３】図３は複素乗算器１の構成を示す。準同期
検波された受信バーストの同相成分ｘ（ｔ）は信号線１
００−１により乗算器２１，２２に供給される。準同期
検波された受信バーストの直交成分ｙ（ｔ）は信号線１
００−１により、乗算器２３，２４に供給される。

【００４４】一方、乗算器２１，２４には再生搬送波の
同相成分ｃｏｓ２πｆｔが、乗算器２２，２３には、再
生搬送波の直交成分ｓｉｎ２πｆｔが供給される。乗算
器２１，２３の出力は加算器２３で加算され、ｘ（ｔ）
ｃｏｓ２πｆｔ＋ｙｓｉｎ２πｆｔが得られる。これ
は、復調信号の同相成分Ｉを示しており、この値が信号
線２００−１に出力される。

【００４５】また減算器２６は乗算器２２出力から乗算
器２４出力を減算する。この結果、ｘ（ｔ）ｓｉｎ２π
ｆｔ−ｙ（ｔ）ｃｏｓ２πｆｔが得られる。これは復調
信号の直交成分Ｑを示しており、この値が信号線２００
−２に出力される。

【００４６】次に、図４［Ａ］及び図４［Ｂ］を参照
し、ＶＣＯ５及びメモリ６の構成及び動作を説明する。
加算器４から出力された周波数差制御信号は乗算器３０
にてＫｖ倍される。ここでＫｖは、ＶＣＯの変調感度を
決める定数である。Ｋｖ倍された周波数位相制御信号
は、加算器３１とレジスタ付マルチプレクサ（ＲＥＧ）
３２とからなるアキュムレータにて積算される。積算結
果は読み出し専用メモリ（ＲＯＭ）３３，３４にアドレ
スとして供給される。ＲＯＭ３３，３４には各々余弦
波，正弦波が一周期分格納されており、各々のＲＯＭに
アドレスが与えられると、ＲＯＭ３３からは余弦波がＲ
ＯＭ３４からはこの余弦波と位相がπ／２ずれた正弦波
が出力され、これは、図１の複素乗算器１に与えられ
る。以上が各分割区間内及び時分割処理終了後の時分割
ＰＬＬが１チャンネル動作に移行したときの動作であ
る。このとき図１の制御回路からの制御信号ＳＥＬはレ
ジスタ付マルチプレクサ３２が加算器３１の出力を取り
込むように制御している。

【００４７】次に各分割区間の終了時には及び開始時の
動作を図４［Ｂ］のタイミングチャートを参照して説明
する。メモリ６は制御回路１２からその分割区間を示す
アドレス信号ＡＤＤＲ（図４［Ｂ］（ａ））と書き込み
指示状態（ハイレベル）となったＲ／Ｗ信号（図４
［Ｂ］（ｃ））が供給され、レジスタ付マルチプレクサ
３２の値が、メモリ６に書き込まれる。

【００４８】また、各分割区間の最初の時点では、Ｒ／
Ｗ信号は読み出し状態（ローレベル）となっており、前
の周期での同一分割区間最終時のレジスタ付マルチプレ
クサ３２の値がメモリ６から出力される。この分割区間
の最初の時点では、制御回路１２からの制御信号ＳＥＬ
はハイレベルとなっており、レジスタ付マルチプレクサ
３２は、メモリ６より出力された値をとりこむ。このよ
うにして、各分割時間の最初の時点のＶＣＯの初期位相
が定められる。

【００４９】さらに、時分割ＰＬＬとしての動作が終了
した時点すなわち通常ＰＬＬ処理の最初の動作クロック
時刻では、制御回路１２からは、最適の分割区間を示す
アドレス（ＯＡＤＤＲ）がメモリ６に与えられ、メモリ
６は時間割ＰＬＬの最終周期の最適分割区間の最後の動
作クロック時刻におけるレジスタ付マルチプレクサ３２
の値を出力する。また、この通常ＰＬＬ動作の動作クロ
ック時刻には制御回路１２からの制御信号ＳＥＬは再び
ハイレベルとなり、メモリ６の出力がレジスタ付マルチ
プレクサ３２にとりこまれる。この後、制御信号ＳＥＬ
は再びローレベルとなり、レジスタ付マルチプレクサ３
２は再び加算器３１の出力をとりこむ。また制御信号Ａ
ＤＤＲの値は最適の分割区間を示すアドレスに固定され
る。

【００５０】このようにして、通常のＰＬＬと同様のＶ
ＣＯの動作に移行する。

【００５１】次に図５を参照し、低域濾波器８及びメモ
リ７の構成及び動作を説明する。図５に示すとおり、低
域濾波器８は、同相信号２００−１が供給される同相信
号用濾波器８−１と直交信号用濾波器とから構成され
る。同相信号用濾波器８−１，直交信号用濾波器８−２
には、図１の複素乗算器１から出力される復調信号の同
相成分Ｉ，直交成分Ｑが信号線２００−１，２００−２
により各々供給される。またメモリ７は、同相信号用濾
波器８−１，直交信号用濾波器８−２に対応して、メモ
リ７−１，７−２に分割して設けられている。ここで、
同相信号用低域濾波器８−１，メモリ７−１の構成及び
動作と、直交信号用低域濾波器８−２，メモリ７−２の
構成及び動作は同一なので、前者についてのみ説明す
る。

【００５２】図５には、同相信号用低域濾波器８−１と
してトランスバーサルフィルタを用いた例を示してい
る。通常のトランスバーサルフィルタと異なる点は遅延
素子としてレジスタ付マルチプレクサ４１，４２が使用
されていることである。なお、同相信号用低域濾波器８
−１には、制御信号ＳＥＬが、メモリ７−１には制御信
号ＡＤＤＲ及び制御信号Ｒ／Ｗが供給されるが、これら
の制御信号は図４の同シンボルを付した信号と同一の信
号である。

【００５３】まず、制御信号ＳＥＬ及び制御信号Ｒ／Ｗ
が共にローレベルの期間、すなわち時分割ＰＬＬ処理の
各分割区間の中で最初の時刻と最後の時刻を除いた時
間、あるいは時分割ＰＬＬ処理が終了し、通常のＰＬＬ
処理に移行した後は、レジスタ付マルチプレクサ４１
は、信号線２００−１から同相信号Ｉをとりこみ、レジ
スタ付マルチプレクサ４２はレジスタ付マルチプレクサ
４１の出力値をとりこむので、通常のトランスバーサル
フィルタと同様に動作する。すなわち、信号線２０１上
の信号、レジスタ付マルチプレクサ４１出力及びレジス
タ付マルチプレクサ４２出力は、各々乗算器４３，４
４，４５にて重み係数Ｗ₁，Ｗ₂，Ｗ₃と乗算され、各
乗算器４３，４４，４５の出力は加算器４６で加算さ
れ、濾波された同相信号として出力される。

【００５４】次に、制御回路１２からの制御信号ＳＥＬ
がローレベル、制御信号Ｒ／Ｗがハイレベルの場合、す
なわち、時分割ＰＬＬ処理の各分割区間の最後の時刻に
おける動作を説明する。このとき、制御信号Ｒ／Ｗがハ
イレベルのため、メモリ７−１内のメモリユニット４
７，４８は、書き込みモードとなり、制御信号ＡＤＤＲ
が示すアドレスに、レジスタ付マルチプレクサ４１，４
２の値がメモリユニット４７，４８に書き込まれる。こ
の書き込まれた値は、次の変調クロック同一分割区間の
最初の時刻に読み出される。

【００５５】また、制御回路１２からの制御信号ＳＥＬ
がハイレベル、制御信号Ｒ／Ｗがローレベルの場合、す
なわち時分割ＰＬＬ処理の各分割区間の最初の時刻にお
ける動作を説明する。このときメモリユニット４７，４
８は読み出しモードとなっており、また、制御信号ＡＤ
ＤＲとしてその分割区間を示すアドレスが与えられてい
るので、メモリユニット４７，４８からは、１周期前す
なわち１変調クロック時刻前の同一分割区間の最後の時
刻にレジスタ付マルチプレクサ４１，４２の値が出力さ
れる。このとき、制御信号ＳＥＬはハイレベルとなって
いるので、レジスタ付マルチプレクサ４１はメモリユニ
ット４７の出力値を、レジスタ付マルチプレクサ４２は
メモリユニット４８の出力値をとりこむ。このように、
同相信号用濾波器は時分割動作しているにもかかわら
ず、同一分割区間のみに着目すれば連続的な動作を行な
っていることになる。

【００５６】また時分割ＰＬＬ処理の終了直後の時刻に
は、制御信号ＳＬＥは再びハイレベルとなる。このと
き、時分割ＰＬＬ処理最終区間において最適と判定され
た分割時間を示すアドレスが制御信号ＡＤＤＲとして供
給されるので、この最適分割区間の最終時刻におけるレ
ジスタ付マルチプレクサ４１，４２の値がメモリユニッ
ト４７，４８から各々読み出され、レジスタ付マルチプ
レクサ４１，４２にとりこまれる。この直後、制御信号
ＳＥＬは再びローレベルとなり、また制御信号ＡＤＤＲ
は最適分割時刻を示す値に固定された通常のＰＬＬ処理
における濾波器の動作移行する。

【００５７】なお、以上の説明では、低域濾波器８−
１，８−２は説明を簡単化するため３タップのトランス
バーサルフィルタを例として説明したが、この低域濾波
器は３タップに限られるものではない。

【００５８】次に図６を参照し、無変調搬送波検出回路
の構成及び動作を説明する。無変調搬送波検出回路１０
は、２乗回路９より供給される算出値を前述した制御信
号Ｒ／Ｗによりサンプルするレジスタ６０とゲート６
１，比較器６２とからなる閾値回路と、比較器６４，ア
ンドゲート６５，レジスタ６６からなる最大値検出回路
と、この最大値検出回路で検出された最大値に対応する
アドレスを保持するレジスタ６７と、本実施例の外部か
ら供給される制御信号ＤＥＮＤによりリセットされ、比
較器６２の出力でセットされるセット・リセットフリッ
プフロップ６３とを備えている。

【００５９】図２（Ｅ）に示した制御信号ＤＥＮＤがハ
イレベルになると、すなわち、本実施例に後置されてい
る受信データ処理回路が受信バーストのデータ部のすべ
てのデータの受信を完了すると、セットリセットフリッ
プフロップ６３はリセットされる。このセットリセット
フリップフロップ６３の出力は前述した制御信号ＳＴＡ
ＲＴとして制御回路１２に送られる。制御回路１２は、
この制御信号ＳＴＡＲＴがハイレベルからローレベルに
遷移したことを検知して、現在行なっている通常ＰＬＬ
処理を終了し、時分割ＰＬＬ処理に移行するタイミング
を知ることができる。また、後述するようにセットリセ
ットフリップフロップ６３は、受信バーストの搬送波再
生部の先頭部分のタイミングで、比較器６２出力により
セットされる。この時、制御信号ＳＴＡＲＴはローレベ
ルからハイレベルに遷移するが、この遷移により制御回
路１２は現在行なっている時分割ＰＬＬ処理をあとＭク
ロック時刻で終了させるべきことを知ることができる。
またこお制御信号ＳＴＡＲＴは、レジスタ６６のクリア
端子にも供給されており、制御信号ＳＴＡＲＴがローレ
ベルの期間、すなわち、バースト受信完了後から次のバ
ーストの搬送波再生部の先頭部が入力されるまで、レジ
スタ６６はクリアされている。

【００６０】２乗回路９より供給される値すなわち受信
バーストの再生搬送波周波数成分あるいはディジタルＶ
ＣＯ５の発振周波数成分を示す算出値は、制御信号Ｒ／
Ｗによりレジスタ６０でサンプルされゲート６１，比較
器６２に与えられる。

【００６１】比較回路６２は、レジスタ６０から供給さ
れる算出値を一定の閾値（ＴＨ）と比較する。算出値が
閾値より大であれば、比較回路６２はハイレベルを、そ
うでない場合にはローレベルを出力する。ゲート６１は
比較回路６２出力がハイレベルのときは入力された算出
値をそのまま通過させ、そうでないときは値０を比較回
路６４の第１の入力に供給する。

【００６２】また、比較回路６２の出力はセットリセッ
トフリップフロップ６３のセット端子にも供給され、比
較回路６２出力がハイレベルのとき、セットリセットフ
リップフロップ６３はセットされる。ここで、比較回路
６２出力が最初にハイレベルとなる時刻は、受信バース
トの搬送波再生部の先頭部分である。なぜなら、２乗回
路９出力が閾値（ＴＨ）を越えることができるのは、搬
送波再生部が入力されているときのみであるからであ
る。換言すれば、受信バーストの他の部分あるいは、バ
ースト未受信時には、２乗が閾値（ＴＨ）を越えないよ
うに、閾値が定められている。ただしこの閾値を大きく
しすぎると、バースト搬送波再生部が検出できなくなる
ので、この閾値の値は、バーストの搬送再生部で閾値を
下回る確率と、それ以外の期間で閾値を上回る確率とが
等しくなるように閾値を定めるのが好ましい。

【００６３】比較器６４，アンドゲート６５，レジスタ
６６からなる最大値検出回路と、レジスタ６７の動作は
以下に述べるとおりである。レジスタ６６には過去にゲ
ート６１から最大値検出回路入力された値の最大値が格
納されている。比較器６４はゲート６１出力とレジスタ
６１出力とを比較する。ゲート６１出力が大であれば比
較器６１出力はハイレベルとなり、そうでない場合はロ
ーレベルとなる。この比較器６１出力は、アンドゲート
６５の第１の入力端子に供給される。

【００６４】アンドゲート６５の第２の入力端子には制
御回路１２から制御信号Ｒ／Ｗ（図４［Ｂ］（ｃ）参
照）が供給されている。前述したとおり、この制御信号
Ｒ／Ｗは、各分割時刻の最後の動作クロック時刻にのみ
ハイレベルとなるが、無変調搬送波検出部１０では、こ
の制御信号Ｒ／Ｗをもとにして、レジスタ６６，６７を
動作させるためのタイミング信号を、ＡＮＤゲート６５
で生成している。ＡＮＤゲート６５は比較回路６４出力
がハイレベルのとき制御信号Ｒ／Ｗをそのまま通過させ
る。そうでないときは、ＡＮＤゲート６５出力はローレ
ベルとなる。すなわち、レジスタ６６，６７にはゲート
６１出力がレジスタ６６に格納されている旧最大値より
も大きいときだけタイミング信号が供給される。このタ
イミング信号が与えられたときのみレジスタ６６の最大
値がゲート６１出力値に更新される。

【００６５】一方、レジスタ６７の入力には２乗回路９
より供給される算出値に対応する分割区間を示すアドレ
ス信号ＡＤＤＲが供給されており、このアドレス信号Ａ
ＤＤＲがＡＮＤゲート６５からのタイミング信号により
レジスタ６７に格納される。このようにして、レジスタ
６７には算出値が最大となった分割区間を示すアドレス
（ＯＡＤＤＲ）が保持される。このＯＡＤＤＲは、時分
割ＰＬＬ処理区間の最後の時刻に制御回路１２により読
み出される。

【００６６】次に、制御回路１２について説明する。制
御回路１２はマイクロプロセッサ等により構成される。
図７には、マイクロプロセッサに格納されるべき、プロ
グラムを示すフローチャートが示されている。このフロ
ーチャートにもとづき、制御回路１２の動作を説明す
る。

【００６７】装置の電源投入時には、ステップＳ１〜Ｓ
６に示されるバースト未受信時の時分割ＰＬＬ動作か
ら、制御回路の動作が開始される。このステップＳ１〜
Ｓ６の動作は、ステップ５において無変調搬送波検出回
路１０からの制御信号ＳＴＡＲＴがローレベルからハイ
レベルに遷移したことを検出するまで、くり返し行なわ
れる。

【００６８】まずステップＳ１において、制御信号ＡＤ
ＤＲを０にセットする。そしてステップＳ２では、制御
信号ＡＤＤＲを図１のメモリ６，７、無変調搬送波検出
回路１０，オフセット発生器１１に供給する。このステ
ップＳ２の処理は、前述したとおり各分割時刻＃０〜＃
（Ｎ−１）の最初の動作クロック時刻に行なわれる。ま
た、ステップＳ２では制御信号ＳＥＬハイレベルとし
て、メモリ６，７へ供給し、これらメモリに格納されて
いる前データクロック周期の同一分割区間の最後の動作
クロック時刻におけるディジタルＶＣＯ５，低域濾波器
８の内部値をディジタルＶＣＯ５，低域濾波器８内の内
部値を格納しているマルチプレクサ付レジスタに格納さ
せる。この処理が終了すると、制御信号ＳＥＬは再びロ
ーレベルとなる。

【００６９】次に各分割区間の最後の動作クロック時刻
になると、ステップ３で制御信号Ｒ／Ｗはハイレベルに
され、メモリ６，７にディジタルＶＣＯ５，低域濾波器
８の内部値を格納する。この処理が終了すると、制御信
号Ｒ／Ｗは再びローレベルに設定される。ステップＳ４
では制御信号ＡＤＤＲの値が１つ増加させられる。

【００７０】ステップＳ５で、無変調搬送波検出回路１
０からの制御信号ＳＴＡＲＴがローレベルからハイレベ
ルに遷移したことが検出されると、ステップＳ１〜Ｓ６
の動作は終了し、ステップＳ７以降の処理に移る。この
制御信号ＳＴＡＲＴの遷移が検出されなかった場合に
は、ステップＳ６に制御が移行し、ＡＤＤＲがＮ以上に
なっているか否かが判定される。ＡＤＤＲ≧Ｎの場合に
は、ステップＳ１へもどり、１クロック区間の処理が終
了する。そうでない場合には、ステップＳ２にもどる。
このようにして、ステップＳ５で制御信号ＳＴＡＲＴが
ローレベルからハイレベルに遷移したことが検出されな
い場合には、ステップＳ１〜Ｓ６の処理がくり返し行な
われる。

【００７１】一方、ステップＳ５で制御信号ＳＴＡＲＴ
のローレベルからハイレベルへの遷移が検出されたとき
は、ステップＳ７からステップＳ１２までの時分割ＰＬ
Ｌ処理が行なわれる。ここで、ステップＳ８，Ｓ９，Ｓ
１０，Ｚ１１及びＳ１２の処理は、各々ステップＳ１，
Ｓ２，Ｓ３，Ｓ４，Ｓ６の処理と同様である。ステップ
Ｓ８からＳ１２までの処理がＭ回くり返されることによ
り、図２の１番目のクロック区間から、Ｍ番目のクロッ
ク区間時分割ＰＬＬ処理に必要な制御信号が生成され
る。

【００７２】このステップＳ７〜Ｓ１２の処理が終了す
ると、通常ＰＬＬ処理に移行する。まず、ステップ１３
では無変調搬送波検出回路１０から出力される最適分割
区間を示すアドレス（ＯＡＤＤＲ）がそのまま、制御信
号ＡＤＤＲとして出力される。そして、ステップＳ１４
で制御ＳＥＬが１動作クロック時刻だけハイレベルとさ
れ、Ｍ番のクロック区間の最適分割区間の最後の動作ク
ロック時刻におけるディジタルＶＣＯ５，低域濾波器８
の内部値がディジタルＶＣＯ５，低域濾波器８内のレジ
スタ付マルチプレクサに転送される。このようにして、
制御回路１２は図２における通常ＰＬＬ処理の制御に移
行する。この通常ＰＬＬ処理は、ステップ１５におい
て、無変調搬送波検出回路１０からの制御信号ＳＴＡＲ
Ｔがハイレベルからローレベルに遷移することを検出さ
れるまで、すなわち、無変調搬送波検出回路１０内のセ
ットリセットフリップフロップ６３がリセットされるま
で継続される。

【００７３】ステップ１５で、制御信号ＳＴＡＲＴがロ
ーレベルに遷移したことが検出されると、すなわち、受
信バーストのデータ部の復調が完了すると、再びステッ
プＳ１〜Ｓ０の処理に移行する。

【００７４】

【発明の効果】以上述べたとおり、本発明によれば、デ
ータ伝送速度を越える大きさの周波数離調を受けたバー
スト信号に対しても、装置規模を大きくすることなく、
搬送波をすみやかに再生できる搬送波再生装置を提供す
ることができる。

【図面の簡単な説明】

【図１】本発明の一実施例を示すブロック図である。

【図２】図１の実施例の動作の概略を説明するためのタ
イミングチャートである。

【図３】図１の複素乗算器１の構成を示すブロック図で
ある。

【図４】図４［Ａ］は図１のディジタルＶＣＯ５の構成
を示すブロック図、図４［Ｂ］はその動作を説明するた
めのタイミングチャートである。

【図５】図１の低域濾波器８及びメモリ７の詳細を示す
ブロック図である。

【図６】図１の無変調搬送波検出回路１０の構成を示す
ブロック図である。

【図７】図１の制御回路１２の動作を説明するためのフ
ローチャートである。

【符号の説明】

１複素乗算器２位相差検出器３，８低域濾波器４加算器５ディジタルＶＣＯ６，７メモリ９２乗回路１０無変調搬送波検出回路１１オフセット発生器１２制御回路１３逓倍器

フロントページの続き (58)調査した分野(Int.Cl.⁶，ＤＢ名) H04L 27/00 - 27/38

Claims

(57)【特許請求の範囲】

【請求項１】再生搬送波にもとづいて受信バースト
を復調し復調信号を出力する復調手段と；前記復調信号
にもとづいて前記受信バースト信号の搬送波成分と前記
再生搬送波との位相差を検出し位相制御信号として出力
する位相差検出手段と；第１の制御信号で指定された分
割区間に対応する周波数制御信号を生成する周波数制御
信号生成手段と；前記位相制御信号及び周波数制御信号
にもとづいて前記分割区間に割り当てられた周波数引き
込み範囲で発振して前記再生搬送波を生成するディジタ
ルＶＣＯとからなる時分割ＰＬＬを用いる搬送波再生装
置であって、前記搬送波再生装置はさらに、前記第１の
制御信号にもとづき前記ディジタルＶＣＯの内部値を格
納若しくは内部値を設定する第１のメモリ手段と；前記
復調信号の直流値を算出する直流信号検出手段と；前記
分割区間毎に供給される前記直流値の中で、最大となっ
た直流に対応する分割区間を最適分割区間として検出す
る無変調搬送波検出手段と；前記無変調搬送波検出手段
の出力にもとづき前記受信バーストを所定の時間だけ時
分割して前記分周区間のアドレスを示す前記第１の制御
信号を生成する制御手段；とを有することを特徴とする搬送波再生装置。
【請求項２】請求項１記載の前記搬送波再生装置は、
前記復調信号を濾波し、前記直流信号検出手段に供給す
る第１の濾波手段を含むことを特徴とする搬送波再生装
置。
【請求項３】請求項１又は２に記載の装置において、
前記位相差検出手段出力を濾波し、前記位相差制御信号
として、前記再生搬送波生成手段に供給する第２の濾波
手段をさらに備えたことを特徴とする搬送波再生装置。
【請求項４】前記第１の濾波手段は、前記第１の制御
信号が変化する直前にその制御信号が示すアドレスにこ
の濾波手段の内部値を格納させると共に前記制御信号が
変化した直後には、その制御信号が示すアドレスに格納
されている値をこの第１の濾波手段の内部値に設定する
ためのメモリをさらに備えていることを特徴とする請求
項２記載の搬送波再生装置。
【請求項５】前記無変調搬送波検出手段は、前記直流
値にもとづいてバーストの到来を検出し、バースト到来
検出信号を出力する手段と、このバースト到来検出信号
により一方の状態にセットされバースト中のデータの復
調完了を示す信号により他方の状態にセットされる２安
定値出力手段であり、前記制御手段が前記バースト未受
信時であるか、前記バーストの搬送波再生部の一部の期
間であるか、あるいは前記バーストの搬送波再生部の残
る期間からバーストの搬送波再生部の残る期間からバー
スト受信完了に至る期間の３つの期間に現時刻が属する
かを判定するための第２の制御信号を出力する２安定値
出力手段をさらに備えたことを特徴とする請求項１、
２、３または４に記載の搬送波再生装置。
【請求項６】前記メモリ手段は、前記第１の制御信号
が変化する直前に前記第１の制御信号が示すアドレスに
前記ディジタルＶＣＯの内部値を格納させるとともに、
前記第１の制御信号が変化した直後には、前記第１の制
御信号を示すアドレスに格納されている値をこのディジ
タルＶＣＯの内部値に設定することを特徴とする請求項
１記載の搬送波再生装置。
【請求項７】前記制御手段は、前記受信バーストの搬
送波再生部の一部の期間及びバースト未受信時には、前
記第１の制御信号の値を循環的に生成し、前記受信バー
ストの搬送波再生部の残る期間及びそれからバーストデ
ータ受信終了までは前記最適制御信号を前記第１の制御
信号として出力することを特徴とする請求項１記載の搬
送波再生装置。