JPH09130443A - ディジタル復調装置 - Google Patents

Abstract

(57)【要約】 【課題】 短時間でキャリアおよびクロックの位相引込
みを行ない安定したキャリアおよびクロックの位相同期
制御を行なうディジタル復調装置を提供する。 【解決手段】 入力端子８０１からのＱＡＭ変調信号
は、Ａ／Ｄ変換器８０２、直交検波回路８０３およびロ
ールオフフィルタ８０４を介しサンプル値となり、等化
回路８０５を介したのちシンボル判定回路８０７にてシ
ンボル判定され、第２のクロック位相誤差検出回路１０
６に供給される。第１のクロック位相誤差検出回路１０
２は、サンプル値からクロック位相誤差を検出する。第
２のクロック位相誤差検出回路１０６は、サンプル値お
よびシンボル判定の結果からクロック位相誤差を検出す
る。これらのクロック位相誤差は、切替回路１０３から
同期判定回路１０１のキャリア位相同期判定結果に応じ
て選択出力され、ＶＣＯ８１３にて生成されるクロック
の周波数を制御するようにしたものである。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、例えばＰＳＫ変
調や多値ＱＡＭを含むＱＡＭ変調等によって変調された
ディジタル変調信号を復調するディジタル復調装置に関
する。

【０００２】

【従来の技術】一般に信号レベルが２値で表されるデジ
タル信号を伝送するために用いられるデジタル変調方式
として、ＰＳＫ（Ｐｈａｓｅ Ｓｈｉｆｔ Ｋｅｙｉｎ
ｇ）、ＱＡＭ（Ｑｕａｄｒａｔｕｒｅ Ａｍｐｌｉｔｕ
ｄｅ Ｍｏｄｕｌａｔｉｏｎ）等の方式が知られてい
る。

【０００３】これらのデジタル変調方式を採用した変調
装置（以下デジタル変調装置と称する）では、所定の時
間間隔でサンプリングおよび量子化されたデジタル信号
（シンボル）を用いて、アナログの搬送波（キャリア）
の変調を行なっている。

【０００４】一方、上記デジタル変調方式の伝送信号の
復調装置（以下、デジタル復調装置と称する）では、上
述のようにして変調されたアナログ信号からキャリア成
分を除去したのち、所定のシンボルレベルと比較して、
最も近いシンボルレベルを再生シンボル値として判定す
るようにしている。

【０００５】また、このデジタル復調装置は正確なシン
ボルを復調するために、クロック位相同期部を備えて上
記デジタル変調装置側のサンプリングタイミングと位相
同期したクロック信号を再生するようにしている。

【０００６】上記クロック位相同期部は、一般にアナロ
グ／デジタル変換器、クロック位相誤差検出器、ループ
フィルタ、デジタル／アナログ変換器、電圧制御発振器
で構成される。このうち、クロック位相誤差検出器は、
上述したシンボル判定結果（再生シンボル値）を用い
て、クロック位相の誤差を検出するものである。

【０００７】以下、図７を参照して上記クロック位相誤
差検出器の位相誤差検出方法の一例を説明する。この図
に示す曲線Ｃ１は、デジタル復調装置でサンプリング・
復調された信号波形の一部を示すもので、縦軸および横
軸は、それぞれ信号振幅レベル、時刻ｔを表している。

【０００８】また、サンプルＳｒ１，Ｓｒ２は、歪み、
雑音等のない理想的な伝送系における標本点を示すもの
で、この時のサンプリングタイミングはそれぞれ時刻ｔ
ｒ１，ｔｒ２で、シンボルレベルはそれぞれｌｖｒ１，
ｌｖｒ２であるものとする。

【０００９】時刻ｔ１およびｔ２は、実際のサンプリン
グタイミングを表すものである。また、このサンプリン
グタイミングｔ１およびｔ２でサンプリングされた標本
点をそれぞれサンプルＳ１，Ｓ２とし、それぞれのサン
プル値をｖ１，ｖ２とする。

【００１０】レベルｌｖ１およびｌｖ２は、それぞれサ
ンプルＳ１およびサンプルＳ２のシンボル判定値（判定
結果）である。なお、シンボル判定が正常に機能してい
る場合には、シンボル判定値ｌｖ１はシンボルレベルｌ
ｖｒ１に、シンボル判定値ｌｖ２はシンボルレベルｌｖ
ｒ２に一致する。

【００１１】Δｔは、適切なシンボルレートとなってい
る時のクロック位相誤差（ｔ１−ｔｒ１およびｔ２−ｔ
ｒ２）を表す。また、Δｖ１はレベルｖ１とシンボルレ
ベルｌｖｒ１との誤差（ｖ１−ｌｖｒ１）を、Δｖ２は
レベルｖ２とシンボルレベルｌｖｒ２との誤差（ｖ２−
ｌｖｒ２）をそれぞれ表す。

【００１２】なお、クロック位相誤差Δｔが０の時、レ
ベル誤差Δｖ１およびΔｖ２はともに０になり、逆にク
ロック位相誤差Δｔの絶対値が大きくなるにつれ、レベ
ル誤差Δｖ１、Δｖ２の絶対値も大きくなる。

【００１３】また、シンボルレベルｌｖ１がシンボルレ
ベルｌｖ２より小さい時（図７に示す状態）、すなわち
信号の軌跡（曲線Ｃ１）の傾きが正の時には、レベル誤
差Δｖ１およびΔｖ２の極性はクロック位相誤差Δｔの
極性と一致する。一方、シンボルレベルｌｖ１がシンボ
ルレベルｌｖ２より大きい時、すなわち信号の軌跡（曲
線Ｃ１）の傾きが負の時には、レベル誤差Δｖ１および
Δｖ２の極性はクロック位相誤差Δｔの極性と反対にな
る。

【００１４】以上のような特性に着目し、上記クロック
位相誤差検出器では、標本点のサンプル値とシンボル判
定値との差と、連続する２つのシンボル判定値間の信号
の軌跡の傾きとを乗算し、この結果からクロック位相誤
差を検出するようにしている。

【００１５】次に、図８を参照して、上述したようなク
ロック位相誤差検出器を用いたＱＡＭ変調方式のディジ
タル復調装置について説明する。このディジタル復調装
置は、ＱＡＭ変調信号が入力端子８０１に入力される。
そして、このＱＡＭ変調信号をＡ／Ｄ変換器８０２でサ
ンプリングおよび量子化し、直交検波回路８０３に入力
する。なお、Ａ／Ｄ変換器８０２のサンプリングタイミ
ングは、後述の電圧制御発振回路（ＶＣＯ）８１３の生
成するクロックに同期している。

【００１６】直交検波回路８０３は、後述のキャリア再
生回路８１０にて再生されるキャリアを用いて、Ａ／Ｄ
変換器８０２の出力信号を直交検波することによりＩ信
号とＱ信号に分離し、標本点のサンプル値としてロール
オフフィルタ８０４に供給する。

【００１７】ロールオフフィルタ８０４は、上記標本点
のサンプル値に対してそれぞれ帯域制限を行ない、等化
回路８０５および後述のクロック位相誤差検出回路８０
６に供給する。

【００１８】等化回路８０５は、ロールオフフィルタ８
０４の出力信号から妨害成分を除去して波形整形を行な
い、この結果を後述のシンボル判定回路８０７およびキ
ャリア位相誤差検出回路８０８に供給する。

【００１９】キャリア位相誤差検出回路８０８は、等化
回路８０５の出力信号からキャリア位相誤差を検出し、
この検出結果をループフィルタ８０９に供給する。ルー
プフィルタ８０９は、上記キャリア位相誤差に対して積
分による平滑化処理を施し、この処理結果をキャリア再
生回路８１０に供給する。

【００２０】キャリア再生回路８１０は、ループフィル
タ８０９の出力信号に応じた周波数のキャリアを生成
し、前述したように直交検波回路８０３に供給する。一
方、シンボル判定回路８０７は、等化回路８０５の出力
信号を予め設定したシンボルレベルと比較して最も近い
シンボルレベルをシンボル判定値として出力する。この
シンボル判定値は、クロック位相誤差検出回路８０６に
供給される。

【００２１】クロック位相誤差検出回路８０６は、ロー
ルオフフィルタ８０４から供給される標本点のサンプル
値と、シンボル判定回路８０７から供給されるシンボル
判定値とからクロック位相誤差を検出し、クロック位相
誤差信号としてループフィルタ８１１に供給する。

【００２２】ループフィルタ８１１は、上記クロック位
相誤差信号に対して、積分による平滑化処理を施し、こ
の処理結果をＤ／Ａ変換器８１２に供給する。ループフ
ィルタ８１１で平滑化されたクロック位相誤差信号は、
Ｄ／Ａ変換器８１２でアナログ信号に変換された後、電
圧制御発振回路（ＶＣＯ）８１３の制御端子に供給され
る。

【００２３】ＶＣＯ８１３は、制御端子に供給される信
号の電圧に応じた周波数のクロックを生成し、サンプリ
ング用のクロックとして前述のＡ／Ｄ変換器８０２に供
給する。

【００２４】次に、図９を参照してクロック位相誤差検
出回路８０６の回路構成の一例について説明する。ロー
ルオフフィルタ８０４より供給される標本点のサンプル
値は、第１の入力端子９０１より入力され、遅延器９０
２に供給される。遅延器９０２は、上記サンプル値を１
シンボルレート遅延させ、減算器９０３の第１の入力端
子に供給する。

【００２５】また、シンボル判定回路８０７より供給さ
れるシンボル判定値は、第２の入力端子９０４より入力
され、遅延器９０５および比較器９０６の一方の入力端
子に供給される。遅延器９０５は、上記シンボル判定値
を１シンボルレート遅延させ、減算器９０３の第２の入
力端子および比較器９０６の他方の入力端子に供給す
る。

【００２６】減算器９０３は、遅延器９０２の出力信号
から遅延器９０５の出力信号を引いた差信号（前述の標
本点のサンプル値とシンボル判定値との差信号に相当）
を乗算器９０７の第１の入力端子に供給する。

【００２７】比較器９０６は、遅延器９０５の入力信号
と遅延器９０５の出力信号とを比較し、遅延器９０５の
入力信号が遅延器９０５の出力信号より大きい時には
“１”を出力する。

【００２８】また、遅延器９０５の入力信号が遅延器９
０５の出力信号より小さい時には“−１”を出力し、遅
延器９０５の入力信号が遅延器９０５の出力信号と等し
い時には“０”を出力する。比較器９０６のこれらの出
力値は、前述した連続する２つのシンボル判定値間の信
号の軌跡の傾きの極性を示すもので、乗算器９０７の第
２の入力端子に供給される。

【００２９】乗算器９０７は、２つの上記入力端子から
入力される信号を乗算し、この乗算結果を出力端子９０
８に供給する。以上のように、クロック位相誤差検出回
路８０６では、標本点のサンプル値とシンボル判定値と
の差と、連続する２つのシンボル判定値間の信号の軌跡
の傾きとの乗算を行ない、この結果からクロック位相誤
差を検出するようにしている。

【００３０】また、クロック位相誤差検出回路８０６の
他の回路構成例として図１０に示すような構成が考えら
れている。この図に示すクロック位相誤差検出器は、図
９に示したクロック位相誤差検出器に加算器１００１お
よび加算器１００２を追加した点が異なり、その他の部
位については同様である。

【００３１】減算器９０３の第１の入力端子に対し、図
９に示したクロック位相誤差検出器では、遅延器９０２
によってサンプル値を１シンボルレート遅延させて入力
するようにしていたのに対し、図１０に示す構成では、
加算器１００１によって遅延器９０２の入力信号と出力
信号とを加算して端子に入力するようにしている。

【００３２】また、減算器９０３の第２の入力端子に、
図９に示したクロック位相誤差検出器では、遅延器９０
５によってシンボル判定値を１シンボルレート遅延させ
て入力するようにしていたのに対し、図１０に示す構成
では、加算器１００２によって遅延器９０５の入力信号
と出力信号とを加算して入力するようにしている。

【００３３】すなわち、図１０に示すクロック位相誤差
検出器では、減算器９０３において、２つの標本点のサ
ンプル値の平均値と２つのシンボル判定値の平均値との
差（図７に示したレベル誤差Δｖ１とレベル誤差Δｖ２
の平均値に相当）を求め、この結果に連続する２つのシ
ンボル判定値間の信号の軌跡の傾きと乗算することによ
りクロック位相誤差を検出するようにしている。このよ
うに、クロック位相誤差信号の２点間の平均値を用いる
ことで雑音等による誤差の影響を軽減させる回路構成と
なっている。

【００３４】以上のように、従来のディジタル復調装置
では、クロック位相誤差検出回路８０６において、標本
点のサンプル値とシンボル判定値とからクロック位相誤
差を正確に検出しているため、位相ジッタの少ないクロ
ック位相同期を行なうことができる。

【００３５】しかし、以上説明したディジタル復調装置
は初期状態ではキャリア位相が同期しておらず、正しい
シンボル判定を行なうことができないため、動作が安定
するまでに時間がかかるという問題点がある。以下、こ
の問題点について具体的に説明する。

【００３６】例えば、電源立ち上げ時等のキャリア位相
が同期していない状態では、伝送信号のキャリアと再生
キャリアとの周波数の差がビート成分として復調信号に
現れる。このため、シンボル判定値は、シンボル値がビ
ート成分で変調された値となり、正しいシンボル判定値
を得ることができない。

【００３７】このように、従来のクロック位相同期装置
では、正しいシンボル判定値を得るには、キャリア位相
を同期させる必要がある。また、キャリアの位相を同期
させるためには、正確にキャリアの位相誤差を検出する
必要があり、そのためにはクロックの位相が同期してい
る必要がある。

【００３８】すなわち、クロックが正しく位相同期する
ためにはキャリアの位相同期が確立している必要があ
り、一方、キャリアが正しく位相同期するためにはクロ
ックの位相同期が確立している必要があるというジレン
マがある。

【００３９】実際には、キャリア位相誤差が非同期状態
でも、クロックの位相は自然にずれていくため、いずれ
位相があった状態となり、キャリア位相が同期状態にな
ることもあるが、引き込みに要する時間が長く、特に雑
音が多い場合には位相同期できない可能性がある。

【００４０】また、クロック位相同期とキャリア位相同
期は、いずれもサンプリングした信号の位相を変化させ
るため、同時に動作すると干渉により制御が不安定にな
る虞があった。

【００４１】

【発明が解決しようとする課題】従来のディジタル復調
装置では、キャリア位相が非同期状態にあり、正確なシ
ンボル判定値が得られないような場合には、キャリア位
相およびクロック位相の引き込みに要する時間が長くな
る虞があるという問題があった。また、キャリア位相同
期制御とクロック位相同期制御との相互干渉により、こ
れらの同期制御が不安定になるという問題があった。

【００４２】この発明は上記の問題を解決すべくなされ
たもので、キャリア位相が非同期状態にあり、正確なシ
ンボル判定値が得られないような場合であっても、短時
間でキャリア位相およびクロック位相の引き込みを行な
い、なおかつ安定したキャリア位相同期制御およびクロ
ック位相同期制御を行ない得るディジタル復調装置を提
供することを目的とする。

【００４３】

【課題を解決するための手段】上記の目的を達成するた
めに、この発明に係るディジタル復調装置は、ディジタ
ル変調された信号をクロックに応じたタイミングでサン
プリングして量子化するサンプリング手段と、このサン
プリング手段の出力から再生キャリアに基づいてキャリ
ア成分を除去するキャリア除去手段と、このキャリア除
去手段の出力からキャリア位相誤差を検出するキャリア
位相誤差検出手段と、再生キャリアを生成し、当該再生
キャリアの周波数をキャリア位相誤差に基づいて制御す
るキャリア再生手段と、複数の閾値にそれぞれ対応する
シンボル値が予め設定され、キャリア除去手段の出力が
複数の閾値のいずれに対応するか判別し、この判別結果
に基づくシンボル値を出力するシンボル判定手段と、キ
ャリア除去手段の出力からクロック位相誤差を検出し、
第１のクロック位相誤差として出力する第１のクロック
位相誤差検出手段と、キャリア除去手段の出力とシンボ
ル判定手段の出力するシンボル値とからクロック位相誤
差を検出し、第２のクロック位相誤差として出力する第
２のクロック位相誤差検出手段と、キャリア位相誤差検
出手段にて検出したキャリア位相誤差が所定の範囲内に
あるか否かに応じて、キャリア位相の同期／非同期を判
定する同期判定手段と、第１のクロック位相誤差および
第２のクロック位相誤差が入力され、同期判定手段にて
キャリア位相が非同期状態にあると判定された時には第
１のクロック位相誤差を選択出力し、同期状態にあると
判定された時には第２のクロック位相誤差を選択出力す
るクロック位相誤差切替手段と、このクロック位相誤差
切替手段の出力するクロック位相誤差に応じた周波数の
クロックを生成し、サンプリング手段に入力するクロッ
ク生成手段とを具備して構成するようにした。

【００４４】また、上記の目的を達成するために、この
発明に係るディジタル復調装置は、ディジタル変調され
た信号をクロックに応じたタイミングでサンプリングし
て量子化するサンプリング手段と、このサンプリング手
段の出力を再生キャリアに基づいて位相同期を行なうキ
ャリア除去手段と、このキャリア除去手段の出力からキ
ャリア位相誤差を検出するキャリア位相誤差検出手段
と、再生キャリアを生成し、当該再生キャリアの周波数
をキャリア位相誤差に基づいて制御するキャリア再生手
段と、複数の閾値にそれぞれ対応するシンボル値が予め
設定され、キャリア除去手段の出力が複数の閾値のいず
れに対応するか判別し、この判別結果に基づくシンボル
値を出力するシンボル判定手段と、キャリア位相誤差検
出手段にて検出したキャリア位相誤差が所定の範囲内に
あるか否かに応じて、キャリア位相の同期／非同期を判
定する同期判定手段と、キャリア除去手段の出力とシン
ボル判定手段の出力するシンボル値とが入力され、同期
判定手段にてキャリア位相が非同期状態にあると判定さ
れた時にはキャリア除去手段の出力からクロック位相誤
差を検出し、同期状態にあると判定された時にはキャリ
ア除去手段の出力とシンボル判定手段の出力するシンボ
ル値とからクロック位相誤差を検出するクロック位相誤
差検出手段と、このクロック位相誤差検出手段にて検出
したクロック位相誤差に応じた周波数のクロックを生成
し、サンプリング手段に入力するクロック生成手段とを
具備して構成するようにした。

【００４５】さらに、上記の目的を達成するために、こ
の発明に係るディジタル復調装置は、ディジタル変調さ
れた信号をクロックに応じたタイミングでサンプリング
して量子化するサンプリング手段と、このサンプリング
手段の出力からキャリア周波数誤差を検出し、このキャ
リア周波数誤差に基づいてキャリア周波数の引き込みを
行なうキャリア周波数制御手段と、このキャリア周波数
制御手段の出力からキャリア位相誤差を検出し、このキ
ャリア位相誤差に基づいて位相回転させることによりキ
ャリア位相の引き込みを行なうキャリア位相制御検出手
段と、複数の閾値にそれぞれ対応するシンボル値が予め
設定され、キャリア位相制御検出手段の出力が複数の閾
値のいずれに対応するか判別し、この判別結果に基づく
シンボル値を出力するシンボル判定手段と、キャリア周
波数制御手段にて検出したキャリア周波数誤差と、キャ
リア位相制御検出手段にて検出したキャリア位相誤差と
に基づいてキャリア位相の同期／非同期を判定する同期
判定手段と、キャリア周波数制御手段の出力とシンボル
判定手段の出力するシンボル値とが入力され、同期判定
手段にてキャリア位相が非同期状態にあると判定された
時にはキャリア周波数制御手段の出力からクロック位相
誤差を検出し、同期状態にあると判定された時にはキャ
リア周波数制御手段の出力とシンボル判定手段の出力す
るシンボル値とからクロック位相誤差を検出するクロッ
ク位相誤差検出手段と、このクロック位相誤差検出手段
にて検出したクロック位相誤差に応じた周波数のクロッ
クを生成し、サンプリング手段に入力するクロック生成
手段とを具備して構成するようにした。

【００４６】上記構成のディジタル復調装置では、キャ
リア位相が非同期状態にある時には、キャリア除去手段
の出力から検出したクロック位相誤差に応じた周波数の
クロックを生成し、キャリア位相が同期状態にある時に
は、キャリア除去手段の出力とシンボル判定手段の出力
するシンボル値とから検出したクロック位相誤差に応じ
た周波数のクロックを生成するようにしている。

【００４７】したがって、キャリア位相が非同期状態に
あり、正確なシンボル判定値が得られないような場合で
あっても、このようなシンボル判定値の影響の及んでい
ないクロック位相誤差を検出できるため、クロック位相
誤差の不要な変動が減少する。よって、クロック位相お
よびキャリア位相の引き込みに要する時間を短縮し、な
おかつ安定したキャリア位相同期制御およびクロック位
相同期制御を行なうことができる。

【００４８】

【発明の実施の形態】以下、図面を参照して、この発明
の実施の形態について説明する。図１は、この発明の第
１の実施の形態に係るディジタル復調装置の構成を示す
ものである。但し、図１において、従来のディジタル復
調装置の構成を示す図８と同一部分には同一符号を付し
て示し、ここでは異なる部分を中心に述べる。

【００４９】このディジタル復調装置は、図８に示した
従来のディジタル復調装置の構成に加え、新たに同期判
定回路１０１、第１のクロック位相誤差検出回路１０
２、および切替回路１０３を備えている。また、クロッ
ク位相誤差検出回路８０６に代わり、第２のクロック位
相誤差検出回路１０６を備えている。

【００５０】同期判定回路１０１は、キャリア位相誤差
検出回路８０８にて検出されるキャリア位相誤差信号
と、内部に予め設定したカウンタの値とを比較してキャ
リア位相の同期状態を判定する。そして、キャリア位相
が非同期状態の時には“０”を、同期状態の時には
“１”をそれぞれ切替信号として切替回路１０３の切替
信号入力端子に供給する。

【００５１】第１のクロック位相誤差検出回路１０２
は、ロールオフフィルタ８０４の出力する標本点のサン
プル値より、クロック位相誤差を検出し、切替回路１０
３の第１の入力端子に供給する。図２に第１のクロック
位相誤差検出回路１０２の具体的な構成を示す。

【００５２】図２において、ロールオフフィルタ８０４
より供給される標本点のサンプル値は、入力端子２０１
より入力され、遅延器２０２、加算器２０３の第１の入
力端子および比較器２０４の第１の入力端子に供給され
る。

【００５３】遅延器２０２は、上記サンプル値を１シン
ボルレート遅延させ、加算器２０３の第２の入力端子お
よび比較器２０４の第２の入力端子に供給する。加算器
２０３は、遅延器２０２の入力信号と遅延器２０２の出
力信号と加算し、乗算器２０５の第１の入力端子に供給
する。

【００５４】比較器２０４は、遅延器２０２の入力信号
と遅延器２０２の出力信号とを比較し、遅延器２０２の
入力信号が正の値で、なおかつ遅延器２０２の出力信号
が負の値の時、すなわち、隣り合う２つの標本点のサン
プル値の符号が異なり、その間の波形の傾きが正の時に
は“１”を乗算器２０５の第２の入力端子に供給する。

【００５５】一方、遅延器２０２の入力信号が負の値
で、なおかつ遅延器２０２の出力信号が正の値の時、す
なわち、隣り合う２つの標本点のサンプル値の符号が異
なり、その間の波形の傾きが負の時には“−１”を供給
する。また、これら以外の時には“０”を供給する。

【００５６】乗算器２０５は、加算器２０３の加算結果
と比較器２０４の比較結果とを乗算し、出力端子２０６
に供給する。以上のように、第１のクロック位相誤差検
出回路１０２では、連続する２つの標本点のサンプル値
の加算結果と、連続する２つの標本点のサンプル値間の
信号の軌跡の傾きとの乗算し、この結果からクロック位
相誤差を検出するようにしている。

【００５７】次に、図３を参照して第１のクロック位相
誤差検出回路１０２にて検出したクロック位相誤差につ
いて説明する。この図に示す曲線Ｃ２は、デジタル復調
装置でサンプリング・復調された信号波形の一部を示す
もので、縦軸および横軸は、それぞれ信号振幅レベル、
時刻ｔを表している。

【００５８】また、この図に示すサンプルＳｒ１，Ｓｒ
２，Ｓ１，Ｓ２、時刻ｔｒ１，ｔｒ２，ｔ１，ｔ２、シ
ンボルレベルｌｖｒ１，ｌｖｒ２、サンプル値ｖ１，ｖ
２、レベル誤差Δｖ１、Δｖ２およびクロック位相誤差
Δｔは、前述の図７に示すものと同様である。

【００５９】なお、ａｖｒは、シンボルレベルｌｖｒ１
とシンボルレベルｌｖｒ２の平均値を示し、ａｖは、サ
ンプル値ｖ１とサンプル値ｖ２の平均値を示している。
また、Δｖは、平均値ａｖと平均値ａｖｒとの差（平均
誤差）を示す値である。

【００６０】また、シンボルレベルｌｖｒ１がシンボル
レベルｌｖｒ２より小さい時、すなわち信号波形Ｃ２の
傾きが正の時（図３に示す状態）には、平均誤差Δｖの
極性はクロック位相誤差Δｔの極性と一致する。一方、
シンボルレベルｌｖｒ１がシンボルレベルｌｖｒ２より
大きい時、すなわち信号波形Ｃ２の傾きが負の時には、
平均誤差Δｖの極性はクロック位相誤差Δｔの極性と反
対になる。

【００６１】また、この図に示すように、連続する２つ
の符号が異なる標本点の平均値ａｖｒは、等化器を介し
ていないため歪みや雑音等により誤差Δｖｒが生じ、０
レベルとはならない。しかし、この誤差Δｖｒは、実際
には０レベル付近を上下に変動しているため複数サンプ
ルで見た場合には、０と見なすことができる。したがっ
て、位相誤差の大きさは、連続する２つの標本点のサン
プル値の平均値ａｖ（Δｖ）に比例すると見なすことが
できる。

【００６２】以上のことより、加算器２０３の加算結果
（平均誤差ａｖに相当）と比較器２０４の比較結果（波
形Ｃ２の傾きに相当）との乗算結果は、クロック位相誤
差を示す。

【００６３】次に、第２のクロック位相誤差検出回路１
０６について説明する。第２のクロック位相誤差検出回
路１０６は、図８に示すクロック位相誤差検出回路８０
６と同一の構成であり、具体的には図９あるいは図１０
に示すように構成される。但し、比較器９０６における
比較判定の内容が異なる。

【００６４】第２のクロック位相誤差検出回路１０６の
比較器９０６は、遅延器９０５の入力信号と出力信号と
を比較し、上記入力信号が“０”より大きく、なおかつ
上記出力信号が“０”より小さい時には“１”を乗算器
９０７に供給する。一方、上記入力信号が“０”より小
さく、なおかつ上記出力信号が“０”より大きい時には
“−１”を供給する。また、これら以外の時には“０”
を供給する。

【００６５】すなわち、第２のクロック位相誤差検出回
路１０６では、連続する２つの標本点のサンプル値の符
号が異なる時の上記信号波形Ｃ２の傾きと、標本点のサ
ンプル値とシンボル判定値との差分とを乗算して、位相
誤差を検出している。

【００６６】切替回路１０３は、第１および第２の入力
端子と、切替信号入力端子を有し、第２の入力端子には
クロック位相誤差検出回路８０６のクロック位相誤差の
検出結果が入力される。そして、切替信号入力端子への
入力が“０”の時は第１のクロック位相誤差検出回路１
０２の出力を、“１”の時は第２のクロック位相誤差検
出回路１０６の出力を選択して、ループフィルタ８１１
に供給する。

【００６７】以上のように、上記構成のディジタル復調
装置では、キャリア位相が非同期状態にある時は、第１
のクロック位相誤差検出回路１０２によって検出したク
ロック位相誤差に基づいてクロックを再生するようにし
ている。

【００６８】第１のクロック位相誤差検出回路１０２で
は、シンボル判定値を用いないでクロック位相誤差を検
出するため、キャリアが非同期の状態にありシンボル判
定が正しく動作していない時でも、クロック位相同期を
行なうことができる。

【００６９】やがて、キャリア位相が同期状態になる
と、第２のクロック位相誤差検出回路１０６によって検
出したクロック位相誤差に基づいてクロックを再生する
ようにしている。

【００７０】等化回路８０５でゲイン調整を行なう前の
サンプル値はシンボル値に一致しないため、クロック位
相誤差検出の値には誤差が生じ得る。しかし、第２のク
ロック位相誤差検出回路８０６では、互いに符号が異な
り連続する２つの標本点のサンプル値の平均値を用いて
クロック位相誤差を検出するようにしているため、誤差
成分が打ち消されるようになり、ジッタの少ないクロッ
クの再生に寄与する。

【００７１】したがって、上記構成のディジタル復調装
置によれば、キャリア位相が非同期状態にあり正確なシ
ンボル判定値が得られない場合には、このようなシンボ
ル判定値を用いずにクロック位相誤差を検出してクロッ
ク再生を行なうため、クロック位相誤差に不要な変動が
減少する。よって、クロック位相およびキャリア位相の
引き込みに要する時間を短縮でき、なおかつ安定したキ
ャリア位相同期制御およびクロック位相同期制御を行な
うことができる。

【００７２】次に、図４および図５を参照して、この発
明の第２の実施の形態について説明する。図４は、この
発明の第２の実施の形態に係るディジタル復調装置の構
成を示すものである。但し、図４において、従来のディ
ジタル復調装置の構成を示す図８と同一部分には同一符
号を付して示し、ここでは異なる部分を中心に述べる。

【００７３】このディジタル復調装置は、図８に示した
従来のディジタル復調装置の構成に加え、前述の図１に
示した同期判定回路１０１を備えている。また、図８に
示したクロック位相誤差検出回路８０６に代わり、新た
な構成のクロック位相誤差検出回路４０６を備えてい
る。

【００７４】同期判定回路１０１は、キャリア位相誤差
検出回路８０８にて検出されるキャリア位相誤差信号
と、内部に予め設定したカウンタの値とを比較してキャ
リア位相の同期状態を判定する。そして、キャリア位相
が非同期状態の時には“０”を、同期状態の時には
“１”をそれぞれ切替信号としてクロック位相誤差検出
回路４０６の切替信号入力端子５０４（後述）に供給す
る。

【００７５】次に、クロック位相誤差検出回路４０６に
ついて説明する。図５は、クロック位相誤差検出回路４
０６の回路構成例を示すものである。この図に示すクロ
ック位相誤差検出回路４０６は、図１０に示すクロック
位相誤差検出回路８０６に比較器５０１、ＡＮＤゲート
５０２、切替器５０３および切替信号入力端子５０４を
付加したものである。このため、図５において図１０と
同一部分には同一の符号を付して示し、ここでは異なる
部分を中心に述べる。

【００７６】切替信号入力端子５０４から入力される同
期判定回路１０１の切替信号は、切替器５０３の切替信
号入力端子およびＡＮＤゲート５０２の第１の入力端子
に入力される。一方、ＡＮＤゲート５０２の第２の入力
端子には、加算器１００２の加算結果が入力される。

【００７７】ＡＮＤゲート５０２は、切替信号入力端子
５０４から入力される切替信号が“０”の時は値“０”
を減算器９０３の第２の入力端子に供給し、一方、切替
信号が“１”の時は加算器１００２の出力を供給する。
すなわち、切替信号入力端子５０４から入力される切替
信号の値に応じて、シンボル判定値の有効・無効を切り
替える。

【００７８】比較器５０１は、遅延器９０２の入力信号
と出力信号とを比較し、上記入力信号が“０”より大き
く、なおかつ上記出力信号が“０”より小さい時には
“１”を切替器５０３に供給する。一方、上記入力信号
が“０”より小さく、なおかつ上記出力信号が“０”よ
り大きい時には“−１”を供給する。また、これら以外
の時には“０”を供給する。

【００７９】同様に、比較器９０６は、遅延器９０５の
入力信号と出力信号とを比較し、上記入力信号が“０”
より大きく、なおかつ上記出力信号が“０”より小さい
時には“１”を切替器５０３に供給する。一方、上記入
力信号が“０”より小さく、なおかつ上記出力信号が
“０”より大きい時には“−１”を供給する。また、こ
れら以外の時には“０”を供給する。

【００８０】切替器５０３は、切替信号入力端子への入
力信号が“０”の時は比較器５０１の出力を乗算器９０
７の第２の入力端子に供給し、一方、上記入力信号が
“１”の時は比較器９０６の供給する。

【００８１】すなわち、クロック位相誤差検出回路４０
６は、切替信号入力端子への入力信号が“０”の時は、
前述の図２に示した第１のクロック位相誤差検出回路１
０２と同様に、標本点のサンプル値からクロック位相誤
差を検出する。一方、切替信号入力端子への入力信号が
“１”の時は、前述の図１０に示したクロック位相誤差
検出回路８０６と同様に、標本点のサンプル値とシンボ
ル判定回路８０７のシンボル判定値とからクロック位相
誤差を検出する。

【００８２】したがって、上記構成のディジタル復調装
置によれば、キャリア位相が非同期状態にある時には、
標本点のサンプル値からクロック位相誤差を検出して、
クロック再生を行なうため、不正確なシンボル判定値の
影響がクロック位相誤差に及ばない。そして、キャリア
位相が同期状態になった時には、標本点のサンプル値と
シンボル判定値とからクロック位相誤差を検出して、ク
ロック再生を行なうようにしている。

【００８３】このため、前述の第１の実施の形態と同様
に、キャリア位相同期およびクロック位相同期の引き込
みに要する時間を短縮し、なおかつ安定したキャリア位
相同期制御およびクロック位相同期制御を行なうことが
できる。

【００８４】ところで、上記第１および第２の実施の形
態では、キャリア位相同期を直交検波回路８０３で行な
う場合について説明したが、この発明はキャリア位相同
期をＡＦＣ（Ａｕｔｏｍａｔｉｃ Ｆｒｅｑｕｅｎｃｙ
Ｃｏｎｔｒｏｌ）およびＰＬＬ（Ｐｈａｓｅ−Ｌｏｃ
ｋｅｄ Ｌｏｏｐ）を用いて行なう回路構成に適用する
こともできる。

【００８５】以下、図６を参照して、この発明の第３の
実施の形態について説明する。図６は、この発明の第３
の実施の形態に係るディジタル復調装置の構成を示すも
ので、前段にＡＦＣループ、後段にＰＬＬループを形成
している。なお、図６において、図４および図８と同一
部分には同一符号を付して示している。

【００８６】入力端子８０１より入力されるＱＡＭ変調
信号は、Ａ／Ｄ変換器８０２でサンプリングされたの
ち、ＡＦＣループに供給される。ＡＦＣループは、直交
検波回路８０３、ロールオフフィルタ８０４、周波数誤
差検出回路６０８、ループフィルタ８０９およびキャリ
ア再生回路８１０で形成される。

【００８７】Ａ／Ｄ変換器８０２のサンプリング結果
は、直交検波回路８０３に入力される。直交検波回路８
０３は、後述のキャリア再生回路８１０にて再生される
キャリアを用いて、Ａ／Ｄ変換器８０２の出力信号を直
交検波することによりＩ信号とＱ信号に分離し、標本点
のサンプル値としてロールオフフィルタ８０４に供給す
る。

【００８８】ロールオフフィルタ８０４は、上記標本点
のサンプル値に対してそれぞれ帯域制限を行ない、この
結果を周波数誤差検出回路６０８、クロック位相誤差検
出回路８０６および後述のＰＬＬループに供給する。周
波数誤差検出回路６０８は、ロールオフフィルタ８０４
の出力信号からキャリアの周波数誤差を検出し、この検
出結果をループフィルタ８０９に供給する。

【００８９】ループフィルタ８０９は、上記キャリア周
波数誤差に対して積分による平滑化処理を施し、この処
理結果をキャリア再生回路８１０に供給する。キャリア
再生回路８１０は、ループフィルタ８０９の出力信号に
応じた周波数のキャリアを生成し、前述したように直交
検波回路８０３に供給する。

【００９０】一方、ＰＬＬループは、位相回転回路６０
４、等化回路８０５、キャリア位相誤差検出回路８０
８、ループフィルタ６０９およびキャリア再生回路６１
０で形成される。位相回転回路６０４は、ロールオフフ
ィルタ８０４より供給される信号を後述のキャリア再生
回路６１０から供給される信号に基づいて位相回転さ
せ、キャリア位相同期を行ない、この結果を等化回路８
０５に入力する。

【００９１】等化回路８０５は、ロールオフフィルタ８
０４の出力信号から妨害成分を除去して波形整形を行な
い、この結果を後述のシンボル判定回路８０７およびキ
ャリア位相誤差検出回路８０８に供給する。キャリア位
相誤差検出回路８０８は、等化回路８０５の出力信号か
らキャリア位相誤差を検出し、この検出結果をループフ
ィルタ６０９に供給する。

【００９２】ループフィルタ６０９は、上記キャリア位
相誤差に対して積分による平滑化処理を施し、この処理
結果をキャリア再生回路６１０に供給する。キャリア再
生回路６１０は、ループフィルタ６０９の出力信号に応
じた周波数のキャリアを生成し、前述したように位相回
転回路６０４に供給する。

【００９３】一方、シンボル判定回路８０７は、等化回
路８０５の出力信号を予め設定したシンボルレベルと比
較して最も近いシンボルレベルをシンボル判定値として
出力する。このシンボル判定値は、クロック位相誤差検
出回路４０６に供給される。

【００９４】クロック位相誤差検出回路４０６は、後述
の同期判定回路１０１からの切替信号に応じて、ロール
オフフィルタ８０４から供給される標本点のサンプル値
から、あるいは、このサンプル値およびシンボル判定回
路８０７から供給されるシンボル判定値からクロック位
相誤差を検出し、クロック位相誤差信号としてループフ
ィルタ８１１に供給する。

【００９５】ループフィルタ８１１は、上記クロック位
相誤差信号に対して、積分による平滑化処理を施し、こ
の処理結果をＤ／Ａ変換器８１２に供給する。ループフ
ィルタ８１１で平滑化されたクロック位相誤差信号は、
Ｄ／Ａ変換器８１２でアナログ信号に変換された後、Ｖ
ＣＯ８１３の制御端子に供給される。

【００９６】ＶＣＯ８１３は、制御端子に供給される信
号の電圧に応じた周波数のクロックを生成し、サンプリ
ング用のクロックとして前述のＡ／Ｄ変換器８０２に供
給する。

【００９７】同期判定回路１０１は、周波数誤差検出回
路６０８の検出した周波数誤差と内部に予め設定したカ
ウンタの値とを比較して、周波数誤差が所定の範囲内に
入ったか否かを判定する。ここで、上記周波数誤差が所
定の範囲内に入っていない時には“０”を、入っている
時には“１”をそれぞれ切替信号としてクロック位相誤
差検出回路４０６の切替信号入力端子に供給する。

【００９８】また、同期判定回路１０１は、上記判定結
果に応じて周波数誤差検出回路６０８およびキャリア位
相誤差検出回路８０８を制御し、上記ＡＦＣループで周
波数引き込みを行なった後、ＰＬＬループで位相引き込
みを行なう。

【００９９】次に、上記構成のディジタル復調装置の動
作について説明する。例えば電源立ち上げ時などのクロ
ック位相およびキャリア位相がともに同期していない時
には、同期判定回路１０１の制御により、ＡＦＣループ
が動作して再生キャリアの周波数制御を行なう。

【０１００】一方、クロック位相誤差検出回路４０６
は、ロールオフフィルタ８０４からのサンプル値からク
ロック位相誤差を検出する。このクロック位相誤差は、
ループフィルタ８１１およびＤ／Ａ変換器８１２を介し
たのち、ＶＣＯ８１３に供給され、再生クロックが生成
される。

【０１０１】やがて、再生キャリアの周波数誤差が所定
の範囲内に入ると、同期判定回路１０１は、上記ＡＦＣ
ループを前述の動作時よりも遅い応答速度で動作させる
とともに、ＰＬＬループの動作させて再生キャリアの位
相制御を行なう。

【０１０２】そして、再生キャリアの位相誤差が所定の
範囲内に入ると、同期判定回路１０１がこの状態を検出
してクロック位相誤差検出回路４０６に通知する。これ
に対し、クロック位相誤差検出回路４０６は、ロールオ
フフィルタ８０４からのサンプル値とシンボル判定回路
８０７からのシンボル判定値とに基づいてクロック位相
誤差を検出する。このクロック位相誤差は、ループフィ
ルタ８１１およびＤ／Ａ変換器８１２を介したのちＶＣ
Ｏ８１３に供給され、再生クロックが生成される。

【０１０３】以上のように、上記構成のディジタル復調
装置では、はじめにキャリア位相制御を行なっていない
サンプル値からクロック位相誤差を検出して再生クロッ
クを生成することによってある程度再生クロックの位相
を引き込んだ後、キャリア位相の引き込みを行なう。そ
して、シンボル判定値と上記サンプル値とからクロック
位相誤差を検出して再生クロックを生成するようにして
いる。

【０１０４】したがって、クロック位相制御とキャリア
位相制御との間の干渉を引き起こさずに、安定したキャ
リア位相同期制御およびクロック位相同期制御を行なう
ことができ、これらの位相制御に要する時間を短縮する
ことができる。

【０１０５】尚、この発明は上記実施の形態に限定され
るものではない。例えば、上記実施の形態では、同期判
定回路１０１は、同期判定の対象となる信号を内部に予
め設定したカウンタの値と比較して同期判定を行なうと
説明したが、例えばタイマを内部に備え、所定の時間が
経過すると同期状態になっていると判定するようにして
もよい。

【０１０６】また、図４または図６に示す構成において
は、クロック位相誤差検出回路４０６が同期判定回路１
０１の判定結果に応じてクロック位相誤差検出の元とな
る信号の選択するようにしているが、クロック位相誤差
検出回路４０６においてクロック位相誤差が所定の範囲
内になった時に、上記選択の切り替えを行なうようにし
てもよい。

【０１０７】さらに、図６に示す構成においては、クロ
ック位相誤差検出回路４０６がシンボル判定回路８０７
のシンボル判定結果を用いないでクロック位相誤差を検
出する場合に、位相回転回路６０４の入力信号からクロ
ック位相誤差を検出するようにしているが、位相回転回
路６０４の動作を停止させ、位相回転回路６０４の出力
信号からクロック位相誤差を検出するようにしてもよ
い。このような構成であっても、キャリア位相同期動作
によるサンプリング信号の位相変化が生じないため、上
記干渉を引き起こさない。

【０１０８】以上、本発明をＱＡＭの復調器について適
用した実施例について説明をしたが、この発明は他の変
調方式についても適用できることは明らかである。ま
た、その他、この発明の要旨を逸脱しない範囲で種々の
変形を施しても同様に実施可能であることはいうまでも
ない。

【０１０９】

【発明の効果】以上述べたように、この発明では、キャ
リア位相が非同期状態にある時には、キャリア除去手段
の出力から検出したクロック位相誤差に応じた周波数の
クロックを生成し、キャリア位相が同期状態にある時に
は、キャリア除去手段の出力とシンボル判定手段の出力
するシンボル値とから検出したクロック位相誤差に応じ
た周波数のクロックを生成するようにしている。

【０１１０】したがって、この発明によれば、キャリア
位相が非同期状態にあり、正確なシンボル判定値が得ら
れないような場合であっても、このようなシンボル判定
値の影響の及んでいないクロック位相誤差を検出できる
ため、クロック位相誤差の不要な変動が減少する。よっ
て、クロック位相およびキャリア位相の引き込みに要す
る時間を短縮し、なおかつ安定したキャリア位相同期制
御およびクロック位相同期制御を行なうことが可能なデ
ィジタル復調装置を提供できる。

【図面の簡単な説明】

【図１】この発明に係るディジタル復調装置の第１の実
施の形態の構成を示す回路ブロック図である。

【図２】図１に示したディジタル復調装置のクロック位
相誤差検出器の構成を示す回路ブロック図である。

【図３】図２に示したクロック位相誤差検出器の動作を
説明するための信号波形図である。

【図４】この発明に係るディジタル復調装置の第２の実
施の形態の構成を示す回路ブロック図である。

【図５】図４に示したディジタル復調装置のクロック位
相誤差検出器の構成を示す回路ブロック図である。

【図６】この発明に係るディジタル復調装置の第３の実
施の形態の構成を示す回路ブロック図である。

【図７】一般的なディジタル復調装置に用いられるシン
ボルレベル判定法を説明するための信号波形図である。

【図８】従来のディジタル復調装置の第３の実施の形態
の構成を示す回路ブロック図である。

【図９】図８に示したディジタル復調装置のクロック位
相誤差検出器の構成を示す回路ブロック図である。

【図１０】図８に示したディジタル復調装置のクロック
位相誤差検出器の他の構成を示す回路ブロック図であ
る。

【符号の説明】

１０１…同期判定回路、１０２…第１のクロック位相誤
差検出回路、１０３…切替回路、１０６…第２のクロッ
ク位相誤差検出回路、２０１…入力端子、２０２…遅延
器、２０３…加算器、２０４…比較器、２０５…乗算
器、４０６…クロック位相誤差検出回路、５０１…比較
器、５０２…ＡＮＤゲート、５０３…切替器、５０４…
切替信号入力端子、６０４…位相回転回路、６０８…周
波数誤差検出回路、６０９…ループフィルタ、６１０…
キャリア再生回路、８０１…入力端子、８０２…Ａ／Ｄ
変換器、８０３…直交検波回路、８０４…ロールオフフ
ィルタ、８０５…等化回路、８０６…クロック位相誤差
検出回路、８０７…シンボル判定回路、８０８…キャリ
ア位相誤差検出回路、８０９…ループフィルタ、８１０
…キャリア再生回路、８１１…ループフィルタ、８１２
…Ｄ／Ａ変換器、８１３…電圧制御発振回路（ＶＣ
Ｏ）、９０１…第１の入力端子、９０２…遅延器、９０
３…減算器、９０４…第２の入力端子、９０５…遅延
器、９０６…比較器、９０７…乗算器、１００１…加算
器、１００２…加算器

Claims (7)

【特許請求の範囲】
1. 【請求項１】 ディジタル変調された信号をクロックに
   応じたタイミングでサンプリングして量子化するサンプ
   リング手段と、 このサンプリング手段の出力から再生キャリアに基づい
   てキャリア成分を除去するキャリア除去手段と、 このキャリア除去手段の出力からキャリア位相誤差を検
   出するキャリア位相誤差検出手段と、 前記再生キャリアを生成し、当該再生キャリアの周波数
   を前記キャリア位相誤差に基づいて制御するキャリア再
   生手段と、 複数の閾値にそれぞれ対応するシンボル値が予め設定さ
   れ、前記キャリア除去手段の出力が前記複数の閾値のい
   ずれに対応するか判別し、この判別結果に基づく前記シ
   ンボル値を出力するシンボル判定手段と、 前記キャリア除去手段の出力からクロック位相誤差を検
   出し、第１のクロック位相誤差として出力する第１のク
   ロック位相誤差検出手段と、 前記キャリア除去手段の出力と前記シンボル判定手段の
   出力するシンボル値とからクロック位相誤差を検出し、
   第２のクロック位相誤差として出力する第２のクロック
   位相誤差検出手段と、 前記キャリア位相誤差検出手段にて検出したキャリア位
   相誤差が所定の範囲内にあるか否かに応じて、キャリア
   位相の同期／非同期を判定する同期判定手段と、 前記第１のクロック位相誤差および前記第２のクロック
   位相誤差が入力され、前記同期判定手段にて前記キャリ
   ア位相が非同期状態にあると判定された時には前記第１
   のクロック位相誤差を選択出力し、同期状態にあると判
   定された時には前記第２のクロック位相誤差を選択出力
   するクロック位相誤差切替手段と、 このクロック位相誤差切替手段の出力するクロック位相
   誤差に応じた周波数のクロックを生成し、前記サンプリ
   ング手段に入力するクロック生成手段とを具備したこと
   を特徴とするディジタル復調装置。
2. 【請求項２】 前記第１のクロック位相誤差検出手段
   は、 前記キャリア除去手段の出力を遅延する遅延器と、 前記キャリア除去手段の出力と前記遅延器の出力とを加
   算する加算器と、 前記キャリア除去手段の出力と前記遅延器の出力とを比
   較し、この比較結果に応じて異なる極性の信号を出力す
   る比較器と、 前記加算器の出力と前記比較器の出力とを乗算し、前記
   第１のクロック位相誤差として出力する乗算器とを備え
   ることを特徴とする請求項１に記載のディジタル復調装
   置。
3. 【請求項３】 前記第２のクロック位相誤差検出手段
   は、 前記キャリア除去手段の出力を遅延する第１の遅延器
   と、 前記シンボル判定手段の出力するシンボル値を遅延する
   第２の遅延器と、 前記シンボル判定手段の出力するシンボル値と前記第２
   の遅延器の出力とを比較し、この比較結果に応じて異な
   る極性の信号を出力する比較器と、 前記第１の遅延器の出力から前記第２の遅延器の出力を
   減算する減算器と、 この減算器の出力と前記比較器の出力とを乗算し、前記
   第２のクロック位相誤差として出力する乗算器とを備え
   ることを特徴とする請求項１に記載のディジタル復調装
   置。
4. 【請求項４】 前記第２のクロック位相誤差検出手段
   は、 前記キャリア除去手段の出力を遅延する第１の遅延器
   と、 この第１の遅延器の出力と前記キャリア除去手段の出力
   とを加算する第１の加算器と、 前記シンボル判定手段の出力するシンボル値を遅延する
   第２の遅延器と、 前記シンボル判定手段の出力するシンボル値と前記第２
   の遅延器の出力とを加算する第２の加算器と、 前記シンボル判定手段の出力するシンボル値と前記第２
   の遅延器の出力とを比較し、この比較結果に応じて異な
   る極性の信号を出力する比較器と、 前記第１の加算器の出力から前記第２の加算器の出力を
   減算する減算器と、 この減算器の出力と前記比較器の出力とを乗算し、前記
   第２のクロック位相誤差として出力する乗算器とを備え
   ることを特徴とする請求項１に記載のディジタル復調装
   置。
5. 【請求項５】 ディジタル変調された信号をクロックに
   応じたタイミングでサンプリングして量子化するサンプ
   リング手段と、 このサンプリング手段の出力を再生キャリアに基づいて
   位相同期を行なうキャリア除去手段と、 このキャリア除去手段の出力からキャリア位相誤差を検
   出するキャリア位相誤差検出手段と、 前記再生キャリアを生成し、当該再生キャリアの周波数
   を前記キャリア位相誤差に基づいて制御するキャリア再
   生手段と、 複数の閾値にそれぞれ対応するシンボル値が予め設定さ
   れ、前記キャリア除去手段の出力が前記複数の閾値のい
   ずれに対応するか判別し、この判別結果に基づく前記シ
   ンボル値を出力するシンボル判定手段と、 前記キャリア位相誤差検出手段にて検出したキャリア位
   相誤差が所定の範囲内にあるか否かに応じて、キャリア
   位相の同期／非同期を判定する同期判定手段と、 前記キャリア除去手段の出力と前記シンボル判定手段の
   出力するシンボル値とが入力され、前記同期判定手段に
   て前記キャリア位相が非同期状態にあると判定された時
   には前記キャリア除去手段の出力からクロック位相誤差
   を検出し、同期状態にあると判定された時には前記キャ
   リア除去手段の出力と前記シンボル判定手段の出力する
   シンボル値とからクロック位相誤差を検出するクロック
   位相誤差検出手段と、 このクロック位相誤差検出手段にて検出したクロック位
   相誤差に応じた周波数の前記クロックを生成し、前記サ
   ンプリング手段に入力するクロック生成手段とを具備し
   たことを特徴とするディジタル復調装置。
6. 【請求項６】 ディジタル変調された信号をクロックに
   応じたタイミングでサンプリングして量子化するサンプ
   リング手段と、 このサンプリング手段の出力からキャリア周波数誤差を
   検出し、このキャリア周波数誤差に基づいてキャリア周
   波数の引き込みを行なうキャリア周波数制御手段と、 このキャリア周波数制御手段の出力からキャリア位相誤
   差を検出し、このキャリア位相誤差に基づいて位相回転
   させることによりキャリア位相の引き込みを行なうキャ
   リア位相制御検出手段と、 複数の閾値にそれぞれ対応するシンボル値が予め設定さ
   れ、前記キャリア位相制御検出手段の出力が前記複数の
   閾値のいずれに対応するか判別し、この判別結果に基づ
   く前記シンボル値を出力するシンボル判定手段と、 前記キャリア周波数制御手段にて検出したキャリア周波
   数誤差と、前記キャリア位相制御検出手段にて検出した
   キャリア位相誤差とに基づいてキャリア位相の同期／非
   同期を判定する同期判定手段と、 前記キャリア周波数制御手段の出力と前記シンボル判定
   手段の出力するシンボル値とが入力され、前記同期判定
   手段にて前記キャリア位相が非同期状態にあると判定さ
   れた時には前記キャリア周波数制御手段の出力からクロ
   ック位相誤差を検出し、同期状態にあると判定された時
   には前記キャリア周波数制御手段の出力と前記シンボル
   判定手段の出力するシンボル値とからクロック位相誤差
   を検出するクロック位相誤差検出手段と、 このクロック位相誤差検出手段にて検出したクロック位
   相誤差に応じた周波数の前記クロックを生成し、前記サ
   ンプリング手段に入力するクロック生成手段とを具備し
   たことを特徴とするディジタル復調装置。
7. 【請求項７】 前記クロック位相誤差検出手段は、 前記キャリア周波数制御手段の出力を遅延する第１の遅
   延器と、 この第１の遅延器の出力と前記キャリア周波数制御手段
   の出力とを加算する第１の加算器と、 前記第１の遅延器の出力と前記キャリア周波数制御手段
   の出力とを比較し、この比較結果に応じて異なる極性の
   信号を出力する第１の比較器と、 前記シンボル判定手段の出力するシンボル値を遅延する
   第２の遅延器と、 この第２の遅延器の出力と前記シンボル判定手段の出力
   するシンボル値とを比較し、この比較結果に応じて異な
   る極性の信号を出力する第２の比較器と、 前記第２の遅延器の出力と前記シンボル判定手段の出力
   するシンボル値とを加算する第２の加算器と、 この第２の加算器の出力と前記同期判定手段の同期判定
   結果とが入力され、この同期判定結果が非同期である時
   には零を出力し、同期である時には前記第２の加算器の
   出力を出力するゲートと、 前記第１の加算器の出力から前記ゲートの出力を減算す
   る減算器と、 前記第１の比較器の比較結果、第２の比較器の比較結果
   および前記同期判定手段の同期判定結果が入力され、こ
   の同期判定結果が非同期である時には前記第１の比較器
   の比較結果を選択出力し、同期である時には第２の比較
   器の比較結果を選択出力する切替器と、 この切替器の選択出力と前記減算器の減算結果とを乗算
   し、前記クロック位相誤差として出力する乗算器とを備
   えることを特徴とする請求項５または６に記載のディジ
   タル復調装置。