JPS61281746A

JPS61281746A - 搬送波再生回路

Info

Publication number: JPS61281746A
Application number: JP60122798A
Authority: JP
Inventors: Hideaki Matsue; 英明松江; Yoichi Saito; 洋一斉藤
Original assignee: Nippon Telegraph and Telephone Corp
Current assignee: Nippon Telegraph and Telephone Corp
Priority date: 1985-06-07
Filing date: 1985-06-07
Publication date: 1986-12-12
Also published as: JPH0420546B2

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】（産業上の利用分野）本発明は、多値＜２２１）直交振幅変調方式における搬
送波再生回路に関するものである。

（従来の技術）従来、システムの同期・非同期状態により、制御モード
を自動的に切替える搬送波再生回路が考案されている。

特願昭５８−１５６３１６に示されるように１６値直交
振幅変調方式（ｎ＝２）を例にとる。その構成を第１図
に示す。１６値直交振幅変調（１６ＱＡＭ）信号は入力
端子１より入力され、直交位相検波器２，２′により検
波され、同相分および直交分の復調信号は高調波除去フ
ィルタ３，３′を通し、所定のレベルとなるように直流
増幅器４，４′を通した後（ｎ＋２）ビット（ここでは
４）以上の解像度を有するＡ／Ｄ変換器５，５′を通す
。第２図に、Ａ／Ｄ変換器の入出力関係を示す。すなわ
ち、復調されだ４値信号に対し、４ビット以上の出力を
有するＡ／Ｄ変換器で識別すると、最上位とノド（これ
をＰａｔｈｌと呼ぶ）および上位２ビツト目（これをＰ
ａｔｈ２と呼ぶ）は４値信号の識別結果を表わしている
。上位６ビノト目（これをＰａｔｈ３と呼ぶ）は、符号
間干渉の方向（誤差の方向）を示しており、上位４ビツ
ト目（これをＰａｔｈ４と呼ぶ）は符号間干渉量の大小
を示している。搬送波位相の制御信号ＶＡＰＣは次式で
求められることがわかっている。

ＶＡＰＣ＝Ｉ　ｆ　ｘＱ３　　Ｑｌ　Ｘ　ＩＨ（１１こ
こでＩ、Ｑはそれぞれ同相分、直交分の識別結果を、ま
た添字はＡ／Ｄ変換器出力の上位からのビットを示して
いる。（１）式はディジタル信号の乗算であり、排他的
論理和回路１１および排他的反転論理和回路１０で実現
できる。同相分および直交分について、それぞれ独立に
Ｐａｔｈ６とＰａｔｈ４の排他的論理７，９をとること
によりその結果か　１　のとき、符号間干渉は小、一方
　０　のとき符号間干渉は犬と判定できる。両者の結果
について、論理積１３をとることにより同相および直交
分の両方が１　、すなわち両方の符号間干渉量が小のと
きだけ、符号間干渉量が小と判定する。

一方１６ＱＡＭの場合、同期引込み過程においては、擬
似引込み現象の防止と、広い同期引込み範囲を得るため
に、同相軸と直交軸からの距離が等しい信号点だけを制
御対象とする選択制御方式が知られている。一方、同期
安定時には再生搬送波のジッタ特性を改善するために１
６点全点を制御対象とする非選択制御方式が有効である
。以上の結果、同期引込み過程では選択制御を、同期安
定時では非選択制御をそれぞれ採用し、同期状態に応じ
て両制御モードを自動的に切替える制御方式（モード切
替制御）が第１図である。同相成分および直交成分につ
いてそれぞれ、ＰａｔｈｌとＰａｔｈ２０４非他的論理
和６，８をとった後、両者の排他的反転論理和１２をと
った結果が“１”のとぎ同相軸と直交軸からの距離の等
しい信号点となり、一方“０“のとき、等しくない信号
点となる。

同期引込み過程か同期安定時かを判断するため、符号間
干渉量の大小の判定結果を用いる。すなわち同期安定時
では常に符号間干渉量は小であるが、同期引込み過程で
は非同期状態であるため、符号間干渉量は犬まだは小と
確定しない。

従って、符号間干渉量が小、すなわちゲート回路１３出
力が”１“のとき非選択制御を、また、符号整間干渉量が犬、すなわちゲート回路１３出力か０のとぎ
選択制御を採用するように、ゲート回路１２の出力と、
ゲート回路１３の出力の論理和１４をとった信号と、ク
ロック信号２６との論理積１５をとった信号により、前
記搬送波−位相制御信号をホールドするか否かをホール
ド回路１６．１７によりおこなっている。そして、各ホ
ールド回路出力をアナログ加算１８．１９した後、ルー
プフィルタ２０通し積分した後ＶＣＯ２１を制御してい
る。

（発明が解決しようとする問題点）従って、同期安定時には常に符号間干渉量は小と確定す
るが、同期引込み過程では、符号間干渉量は大または小
の両者が混在する。従って、モ−ド切替制御では同期引
込み範囲を選択制御と同等にすることが不可能であると
いう欠点を有していた。第１図の構成における、同期引
込み範囲の測定結果を第３図に示す。第５図より、モー
ド切替制御では、選択制御に比べ同期引込み範囲が小さ
くなっている。

本発明の目的は、同期引込み過程では完全な選択制御を
、一方、同期安定時では完全な非選択制御を採用するモ
ード切替制御形搬送波再生回路を提供することにある。

（問題点を解決するだめの手段）本発明では上記欠点を解決するために、同期・非同期検
出信号を外部から供給している。その結果、同期時には
非選択制御のみを、また、非同期時における同期引込み
過程では、選択制御のみを採用することを可能にするモ
ード切替形搬送波再生回路を構成することができる。

（実施例）本発明の具体的な第１の実施例を第４図に示す。

第１図のゲート回路７，９．１３の代りに、外部より、
同期・非同期のモニタ信号を入力端子５０より入力する
点が異なる。ここで、同期・非同期のモニタ信号として
、ＬＰＦ　４６から出力されるｖＣＯ制御信号に、低周
波のスイープ信号源５２の出力を加算回路５３により重
畳した信号が用いられる。同期引込み時には■ＣＯの制
御電圧のスイープ信号の振幅は１／（ループゲイン）倍
され、はとんど現われない。

一方、非同期時には、このスイープ信号はそのまま現わ
れる。このスイープ信号を検出する１手段として、その
スイープ信号を全波整流した後、平滑化し、ゲート回路
で識別することにより容易に実現できる。第４図の５１
は、この部分のブロックを示しており、ループフィルタ
４６により積分されたＶＣＯ制御信号に低周波発振器５
２の信号を加算５３し、その信号を全波整流５４した後
、低域通過フィルタ５５で平滑化し、ゲート回路５６で
識別することにより、出力端子５７に、同期・非同期を
モニタする信号を得ることができる。非同期時には／′
０′、同期時には　１　となるように設定すれば、端子
５７を、そのまま、端子５０に接続することにより、同
期状態に応じて、制御モードを切替える搬送波再生回路
を実現できる。

なお同期・非同期検出信号は、第４図のブロック５１の
代りに“特願昭６０−３８９２５“に示されるような回
路を付加すればよい。その回路構成を第５図に示す。１
６ＱＡＭ復調信号である４値付号７２に対し、４ビット
以上の出力を有するＡ／Ｄ変換器７６で識別した結果に
ついて、符号間干渉の大小を判定するだめＰａｔｈ３と
Ｐａｔｈ４の排他的反転論理和回路７５を通した結果が
“１“のとき符号間干渉量大と判定できる。第５図では
１６タイムスロット中符号間干渉量大が２タイムスロッ
ト以上存在した場合のみ非同期状態と判定し、それ以下
では同期状態と判定している。検出信号出力端子７１に
は、非同期時には　０　、同期時には　１　となってい
る。

従って、この端子を第４図の５０端子に接続すれば同期
状態に応じて制御モードを自動的に切替えるモード切替
形搬送波再生回路を構成することができる。

（発明の効果）以上説明したように、同期・非同期状態を正確に判定で
きる信号を外部から供給することにより、同期引込み時
には選択制御のみを採用し、同期安定時には、非選択制
御のみを採用するモード切替制御方法が容易に実現でき
、両者の長所を充分生かした搬送波再生回路を実現する
ことができる。

【図面の簡単な説明】

第１図は従来形搬送波再生回路の実施例、第２図は第１
図のＡ／Ｄ変換器の説明、第３図は、従来回路による同
期引込み特性の実測例、第４図は本発明の一実施例、第
５図は本発明に適用される同期・非同検出回路の一実施
例である。１・・・入力端子、２，２′・・・位相検波器、３，３
′・・・低域通過フィルタ、４，４′・・・直流増幅器
、５，５′・・・Ａ／Ｄ変換器、６．７．８．９．１１
・・・排他的論理和回路、　１０゜１２・・・排他的反
転論理和回路、１３．１５・・・論理積回路、１４・・
・論理和回路、１６．１７・・・Ｄ−Ｆ、Ｆ回路、１８
．１９・・・ｉｔ　２０・・・ループフィルタ、２１・
・・ＶＣ０１２２・・・９００移相器、２３・・・クロ
ック信号、６０・・・入力端子、３１．５１’・・・位
相検波器、３２．３２’−・・低域通過フィルタ、３３
．３３’・・・直流増幅器、３４゜３４′・・・Ａ／Ｄ
変換器、３５，３７．３８・・・排他的論理和回路、３
６．３９・・・排他的反転論理和回路、４０・・・論理
和回路、４１・・・論理積回路、４２，４３・・・Ｄ−
Ｆ、Ｆ回路、４４．４５・・・抵抗、４６・・・ループ
フィルタ、４７・・・ＶＣｏ、　　４８・・・９００移
相器、４９・・・クロック信号、５０・・・同期・非同
期モニタ信号、５１・・・同期・非同期検出部、５２・
・・低周波発振器、５３・・・加算回路、５４・・・全
波整流回路、５５・・・低域通過フィルタ、５６・・・
ゲート回路、５７・・・同期・非同期モニタ信号出力端
子、７２・・・復調信号入力端子、７４・・・クロック
信号、７５・・・排他的反転論理和回路、７３・・・〜
Φ変換器、５８．５９．６０．６１．６２．６３．６４
．６５・・・Ｔ−Ｆ、Ｆ回路、６６・・・論理積回路、
６７・・・遅延用ゲート回路、６８・・・論理和回路、
６９・・・Ｄ−Ｆ、Ｆ回路、７０・・・反転回路、７１
・・・同期・非同・期モニタ信号出力端子。梗ネ桐陥１か（回

Claims

【特許請求の範囲】

（１）多値（２＾２＾ｎ値）直交振幅変調波を入力信号
とし、順に接続する位相検波器と高調波除去用低域通過
フィルタと位相検波器出力の２＾ｎ値の多値復調信号を
所定のレベルに設定する直流増幅器と該多値復調信号を
少なくとも（ｎ＋１）ビットのディジタル信号に変換す
るＡ／Ｄ変換器とを２系列備え、さらに第１の系列の位
相検波器には直接に、第２の位相検波器には９０度移相
器を介して接続される電圧制御発振器とループフィルタ
と同期モニタ信号発生手段と、第１の系列のＡ／Ｄ変換
器の最上位ビットと第２の系列のＡ／Ｄ変換器の上位（
ｎ＋１）ビット目の排他的論理和及び第２の系列のＡ／
Ｄ変換器の最上位ビットと第１の系列の上位（ｎ＋１）
ビット目の排他的反転論理和をとる第１の回路と、同相
軸と直交軸からの距離が等しい信号点のみを選択する第
２の回路と、前記第２の回路の出力と前記同期モニタ信
号の論理演算手段と、該演算手段の出力によってゲート
されたタイミング信号により前記第１の回路の出力をサ
ンプルホールドする回路より成り、前記サンプルホール
ド回路が前記ループフィルタを介して前記電圧制御発振
器に接続されることを特徴とする搬送波再生回路。
（２）前記同期モニタ信号発生手段として、低周波発振
器と、前記ループフィルタと低周波発振器出力の加算回
路と、全波整流器と、低域通過フィルタと、同期状態を
識別するゲート回路とを順に接続して構成することを特
徴とする特許請求の範囲第１項記載の搬送波再生回路。
（３）前記同期モニタ信号発生手段が、前記直流増幅器
の少なくとも１つの出力を（ｎ＋２）ビット以上のディ
ジタル信号に変換するＡ／Ｄ変換器と、該変換器の上位
（ｎ＋１）ビット目以下のビットを用いて符号間干渉を
測定する回路と、連続するＭ（３以上の整数）タイムス
ロットの内少なくとも２タイムスロットで符号間干渉が
大の時非同期信号を出力するカウンタと、Ｍタイムスロ
ット毎にカウントの開始とリセットを行うゲートパルス
発生回路と、ホールド回路より構成されることを特徴と
する特許請求の範囲第１項記載の搬送波再生回路。