JP4520387B2 - 直交誤差自動補償回路 - Google Patents

直交誤差自動補償回路 Download PDF

Info

Publication number
JP4520387B2
JP4520387B2 JP2005247145A JP2005247145A JP4520387B2 JP 4520387 B2 JP4520387 B2 JP 4520387B2 JP 2005247145 A JP2005247145 A JP 2005247145A JP 2005247145 A JP2005247145 A JP 2005247145A JP 4520387 B2 JP4520387 B2 JP 4520387B2
Authority
JP
Japan
Prior art keywords
value
signal
output
threshold
quadrature
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2005247145A
Other languages
English (en)
Other versions
JP2007067473A (ja
Inventor
裕史 白戸
博 吉岡
和二 渡邊
正俊 永安
和也 小島
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Japan Radio Co Ltd
Nippon Telegraph and Telephone Corp
Original Assignee
Japan Radio Co Ltd
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Japan Radio Co Ltd, Nippon Telegraph and Telephone Corp filed Critical Japan Radio Co Ltd
Priority to JP2005247145A priority Critical patent/JP4520387B2/ja
Publication of JP2007067473A publication Critical patent/JP2007067473A/ja
Application granted granted Critical
Publication of JP4520387B2 publication Critical patent/JP4520387B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)

Description

本発明は、QPSK(Quadri Phase Shift Keying:4相位相変調) や、多値QAM(Quadrature Amplitude Modulation:直交振幅変調)などのディジタル変調信号を復調する直交検波器における直交誤差を補償する直交誤差自動補償回路に関する。
QPSKや多値QAMなどのディジタル変調信号の受信器では、受信信号を同相・直交の2系統の信号成分に分離し、それぞれベースバンド信号として出力するための直交検波器が用いられる。
理想的な直交検波器では、信号空間ダイヤグラムは図5に実線で示すように円となる。しかし、一般には直交誤差・ゲイン誤差、DCオフセット等の直交検波器の不完全性により同相/直交チャネル間の直交性が崩れ、信号空間ダイヤグラムは図5に破線で示すように楕円となる(非特許文献1)。このため、特許文献1では、全ディジタル直交検波器に対する直交誤差検出回路が提案されている。なお、キャリア同期およびタイミング誤差が確立していない状態では、位相回転や符号間干渉が存在するため、直交検波器出力は楕円内部にランダムに分布することになる。したがって、直交誤差補償回路では、信号空間ダイヤグラム上の各象限における受信信号の存在確率が等しくなるように制御(直交誤差補償)を行う。
図4は、特許文献1に示す従来の直交誤差自動補償回路の構成例を示す。図において、同相信号入力端子10および直交信号入力端子20には、不要高調波を除去後の直交検波器出力が入力される。この同相信号および直交信号は直交誤差補償回路100に入力され、直交誤差が補償された同相信号および直交信号としてそれぞれ同相信号出力端子30および直交信号出力端子40に出力される。この直交誤差補償回路100における直交誤差補償制御は、次のようにして行われる。
二乗演算回路110,120および加算回路130は、直交誤差補償回路100から出力される同相信号および直交信号を入力して二乗和(電力)を計算する。符号反転回路140は、加算回路130の出力を符号反転する。選択回路150は、直交誤差補償回路100から出力される同相信号および直交信号の各符号ビットを入力し、同符号(受信信号の信号空間ダイヤグラム上の配置が第1象限と第3象限の場合)であれば加算回路130の出力信号、異符号(受信信号の信号空間ダイヤグラム上の配置が第2象限と第4象限の場合)であれば符号反転回路140の出力信号を選択して出力する。選択回路150の出力信号は累積加算回路160で累積加算される。ここで、送信信号系列はランダムであるので、一定数の受信シンボルに対して選択回路150の出力信号を累積加算することにより、信号空間ダイヤグラム上の信号点の偏りが検出される。累積換算回路160の出力信号は、ローパスフィルタ(LPF)170で平滑化されて直交誤差補償回路100の制御信号として用いられる。このようなフィードバック制御により、直交誤差補償を自動的に行うことができる。
なお、信号空間ダイヤグラムの形状は、キャリア同期およびタイミング同期とは無関係である。したがって、従来の直交誤差自動補償回路では、キャリア同期およびタイミング同期が確立していなくとも、劣化なく動作する。
特開2004−248115号公報 鈴木博,吉野仁、「アフィン変換線形ひずみ補償−移動無線通信における等化を含む線形信号伝送への適用−」,電子情報通信学会論文誌B−II,Vol.J75-B-II,No.1,pp.1-9,1992年1月
図4に示す従来の直交誤差自動補償回路では、累積加算回路160で累積される値は、装置の電源投入時に初期化される以外にクリアされることはない。このため、長時間にわたる運用中に発生する伝送信号の偏りがある状況、すなわち受信信号の信号点配置が特定の象限にしか現れないような状況、例えば“0" や“1" が連続する、あるいは“01" 交番等が発生する状況では、累積加算回路160の値が大きくなる場合がある。
このような原因で累積加算回路160にオーバーフローが発生すると、直交誤差補償回路100への制御信号の単調増加性(あるいは単調減少性)が失われるため、直交誤差補正のためのフィードバック制御が破綻する。このため、累積加算回路160を設計する際には、オーバーフローしないように十分に余裕をもたせる必要がある。しかし、この余裕度は、システムのフレームを構成する確定パターン自体やその長さ、データ区間で使用される誤り訂正やスクランブラの設計パラメータ等に依存するため、正確な見積りが難しく、必要以上にマージンをとることになる。
本発明は、入力信号に偏りがあってもフィードバック制御の破綻を防ぎ、簡易な回路で所定の直交誤差補償特性を満足させることができる直交誤差自動補償回路を提供することを目的とする。
第1の発明は、直交検波器の出力から不要高調波を除去した同相信号および直交信号を入力し、制御信号に応じて直交誤差を補償した同相信号および直交信号を出力する直交誤差補償手段と、 直交誤差補償手段から出力される同相信号および直交信号を入力し、その二乗和を演算する二乗和演算手段と、二乗和演算手段の出力を符号反転する符号反転手段と、二乗和演算手段の出力を第1の入力とし、符号反転手段の出力を第2の入力とし、直交誤差補償手段から出力される同相信号および直交信号の符号情報を第3の入力とし、第3の入力が同符号の場合は第1の入力を出力し、第3の入力が異符号の場合は第2の入力を出力する選択手段と、外部から閾値の絶対値を入力し、選択手段の出力を累積加算し、その累積加算値の絶対値が閾値の絶対値を超える場合に累積加算処理を停止するとともに、その累積加算値が正の値であれば加算信号を出力し、負の値であれば減算信号を出力する累積処理手段と、外部から刻み幅を入力し、累積処理手段から加算信号を入力した場合に直前の値に刻み幅だけ増加させた値を制御信号として直交誤差補償手段に出力し、累積処理手段から減算信号を入力した場合に直前の値に刻み幅だけ減少させた値を制御信号として直交誤差補償手段に出力するアキュムレータとを備える。
第1の発明では、累積処理手段は選択手段の出力を累積加算し、その累積加算値の絶対値が外部から設定される閾値の絶対値を超える場合に累積加算処理を停止するとともに、その累積加算値が正の値であれば後段のアキュムレータに加算信号を出力し、負の値であれば減算信号を出力する。アキュムレータは、加算信号または減算信号に基づいて、直交誤差補償手段に与える制御信号を所定の刻み幅単位で増減する処理を行う。これにより、直交誤差補償手段では、直交誤差に対する補償信号出力の単調増加性または単調減少性が保証され、入力信号に偏りがあっても回路の動作が破綻することはなく、性能劣化を回避することができる。
第2の発明は、第1の発明における累積処理手段として、外部から閾値の絶対値を入力し、選択手段の出力を累積加算し、その累積加算値の絶対値が閾値の絶対値を超える場合に累積加算処理を停止するとともに、その累積加算値が正の値であれば+(閾値)、負の値であれば−(閾値)を出力する累積加算回路と、外部から閾値の絶対値を入力し、累積加算回路の出力が+(閾値)であれば加算信号を出力し、−(閾値)であれば減算信号を出力する閾値比較回路とを用いる構成である。
第3の発明は、第1の発明における累積処理手段として、外部から閾値の絶対値を入力し、選択手段の出力の符号ビットに応じて+1または−1のカウント動作を行い、そのカウント値の絶対値が閾値の絶対値を超える場合にカウント動作を停止するとともに、そのカウント値が正の値であれば+(閾値)、負の値であれば−(閾値)を出力するアップダウンカウンタと、外部から閾値の絶対値を入力し、アップダウンカウンタの出力が+(閾値)であれば加算信号を出力し、−(閾値)であれば減算信号を出力する閾値比較回路とを用いる構成である。
なお、累積処理手段(累積加算回路またはアップダウンカウンタと閾値比較回路)およびアキュムレータは、全体として直交誤差自動補償回路のフィードバック制御におけるループフィルタとして機能する。外部から設定される閾値とアキュムレータの刻み幅は、ローパスフィルタとしての周波数特性・遅延特性に影響を与えるパラメータである。したがって、これらのパラメータの値は、ループフィルタとしての最適な値に設計される。
第4の発明は、直交検波器の出力から不要高調波を除去した同相信号および直交信号を入力し、制御信号に応じて直交誤差を補償した同相信号および直交信号を出力する直交誤差補償手段と、外部から閾値の絶対値を入力し、直交誤差補償手段から出力される同相信号および直交信号の符号ビットを入力し、各信号が同符号か異符号かに応じて+1または−1のカウント動作を行い、そのカウント値の絶対値が閾値の絶対値を超える場合にカウント動作を停止するとともに、そのカウント値が正の値であれば+(閾値)、負の値であれば−(閾値)を出力するアップダウンカウンタと、外部から閾値の絶対値を入力し、アップダウンカウンタの出力が+(閾値)であれば加算信号を出力し、−(閾値)であれば減算信号を出力する閾値比較回路と、外部から刻み幅を入力し、閾値比較回路から加算信号を入力した場合に直前の値に刻み幅だけ増加させた値を直交誤差補償手段に与える制御信号として出力し、閾値比較回路から減算信号を入力した場合に直前の値に刻み幅だけ減少させた値を直交誤差補償手段に与える制御信号として出力するアキュムレータとを備える。
第4の発明では、直交誤差を入力信号の信号点配置上の象限判定のみで検出し、それをカウントして第3の発明と同様に直交誤差補償手段に与える制御信号を生成することができる。これにより、直交誤差自動補償回路の構成を大幅に簡易にすることができる。
本発明の直交誤差自動補償回路は、簡易な回路構成により、入力信号に偏りがあっても累積処理手段におけるオーバーフローに伴うフィードバック制御の破綻を防ぐことができ、所定の直交誤差補償特性を満足させることができる。
(第1の実施形態)
図1は、本発明の第1の実施形態を示す。図において、同相信号入力端子10および直交信号入力端子20には、不要高調波を除去後の直交検波器出力が入力される。この同相信号および直交信号は直交誤差補償回路100に入力され、直交誤差が補償された同相信号および直交信号としてそれぞれ同相信号出力端子30および直交信号出力端子40に出力される。この直交誤差補償回路100における直交誤差補償制御は、次のようにして行われる。
二乗演算回路110,120および加算回路130からなる二乗和演算手段では、直交誤差補償回路100から出力される同相信号および直交信号を入力して二乗和(電力)を計算する。符号反転回路140は、加算回路130の出力を符号反転する。選択回路150は、直交誤差補償回路100から出力される同相信号および直交信号の各符号ビットを入力し、同符号であれば加算回路130の出力信号、異符号であれば符号反転回路140の出力信号を選択して出力する。選択回路150の出力信号は累積加算回路200で累積加算される。
累積加算回路200は、外部から閾値の絶対値を入力し、その累積加算値の絶対値が閾値の絶対値を超える場合に累積加算処理を停止するとともに、その累積加算値が正の値であれば+(閾値)、負の値であれば−(閾値)を閾値比較回路210に出力する。閾値比較回路210は、外部から閾値の絶対値を入力し、累積加算回路200の出力が+(閾値)であれば加算信号、−(閾値)であれば減算信号をアキュムレータ220に出力する。アキュムレータ220は、外部から刻み幅を入力し、閾値比較回路210から入力する加算信号または減算信号に基づいて、直交誤差補償回路100に与える制御信号を現在の値から刻み幅単位で増減する処理を行う。直交誤差補償回路100では、このように刻み幅単位で増減される制御信号によるフィードバック制御が行われ、直交検波器の直交誤差に対する補償を自動的に行うことができる。
なお、累積加算回路200では、後段の閾値比較回路210が加算信号または減算信号を出力したタイミングで、累積加算値をクリアしてもよい。
(第2の実施形態)
図2は、本発明の第2の実施形態を示す。本実施形態の特徴は、第1の実施形態における累積加算回路200をアップダウンカウンタ205に置き換え、選択回路150の出力信号の符号ビットに対してカウント動作を行うようにしたところにある。その他の構成は、第1の実施形態と同様である。
アップダウンカウンタ205は、選択回路150の出力の符号ビットに応じて+1または−1のカウント動作を行い、カウント値の絶対値が閾値の絶対値を超える場合にカウント動作を停止するとともに、そのカウント値が正の値であれば+(閾値)、負の値であれば−(閾値)を閾値比較回路210に出力する。閾値比較回路210およびアキュムレータ220の動作は第1の実施形態と同様である。このようなアップダウンカウンタ205を用いることにより、簡易な構成で第1の実施形態と同等の直交誤差補償動作を実現することができる。
(第3の実施形態)
図3は、本発明の第3の実施形態を示す。本実施形態の特徴は、第2の実施形態における二乗演算回路110,120、加算回路130、符号反転回路140、選択回路150を省き、直交誤差補償回路100から出力される同相信号および直交信号をアップダウンカウンタ207に直接入力する構成とする。その他の構成は、第2の実施形態と同様である。
アップダウンカウンタ207は、直交誤差補償回路100から出力される同相信号および直交信号の符号ビットを入力し、各信号が同符号か異符号かに応じて+1または−1のカウント動作を行い、そのカウント値の絶対値が閾値の絶対値を超える場合にカウント動作を停止するとともに、そのカウント値が正の値であれば+(閾値)、負の値であれば−(閾値)を閾値比較回路210に出力する。閾値比較回路210およびアキュムレータ220の動作は第2の実施形態(第1の実施形態)と同様である。すなわち、本実施形態の構成では、直交誤差を入力信号の信号点配置上の象限判定のみで検出する構成とすることにより、簡易な構成で第1の実施形態および第2の実施形態と同等の直交誤差補償動作を実現することができる。
なお、バースト伝送の場合、送信相手が異なっても受信側の直交検波器の特性は変わらないので、第1〜第3の実施形態のいずれの構成においても信号が到来した期間のみ回路を動作させることにより対応することができる。
本発明の第1の実施形態の構成例を示す図。 本発明の第2の実施形態の構成例を示す図。 本発明の第3の実施形態の構成例を示す図。 従来の直交誤差自動補償回路の構成例を示す図。 信号空間ダイヤグラムを示す図。
符号の説明
10 同相信号(直交検波器の同相チャネル出力)入力端子
20 直交信号(直交検波器の直交チャネル出力)入力端子
30 同相信号(直交誤差補償回路の同相チャネル出力)出力端子
40 直交信号(直交誤差補償回路の直交チャネル出力)出力端子
100 直交誤差補償回路
110,120 二乗演算回路
130 加算回路
140 符号反転回路
150 選択回路
160 累積加算回路
170 ローパスフィルタ(LPF)
200 累積加算回路
205,207 アップダウンカウンタ
210 閾値比較回路
220 アキュムレータ

Claims (4)

  1. 直交検波器の出力から不要高調波を除去した同相信号および直交信号を入力し、制御信号に応じて直交誤差を補償した同相信号および直交信号を出力する直交誤差補償手段と、
    前記直交誤差補償手段から出力される同相信号および直交信号を入力し、その二乗和を演算する二乗和演算手段と、
    前記二乗和演算手段の出力を符号反転する符号反転手段と、
    前記二乗和演算手段の出力を第1の入力とし、前記符号反転手段の出力を第2の入力とし、前記直交誤差補償手段から出力される同相信号および直交信号の符号情報を第3の入力とし、第3の入力が同符号の場合は第1の入力を出力し、第3の入力が異符号の場合は第2の入力を出力する選択手段と、
    外部から閾値の絶対値を入力し、前記選択手段の出力を累積加算し、その累積加算値の絶対値が閾値の絶対値を超える場合に累積加算処理を停止するとともに、その累積加算値が正の値であれば加算信号を出力し、負の値であれば減算信号を出力する累積処理手段と、
    外部から刻み幅を入力し、前記累積処理手段から前記加算信号を入力した場合に直前の値に刻み幅だけ増加させた値を前記制御信号として前記直交誤差補償手段に出力し、前記累積処理手段から前記減算信号を入力した場合に直前の値に刻み幅だけ減少させた値を前記制御信号として前記直交誤差補償手段に出力するアキュムレータと
    を備えたことを特徴とする直交誤差自動補償回路。
  2. 請求項1に記載の直交誤差自動補償回路において、
    前記累積処理手段は、
    外部から閾値の絶対値を入力し、前記選択手段の出力を累積加算し、その累積加算値の絶対値が閾値の絶対値を超える場合に累積加算処理を停止するとともに、その累積加算値が正の値であれば+(閾値)、負の値であれば−(閾値)を出力する累積加算回路と、
    外部から前記閾値の絶対値を入力し、前記累積加算回路の出力が+(閾値)であれば加算信号を出力し、−(閾値)であれば減算信号を出力する閾値比較回路と
    を備えたことを特徴とする直交誤差自動補償回路。
  3. 請求項1に記載の直交誤差自動補償回路において、
    前記累積処理手段は、
    外部から閾値の絶対値を入力し、前記選択手段の出力の符号ビットに応じて+1または−1のカウント動作を行い、そのカウント値の絶対値が閾値の絶対値を超える場合にカウント動作を停止するとともに、そのカウント値が正の値であれば+(閾値)、負の値であれば−(閾値)を出力するアップダウンカウンタと、
    外部から前記閾値の絶対値を入力し、前記アップダウンカウンタの出力が+(閾値)であれば加算信号を出力し、−(閾値)であれば減算信号を出力する閾値比較回路と
    を備えたことを特徴とする直交誤差自動補償回路。
  4. 直交検波器の出力から不要高調波を除去した同相信号および直交信号を入力し、制御信号に応じて直交誤差を補償した同相信号および直交信号を出力する直交誤差補償手段と、
    外部から閾値の絶対値を入力し、前記直交誤差補償手段から出力される同相信号および直交信号の符号ビットを入力し、各信号が同符号か異符号かに応じて+1または−1のカウント動作を行い、そのカウント値の絶対値が閾値の絶対値を超える場合にカウント動作を停止するとともに、そのカウント値が正の値であれば+(閾値)、負の値であれば−(閾値)を出力するアップダウンカウンタと、
    外部から前記閾値の絶対値を入力し、前記アップダウンカウンタの出力が+(閾値)であれば加算信号を出力し、−(閾値)であれば減算信号を出力する閾値比較回路と、
    外部から刻み幅を入力し、前記閾値比較回路から前記加算信号を入力した場合に直前の値に刻み幅だけ増加させた値を前記直交誤差補償手段に与える前記制御信号として出力し、前記閾値比較回路から前記減算信号を入力した場合に直前の値に刻み幅だけ減少させた値を前記直交誤差補償手段に与える前記制御信号として出力するアキュムレータと
    を備えたことを特徴とする直交誤差自動補償回路。
JP2005247145A 2005-08-29 2005-08-29 直交誤差自動補償回路 Active JP4520387B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP2005247145A JP4520387B2 (ja) 2005-08-29 2005-08-29 直交誤差自動補償回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP2005247145A JP4520387B2 (ja) 2005-08-29 2005-08-29 直交誤差自動補償回路

Publications (2)

Publication Number Publication Date
JP2007067473A JP2007067473A (ja) 2007-03-15
JP4520387B2 true JP4520387B2 (ja) 2010-08-04

Family

ID=37929230

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2005247145A Active JP4520387B2 (ja) 2005-08-29 2005-08-29 直交誤差自動補償回路

Country Status (1)

Country Link
JP (1) JP4520387B2 (ja)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013048332A (ja) * 2011-08-29 2013-03-07 Fujitsu Ltd 無線装置およびメトリック計算方法

Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106578A (ja) * 1998-09-29 2000-04-11 Nec Eng Ltd Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体
JP2002199039A (ja) * 2000-06-23 2002-07-12 Ntt Docomo Inc 通信システムにおける受信方法及び受信機
JP2004040678A (ja) * 2002-07-08 2004-02-05 Hitachi Kokusai Electric Inc 復調装置
JP2004248115A (ja) * 2003-02-17 2004-09-02 Nippon Telegr & Teleph Corp <Ntt> タイミング誤差検出回路

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0353735A (ja) * 1989-07-21 1991-03-07 Fujitsu Ltd 多値qam復調器における直交度制御方式
JPH0386225A (ja) * 1989-08-30 1991-04-11 Toshiba Corp 真空装置
JPH10285149A (ja) * 1997-04-01 1998-10-23 Toshiba Corp クロック同期方法および装置

Patent Citations (4)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2000106578A (ja) * 1998-09-29 2000-04-11 Nec Eng Ltd Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体
JP2002199039A (ja) * 2000-06-23 2002-07-12 Ntt Docomo Inc 通信システムにおける受信方法及び受信機
JP2004040678A (ja) * 2002-07-08 2004-02-05 Hitachi Kokusai Electric Inc 復調装置
JP2004248115A (ja) * 2003-02-17 2004-09-02 Nippon Telegr & Teleph Corp <Ntt> タイミング誤差検出回路

Also Published As

Publication number Publication date
JP2007067473A (ja) 2007-03-15

Similar Documents

Publication Publication Date Title
JP2007195075A (ja) 復調回路および復調方法
JPH11331300A (ja) 復調装置
JP2008530951A (ja) 予め符号化された部分応答信号用の復調器および受信器
US6175591B1 (en) Radio receiving apparatus
KR101149957B1 (ko) 클록 재생회로
JP3468657B2 (ja) 誤り訂正付遅延検波器
JP3636397B2 (ja) ジッタ抑圧回路
JP4520387B2 (ja) 直交誤差自動補償回路
EP1755303B1 (en) Method and apparatus for wide dynamic range reduction
US6636570B1 (en) Phase detection apparatus for compensating phase rotation error
US8451948B2 (en) Carrier recovering apparatus and carrier recovering method
US7609615B2 (en) Method and apparatus for performing channel compensation and symbol demodulation for coherent demodulation in an OFDM system
JP2002141963A (ja) 適応直交振幅変調復号システム
JP2018121294A (ja) 自動利得制御回路(agc)、逆拡散回路及び受信データの再生方法
JP4641927B2 (ja) Fsk復調回路
JP2000151732A (ja) キャリア位相推定装置とキャリア位相推定装置を用いた復調器
JP2861778B2 (ja) 復調装置
JP2005229328A (ja) Ad変換器のdcオフセット校正方法及び回路
JPH11205092A (ja) 等化器用afc回路
JP3360691B2 (ja) 検波回路
JP4336884B2 (ja) 復調装置
JP4192110B2 (ja) A/d変換器のdcオフセット校正方法及び回路
JP5168111B2 (ja) 位相不確定性除去機能を有する復調器およびそのキャリアスリップ補償方法
JP4528148B2 (ja) A/d変換器のdcオフセット校正回路
JP2020048083A (ja) 搬送波再生回路

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20071011

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20100427

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20100518

A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20100520

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20130528

Year of fee payment: 3

R150 Certificate of patent or registration of utility model

Ref document number: 4520387

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

Free format text: JAPANESE INTERMEDIATE CODE: R150

FPAY Renewal fee payment (event date is renewal date of database)

Free format text: PAYMENT UNTIL: 20140528

Year of fee payment: 4

S531 Written request for registration of change of domicile

Free format text: JAPANESE INTERMEDIATE CODE: R313531

R350 Written notification of registration of transfer

Free format text: JAPANESE INTERMEDIATE CODE: R350

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250