JPH10285149A - クロック同期方法および装置 - Google Patents

Abstract

(57)【要約】 【課題】雑音や入力信号の歪み等の影響を小さくし、か
つ、送受信機間のクロック周波数差が大きい場合にも同
期保持が行えるクロック同期方法および装置を提供す
る。 【解決手段】通信機（受信機）が受信した受信信号の強
度に応じた閾値を閾値決定手段（６）で決定し、該閾値
と誤差検出手段（２）が検出し誤差累積手段（３）で累
積した累積誤差値とに基づき位相制御情報生成手段
（４）および位相制御手段（８）で符号判定クロックの
位相を制御する。

Description

【発明の詳細な説明】

【０００１】

【発明の属する技術分野】この発明は、クロック同期方
法および装置に関し、特に、雑音や受信信号の歪みによ
る影響を緩和し、送受信機間のクロック周波数差が大き
い場合にも同期保持を行うことができるクロック同期方
法および装置に関する。

【０００２】

【従来技術】ディジタル通信においては、送信側で送信
する０または１のディジタルデータを幾つかまとめて一
つの符号と呼ばれるデータに変換し、さらに搬送波の振
幅あるいは位相の状態に変換する変調と呼ばれる操作を
施し、アナログ信号として送信される。受信側では、受
信したアナログ信号を符号間隔でサンプリングを行い、
そのサンプル値を用いてどの符号が伝送されたのかを判
定し、０または１のディジタルデータを復調する。

【０００３】例えば、搬送波の位相状態に符号を割り当
てるＰＳＫ（ｐｈａｓｅ ｓｈｉｆｔ ｋｅｙｉｎｇ）
と呼ばれる変調方式の場合、符号周期間隔で変調波の位
相がある特定の値を取るが、それ以外の時間は特定位相
の間の遷移状態であり、その位相に意味は持たない。し
たがって、受信機における復調の操作では受信した信号
が符号を表しているタイミングでサンプリングを行う必
要がある。そのため、受信信号から符号を表しているタ
イミングである符号判定タイミングを抽出し、その符号
判定タイミングを表すクロックを再生する必要がある。

【０００４】通信開始直後のような初期状態では、受信
機の符号判定クロックと受信信号の符号判定タイミング
が合っていないため、通信を行うのに先立ち符号判定ク
ロックの位相を符号判定タイミングに合わせる。この動
作をクロックの初期同期と呼ぶ。

【０００５】クロックの初期同期により、符号判定クロ
ックと受信信号の符号判定タイミングが同期状態になっ
ても、送信機側と受信機側のそれぞれが持つクロック周
波数は完全に一致しているとは限らないため、送信機側
のクロック周波数、つまり受信信号の符号判定タイミン
グの周波数と受信機側の符号判定クロックの周波数との
差により、両者の位相は少しずつずれていく。そのた
め、受信機の具備するクロック同期回路は送信機側と受
信機側のクロック周波数差による位相のずれに対して同
期を保持する動作を行う必要がある。この動作をクロッ
クの同期保持と呼ぶ。

【０００６】受信機が信号を連続して受信している場
合、クロックの初期同期および同期保持には、ＰＬＬ
（ｐｈａｓｅ ｌｏｃｋｅｄ ｌｏｏｐ）方式がよく利
用される。ＰＬＬ方式は符号判定クロックと受信信号か
ら抽出したクロックの位相の誤差を検出し、その誤差が
０になるように符号判定クロックの位相を調整するフィ
ードバック制御である。ＰＬＬ方式には、クロックの位
相調整に入力電圧に比例した周波数のクロックを生成す
るＶＣＯ（ｖｏｌｔａｇｅ ｃｏｎｔｒｏｌｌｅｄｏｓ
ｃｉｌｌａｔｏｒ）を用いるアナログ方式や、必要とな
るクロックより高い周波数のクロックを分周する際、分
周比を位相誤差に応じて変更するディジタル方式等があ
る。

【０００７】このようなＰＬＬ方式の一つとして、誤差
を累積し、この累積誤差の絶対値がある一定の閾値を超
えた場合にクロックの位相を単位位相だけずらし制御す
る方式がある。

【０００８】図８は、従来のクロック同期回路を使った
復調回路の構成を示すブロック図である。

【０００９】図８において、復調回路１００は入力端子
１０１、符号判定部１０２、クロック同期回路１０３、
出力端子１０４、閾値入力端子１０５で構成され、クロ
ック同期回路１０３は誤差検出回路１０６、誤差累積回
路１０７、位相情報生成回路１０８、位相制御回路１０
９、クロック生成回路１１０で構成される。

【００１０】ここで、復調回路１００の動作の一例とし
て、ＢＰＳＫ変調方式で変調された信号を復調する場合
を説明する。

【００１１】図９にＢＰＳＫ変調方式で変調した信号の
位相変化を示す。

【００１２】ＢＰＳＫ変調方式は、送信するデータが
「０」の場合には基準位相と同じ位相に、送信するデー
タが「１」の場合には基準位相に対して１８０度異なる
位相になるように搬送波の位相を制御したものである。
例えば「０１１０１」の順にデータを送信する場合に
は、変調波の位相は図９に示すように変化する。

【００１３】したがって、復調回路１００は図９中に矢
印で示したタイミングで受信信号の位相を調べること
で、受信信号を復調することができる。

【００１４】また、ＢＰＳＫ変調方式においてはデータ
が「０１」または「１０」の順に送信された場合には、
受信信号の位相は０度から１８０度または１８０度から
０度に変化するので、符号判定タイミングの中間のタイ
ミングで位相値が９０度となる。この位相値を利用する
ことで符号判定タイミングの位相を抽出することができ
る。

【００１５】図１０に復調回路１００における位相制御
の例を示す。

【００１６】図１０の入力信号は図９に示した変調波の
位相に対応し、この入力信号から復調されるデータは
「０」と「１」を繰り返している。

【００１７】さて、復調回路１００の入力端子１０１か
ら入力される入力信号の最適符号判定タイミングはＡ、
Ｂ、Ｃであり、ＡとＢの中間点Ｄ、ＢとＣの中間点Ｅで
は入力信号の値は０（位相９０度）となる。

【００１８】ところで、復調回路１００が持つ符号判定
クロックがＣＬＫ１の場合には、符号判定部１０２は
Ａ′、Ｂ′、Ｃ′のタイミングで符号判定を行い、復調
データを出力端子１０４から出力する。この場合には
Ａ′とＢ′の中間点Ｄ′、Ｂ′とＣ′の中間点Ｅ′では
入力信号の値は０ではなくなる。この中間点Ｄ′、Ｅ′
における入力信号の値を利用してクロック同期回路１０
３は位相制御を行う。

【００１９】誤差検出回路１０６は、入力信号の中間点
Ｄ′、Ｅ′における値を誤差として検出し、誤差累積回
路１０７に出力する。ただし、Ｄ′とＥ′の入力信号は
極性が異なっているため、Ａ′からＢ′のように入力信
号が減少している場合には検出したＤ′での値を符号反
転したものを誤差として誤差累積回路１０７に出力す
る。

【００２０】誤差累積回路１０７は誤差検出回路１０６
から入力された誤差を累積し、その累積値を位相情報生
成回路１０８に出力する。これは、誤差検出回路１０６
が検出する誤差には雑音等が含まれているため、この誤
差を誤差累積回路１０７で累積することによって雑音等
の影響を小さくするためである。

【００２１】位相情報生成回路１０８では、誤差累積回
路１０７から入力された誤差累積値の絶対値と閾値入力
端子１０５から入力された閾値を比較して、誤差累積値
が閾値を超えた場合には符号判定クロックの位相がずれ
ているものと判断し、誤差累積値の極性に応じて、現在
の符号判定クロックの位相を一単位位相だけ進めるか、
遅らせるかの位相情報を生成する。この位相情報は位相
制御回路１０９に出力するとともに誤差累積回路１０７
に出力し、誤差累積回路１０７ではこの位相情報が入力
されると、累積値をクリアして０に設定する。

【００２２】位相制御回路１０９は、位相情報生成回路
１０８から入力された位相情報に基づきクロック生成回
路１１０で分周したクロックの位相を制御して、符号判
定クロックをＣＬＫ２の位相状態に変化させる。ＣＬＫ
２の位相状態では、Ａ″、Ｂ″、Ｃ″のタイミングで符
号判定を行い、Ｄ″、Ｅ″のタイミングで誤差検出を行
う。

【００２３】復調回路１００は以上の動作を繰り返し、
最終的に符号判定のタイミングをＡ、Ｂ、Ｃに近付け
る。また、復調回路１００の動作をＢＰＳＫ変調方式に
よる信号の復調方法で説明したが、ＱＰＳＫ変調方式等
の０度、９０度、１８０度、２７０度の４つの位相状態
をとる場合にも同様の動作で復調することができる。

【００２４】図１１は誤差累積回路１０７が出力する誤
差累積値の推移の一例を示した図である。

【００２５】図１１において、誤差累積値が閾値を超え
るタイミング、つまり図中矢印で示すタイミングでクロ
ック位相制御が行われ、誤差累積値は０に設定される。
時間の経過とともにクロック位相制御が行われる間隔が
広くなっているのは、クロック位相制御により符号判定
クロックが最適な位相状態に近付いているため、検出さ
れる誤差が小さくなり誤差累積値が閾値を超えるまでの
時間が長くなるためである。

【００２６】誤差の累積は雑音等の影響を小さくするた
めに行っており、受信信号強度が小さいときには信号と
比較して雑音が大きいため検出した誤差に雑音によるば
らつきが多く含まれるが、受信アナログ回路による波形
歪みはほとんど無いためその影響は含まれない。雑音の
分布は、例えばガウス分布のような、真の値を中心とし
て対称な形であるから、クロック位相制御が雑音による
影響を受けたとしても制御されたクロックの位相は最適
な位相を中心として変化するため、平均的には最適な位
相になることを期待できる。閾値を大きくすることは、
より多くのサンプルの平均を取ることを意味するため閾
値を大きな値に設定することにより、雑音によるばらつ
きの影響を小さくすることができる。

【００２７】受信信号強度が大きい場合には、信号と比
較して雑音が小さいために、検出した誤差に雑音による
ばらつきはほとんどない。しかし、ある程度以上受信信
号強度が大きくなると受信アナログ回路による波形歪み
が生じる。

【００２８】ここで、図１２に歪み波形の一例を示す。

【００２９】歪み波形は図１２に示すように無歪み波形
とずれたものになる。このずれは入力信号の元々の波形
およびアナログ受信回路の特性に依存したものである。
そのため、最適符号判定タイミングであっても、ある形
の信号を受信した場合には必ず、ＤまたはＥのタイミン
グで信号が０にならないことになる。閾値が小さい場合
には短期間の信号系列から得られた誤差の平均により位
相制御が行われるため、ある信号系列の場合には必ず最
適符号判定タイミングからずれた位置で符号判定を行わ
れ符号誤りが発生する。したがって、閾値を大きく設定
することで短期間での波形歪みによる影響を小さくして
いる。

【００３０】

【発明が解決しようとする課題】ところで、送受信機間
にクロック周波数差がある場合には、一旦最適符号判定
タイミングに復調回路の符号判定クロックの位相が一致
しても送受信機間のクロック周波数差により符号判定タ
イミングがずれることになる。このずれは、送受信機間
のクロック周波数差が大きいほど短い時間で生じるた
め、同期を保持するためには送受信機間のクロック周波
数差に応じた間隔で位相制御を行わなければならない。

【００３１】ところが、閾値は１単位位相の制御に要す
る誤差累積量を表しており、閾値を大きくすると位相制
御を行うのに必要な誤差累積量が増えることから位相制
御の間隔が長くなる。そのため、クロック同期回路に対
する雑音や入力信号の歪み等の影響を小さくするために
閾値を大きく設定すると、送受信機間のクロック周波数
差が大きい場合に同期保持が行えず、正しいデータを復
調できないという問題点があった。

【００３２】そこで、この発明は、雑音や入力信号の歪
み等の影響を小さくし、かつ、送受信機間のクロック周
波数差が大きい場合にも同期保持が行えるクロック同期
方法および装置を提供することを目的とする。

【００３３】

【課題を解決するための手段】上述した目的を達成する
ため、この発明では、符号判定クロックの最適符号判定
タイミングからの誤差を検出するとともに、前記誤差を
累積した誤差累積値と予め設定した閾値を比較し、前記
誤差累積値が前記閾値を超えた場合に、前記符号判定ク
ロックの位相制御を行うディジタル通信におけるクロッ
ク同期方法において、前記閾値は、受信信号の強度に応
じて予め設定された複数の値から選択されることを特徴
とする。

【００３４】ここで、前記閾値は、前記受信信号の強度
と予め設定した基準値とを比較し、前記受信信号の強度
が大きい場合と小さい場合とで、異なる値となるように
構成することができる。

【００３５】また、前記位相制御の制御量は、前記誤差
累積値が前記閾値を超えるまでの時間に応じて変化する
ように構成することができる。

【００３６】また、この発明では、符号判定クロックの
最適符号判定タイミングからの誤差を検出する誤差検出
手段と、前記誤差を累積し誤差累積値を出力する誤差累
積手段と、前記誤差累積値と予め設定した閾値を比較す
る手段と、前記誤差累積値が前記閾値を超えた場合に、
前記符号判定クロックの位相制御を行う位相制御手段と
を具備するディジタル通信におけるクロック同期装置に
おいて、前記閾値を受信信号の強度に応じて予め設定さ
れた複数の値から選択する閾値決定手段をさらに具備す
ることを特徴とする。

【００３７】ここで、前記閾値決定手段は、前記受信信
号の強度と予め設定した基準値とを比較し、前記受信信
号の強度が大きい場合と小さい場合とで、異なる値を出
力するように構成することができる。

【００３８】また、前記位相制御手段は、前記誤差累積
値が前記閾値を超えるまでの時間に応じた制御量で、前
記符号判定クロックの位相制御を行うように構成するこ
とができる。

【００３９】

【発明の実施の形態】以下、この発明に係わるクロック
同期方法および装置の一実施例を添付図面を参照して詳
細に説明する。

【００４０】図１は、この発明に係わるクロック同期方
法および装置の一実施例を示すブロック図である。

【００４１】図１において、クロック同期回路１０は、
受信信号入力端子１、誤差検出手段２、誤差累積手段
３、位相制御情報生成手段４、受信信号強度入力端子
５、閾値決定手段６、クロック生成手段７、位相制御手
段８、符号判定クロック出力端子９で構成される。

【００４２】誤差検出手段２は、受信信号入力端子１か
ら入力される受信信号と位相制御手段８が出力する符号
判定クロックの位相を比較し、最適符号判定タイミング
からの誤差を検出する。この誤差は誤差累積手段３に入
力され累積される。

【００４３】一方、閾値決定手段６は受信信号強度入力
端子５から入力された受信信号の強度に応じた閾値を決
定して、この閾値を位相制御情報生成手段４に出力す
る。閾値決定手段６は、受信信号強度が大きい場合には
閾値を大きく、受信信号強度が小さい場合には閾値を小
さく設定する。受信信号強度は図示しない受信機が受信
した信号電力あるいは信号電力の対数値に比例するな
ど、受信信号の電力が大きいときに値が大きくなるよう
な信号である。

【００４４】さて、位相制御情報生成手段４は、誤差累
積手段３から入力される誤差累積値と閾値決定手段６か
ら入力される閾値を比較し、誤差累積値の絶対値が閾値
を超えた場合に位相制御情報を生成し、位相制御手段８
へ出力する。この位相制御情報の極性は、誤差累積値の
極性にしたがって決定される。

【００４５】また、位相制御情報生成手段４は位相制御
情報を位相制御手段８に出力する際に、誤差累積手段３
の誤差累積値を初期化させる初期化信号を誤差累積手段
３へ出力する。

【００４６】クロック生成手段７は符号判定クロックよ
りも十分に大きな周波数の基準クロックを分周し、符号
判定周期のクロックを生成する。

【００４７】位相制御手段８は、位相制御情報生成手段
４から入力される位相情報に基づき、クロック生成手段
７で生成された符号判定周期のクロックの位相を制御
し、符号判定クロックを生成し、符号判定クロック出力
端子９から符号判定クロックを出力する。

【００４８】ところで、クロック同期回路１０の動作に
悪影響を及ぼす原因には受信信号の雑音や受信信号の歪
み等があるが、これらの原因がクロック同期回路１０に
及ぼす影響は各々受信信号強度によって異なる。そのた
め、閾値決定手段６は受信信号強度が大きい場合には閾
値を大きく、受信信号強度が小さい場合には閾値を小さ
く設定している。

【００４９】受信信号強度が小さい場合には、受信信号
の歪みは少なく、クロック同期回路１０に悪影響を及ぼ
す主な原因は受信信号の雑音となる。そのため、閾値を
ある程度小さく設定しても、制御された符号判定クロッ
クの位相は最適符号判定タイミングである位相を中心に
分布するので、閾値を小さく設定したことによる復調デ
ータの符号誤り率の増加は少なく、送受信機間のクロッ
ク周波数差が大きい場合にも同期保持を行うことができ
る。

【００５０】また、受信信号強度が大きい場合には、受
信信号に歪みが生じるが、受信信号の雑音の大きさは受
信信号強度によらずほぼ一定であるので、受信信号のＳ
／Ｎ比が良好となる。そのため、クロック同期回路１０
に悪影響を及ぼす主な原因は受信信号の歪みとなる。こ
の受信信号の歪みの影響は閾値を大きく設定することで
緩和できる。閾値を大きく設定すると送受信機間のクロ
ック周波数差が大きくなるに従い復調データの符号誤り
率は増加するが、雑音による符号誤りがほとんどないた
め、全体の符号誤り数は小さく実用上問題にならない。

【００５１】したがって、受信信号強度に応じて閾値の
設定を変えることで復調データの符号誤り率の増加を抑
制し、かつ、送受信機間のクロック周波数差が大きい場
合にも同期保持を行うことができる。

【００５２】図２に示す１１は、図１に示すクロック同
期回路１０の各部の詳細を示すブロック図である。

【００５３】図２において、誤差検出手段２０は遅延回
路２１、レジスタ（Ｒ１）２２、レジスタ（Ｒ２）２
３、レジスタ（Ｒ３）２４、インバータ２５、符号比較
回路２６、ゲート回路２７で構成され、誤差累積手段３
０は加算器３１、レジスタ（Ｒ４）３２で、位相制御情
報生成手段４０は比較回路４１、制御値決定回路４２で
構成される。

【００５４】また、閾値決定手段６０はアドレス変換回
路６１、メモリ６２で、クロック生成手段７０は分周回
路７１で、位相制御手段８０はシフトレジスタ８１、位
相保持回路８２で構成される。

【００５５】まず、誤差検出手段２０の動作を説明す
る。

【００５６】誤差検出手段２０に入力される入力信号
は、受信したアナログ信号を符号周期よりも短い周期で
サンプリングし、図示しないＡ／Ｄ変換器でアナログ・
ディジタル変換したディジタルデータである。

【００５７】ここで、図３に入力信号の一例を示す。

【００５８】図３に示す入力信号は符号周期毎に振幅で
あるＡまたは−Ａの値を取る信号で、Ａから−Ａあるい
は−ＡからＡに変化する場合には符号判定タイミングの
中間の時間で入力信号が０になり、その前後で正負の極
性も変わる。また、ＡからＡあるいは−Ａから−Ａに変
化する場合には極性は変化しない。

【００５９】さて、誤差検出手段２０に入力された入力
信号は、遅延回路２１、レジスタ２３（Ｒ２）、レジス
タ２４（Ｒ３）に入力される。遅延回路２１では位相制
御手段８０が出力する符号判定クロックに基づき入力信
号を符号判定クロック１周期分の時間だけ遅らせてレジ
スタ２２（Ｒ１）に入力する。

【００６０】レジスタ２２乃至２４は入力されるパルス
の立上がりに同期して入力信号を保持するため、レジス
タ２２は符号判定クロックの立上がり、つまり、符号判
定タイミングで１周期遅れた入力信号の値を保持し、レ
ジスタ２３は符号タイミングで入力信号の値を保持す
る。また、レジスタ２３は符号判定クロックをインバー
タ２５で反転させたクロックの立上がり、つまり、符号
判定タイミングの中間点で入力信号の値を保持する。

【００６１】符号比較回路２６は、レジスタ２２に保持
された値Ｒ１とレジスタ２３に保持された値Ｒ２の極性
を比較する回路で、ゲート回路２７はＲ１とＲ２の極性
が異なり、かつ、Ｒ２が正極性の場合にレジスタ２４に
保持された値Ｒ３を、Ｒ１とＲ２の極性が異なり、か
つ、Ｒ２が負極性の場合にＲ３の極性を反転した値を出
力し、Ｒ１とＲ２の極性が同じならば０を出力する回路
である。

【００６２】したがって、誤差検出手段２０は図３に示
す（１）のような信号が入力された場合にはＲ３を反転
した値を誤差として出力し、（２）のような信号が入力
された場合にはＲ３の値を誤差として出力する。また、
（３）、（４）のような信号の場合には、符号判定タイ
ミングの中間点で極性の反転がなく、誤差の検出ができ
ないため、誤差を０として出力する。

【００６３】次に、誤差累積手段３０の動作を説明す
る。

【００６４】誤差累積手段３０において、加算器３１は
誤差検出手段２０から入力される誤差とレジスタ３２
（Ｒ４）が保持する誤差累積値を加算し出力する。レジ
スタ３２は、位相制御手段８０が出力する符号判定クロ
ックの立上がりに同期して加算器３１が出力する値を新
たな誤差累積値として保持する。また、レジスタ３２に
保持される値は、位相制御情報生成手段４０から初期化
信号が入力されることにより０となる。初期化信号につ
いては次の位相制御情報生成手段４０の動作説明で詳述
する。

【００６５】次に、位相制御情報生成手段４０の動作を
説明する。

【００６６】位相制御情報生成手段４０では、誤差累積
手段３０から入力される誤差累積値を比較回路４１と制
御値決定回路４２に入力する。比較回路４１では、誤差
累積値の絶対値と閾値決定手段６０から入力される閾値
を比較し、誤差累積値の絶対値が閾値を超えた場合に、
制御値決定回路４２に制御実行信号を出力する。この制
御実行信号は制御値決定回路４２に入力されるととも
に、誤差累積手段３０のレジスタ３２を初期化させる初
期化信号として、レジスタ３２に入力される。

【００６７】制御値決定回路４２は、比較回路４１から
制御実行信号が入力されると誤差累積手段３０から入力
された誤差累積値の正負の極性を判定し、この極性に応
じた制御値を位相制御手段８０へ出力する。例えば、符
号判定周期をｎ分割した値を１単位とし、誤差累積値の
値が正のときは符号判定クロックの位相を１単位進める
制御値を出力し、誤差累積値が負のときは符号判定クロ
ックの位相を１単位遅らせる制御値を出力する。

【００６８】クロック生成手段７０は、図示しない通信
機（受信機）の基準クロックを分周回路７１で分周して
符号判定周期の１／ｎの周期のクロックを生成し、この
クロックを位相制御手段８０へ出力する。

【００６９】位相制御手段８０は、クロック生成手段７
０から入力される符号判定周期の１／ｎの周期のクロッ
クで動作するｎ段のシフトレジスタ８１で、ｎ種類の位
相状態のクロックを生成する。

【００７０】ここで、図４にシフトレジスタ８１が生成
するクロックの一例を示す。

【００７１】図４では、ｎ＝８として８種類の位相状態
のクロックを示している。位相保持回路８２は、シフト
レジスタ８１が保持するｎ種類の位相状態のクロックの
うち、現在符号判定クロックとして使用している位相番
号を保持しており、位相制御情報生成手段４０が出力す
る制御値に応じて、符号判定クロックの位相を変更す
る。

【００７２】例えば、現在の符号判定クロックがＣＬＫ
３であれば、誤差検出手段２０が検出する誤差は正の値
となるため、位相制御情報生成手段４０からは位相を１
単位進める制御値が入力される。位相保持回路８２は、
この制御値に基づき符号判定クロックの位相を１単位進
めるため、ＣＬＫ２を符号判定クロックとして出力す
る。この位相保持回路８２の動作により、符号判定クロ
ックはＣＬＫ３からＣＬＫ２に変更され、最適符号判定
クロック（ＣＬＫ１）に近付くことになる。

【００７３】ここで、閾値決定手段６０の動作を説明す
る。

【００７４】閾値決定手段６０は、図示しない通信機
（受信機）が受信した受信信号の強度に応じて、閾値を
決定する。具体的には、受信信号強度をＬ段階に分割し
て各段階毎に閾値を設定し、その閾値をメモリ６２に格
納する。一方、アドレス変換回路６１では、入力された
受信信号強度を、その段階に応じた閾値を格納している
メモリ６２のアドレスに変換する。このアドレスに基づ
き、メモリ６２から閾値が読み出され、位相制御情報生
成手段４０へ出力される。

【００７５】図５に、受信信号強度と閾値の対応例を示
す。

【００７６】図５においては、受信信号強度を５段階
（Ｌ＝５）に分割し、受信信号強度が大きくなるに従
い、閾値が大きくなるように設定している。

【００７７】ところで、閾値を２段階（Ｌ＝２）に分割
して各々の閾値を設定した場合には、閾値決定手段６０
を簡易なものとすることができる。次に、閾値を２段階
に設定した場合の実施例を説明する。

【００７８】図６は、この発明に係わるクロック同期方
法および装置の第２の実施例を示すブロック図である。

【００７９】図６において、クロック同期回路１２は誤
差検出手段２０、誤差累積手段３０、位相制御情報生成
手段４０、閾値決定手段６５、クロック生成手段７０、
位相制御手段８０で構成される。このクロック同期回路
１２は、閾値決定手段６５以外は図２に示すクロック同
期回路１１と同様に動作するため説明は省略する。

【００８０】さて、閾値決定手段６５は、比較回路６
６、基準値設定回路６７、選択回路６８、閾値設定回路
Ａ６９−１、閾値設定回路Ｂ６９−２で構成される。

【００８１】閾値決定手段６５は、図示しない通信機
（受信機）が受信した信号の受信信号強度を比較回路６
６で基準値設定回路６７で設定した基準値と比較する。
受信信号強度が基準値よりも大きい場合には、比較回路
６６は閾値設定回路Ａ６９−１で設定される閾値を選択
する信号を選択回路６８に出力する。また、受信信号強
度が基準値よりも小さい場合には、比較回路６６は閾値
設定回路Ｂ６９−２で設定される閾値を選択する信号を
選択回路６８に出力する。

【００８２】選択回路６８は、比較回路６６から入力さ
れる信号に基づき、閾値設定回路Ａ６９−１または閾値
設定回路Ｂ６９−２で設定される閾値を選択し、この選
択した閾値を位相制御情報生成手段４０へ出力する。

【００８３】ところで、閾値設定回路Ａ６９−１が設定
する閾値は、閾値設定回路Ｂ６９−２が設定する閾値と
比較して大きく設定されている。つまり、閾値決定手段
６５では、受信信号強度が基準値よりも大きければ大き
い閾値を、受信信号強度が基準値よりも小さければ小さ
い閾値を位相制御情報生成手段４０へ出力する。

【００８４】この閾値決定手段６５は、比較回路６６と
固定値（閾値設定回路Ａ６９−１、閾値設定回路Ｂ６９
−２）で実現できるので、図２に示す閾値決定手段６０
と比較して回路規模を小さくすることができる。

【００８５】図７は、この発明に係わるクロック同期方
法および装置の第３の実施例を示すブロック図である。

【００８６】図７において、クロック同期回路１３は誤
差検出手段２０、誤差累積手段３０、位相制御情報生成
手段４５、閾値決定手段６０、クロック生成手段７０、
位相制御手段８０で構成される。このクロック同期回路
１３は、位相制御情報生成手段４５以外は図２に示すク
ロック同期回路１１と同様に動作するため説明は省略す
る。

【００８７】位相制御情報生成手段４５は、比較回路４
６、制御値決定回路４７、タイマ回路４８で構成され
る。

【００８８】位相制御情報生成手段４５では、誤差累積
手段３０から入力される誤差累積値を比較回路４６と制
御値決定回路４７に入力する。比較回路４６では、誤差
累積値の絶対値と閾値決定手段６０から入力される閾値
を比較し、誤差累積値の絶対値が閾値を超えた場合に、
制御値決定回路４７に制御実行信号を出力する。

【００８９】一方、タイマ回路４８は誤差累積値が０か
ら閾値を超えるまで、つまり、比較回路４６が制御実行
信号を出力してから次の制御実行信号を出力するまでの
時間を計数する。比較回路４６が制御実行信号を出力し
てから次の制御実行信号を出力するまでの時間は、誤差
検出手段２０が検出する誤差が大きい、つまり、符号判
定クロックが最適符号判定タイミングからずれている度
合いが大きくなる程短くなる。

【００９０】制御値決定回路４７は、比較回路４６から
制御実行信号が入力されると誤差累積手段３０から入力
された誤差累積値の正負の極性を判定し、この極性に応
じた制御値を位相制御手段８０へ出力する。このとき、
制御値決定回路４７はタイマ回路４８が計数した時間が
基準値よりも短い場合には、符号判定クロックが最適符
号判定タイミングから大きくずれていると判断し、符号
判定クロックの位相を複数単位進める制御値または複数
単位遅らせる制御値を出力する。

【００９１】この制御値に基づき位相制御手段８０が符
号判定クロックの位相を複数単位ずらすことにより、こ
のクロック同期回路１３は、閾値が大きい場合にも図２
に示すクロック同期回路１１より短い時間で符号判定ク
ロックを最適符号判定タイミングに近付けることができ
る。

【００９２】

【発明の効果】以上説明したように、この発明によれ
ば、符号判定クロックの最適符号判定タイミングとの誤
差累積値と比較する閾値を受信信号強度が小さい場合に
は小さく設定し、受信信号強度が大きい場合には大きく
設定することで、受信信号に付加された雑音や受信信号
の歪みによる復調データの符号誤りを減少させ、かつ、
送受信機間のクロック周波数差が大きい場合にも同期保
持を行うことができる。

【図面の簡単な説明】

【図１】この発明に係わるクロック同期方法および装置
の一実施例を示すブロック図。

【図２】図１に示すクロック同期回路１０の各部の詳細
を示すブロック図。

【図３】入力信号の一例を示した図。

【図４】シフトレジスタ８１が生成するクロックの一例
を示した図。

【図５】受信信号強度と閾値の対応例を示した図。

【図６】この発明に係わるクロック同期方法および装置
の第２の実施例を示すブロック図。

【図７】この発明に係わるクロック同期方法および装置
の第３の実施例を示すブロック図。

【図８】従来のクロック同期回路を使った復調回路の構
成を示すブロック図。

【図９】ＢＰＳＫ変調方式で変調した信号の位相変化を
示した図。

【図１０】復調回路１００における位相制御の例を示し
た図。

【図１１】誤差累積回路１０７が出力する誤差累積値の
推移の一例を示した図。

【図１２】歪み波形の一例を示した図。

【符号の説明】

１ 受信信号入力端子 ２ 誤差検出手段 ３ 誤差累積手段 ４ 位相制御情報生成手段 ５ 受信信号強度入力端子 ６ 閾値決定手段 ７ クロック生成手段 ８ 位相制御手段 ９ 符号判定クロック出力端子 １０、１１、１２、１３ クロック同期回路 ２０ 誤差検出手段 ２１ 遅延回路 ２２ レジスタ（Ｒ１） ２３ レジスタ（Ｒ２） ２４ レジスタ（Ｒ３） ２５ インバータ ２６ 符号比較回路 ２７ ゲート回路 ３０ 誤差累積手段 ３１ 加算器 ３２ レジスタ（Ｒ４） ４０ 位相制御情報生成手段 ４１ 比較回路 ４２ 制御値決定回路 ４５ 位相制御情報生成手段 ４６ 比較回路 ４７ 制御値決定回路 ４８ タイマ回路 ６０ 閾値決定手段 ６１ アドレス変換回路 ６２ メモリ ６５ 閾値決定手段 ６６ 比較回路 ６７ 基準値設定回路 ６８ 選択回路 ６９−１ 閾値設定回路Ａ ６９−２ 閾値設定回路Ｂ ７０ クロック生成手段 ７１ 分周回路 ８０ 位相制御手段 ８１ シフトレジスタ ８２ 位相保持回路

Claims (6)

【特許請求の範囲】
1. 【請求項１】 符号判定クロックの最適符号判定タイミ
   ングからの誤差を検出するとともに、前記誤差を累積し
   た誤差累積値と予め設定した閾値を比較し、前記誤差累
   積値が前記閾値を超えた場合に、前記符号判定クロック
   の位相制御を行うディジタル通信におけるクロック同期
   方法において、 前記閾値は、受信信号の強度に応じて予め設定された複
   数の値から選択されることを特徴とするクロック同期方
   法。
2. 【請求項２】 前記閾値は、 前記受信信号の強度と予め設定した基準値とを比較し、
   前記受信信号の強度が大きい場合と小さい場合とで、異
   なる値となることを特徴とする請求項１記載のクロック
   同期方法。
3. 【請求項３】 前記位相制御の制御量は、 前記誤差累積値が前記閾値を超えるまでの時間に応じて
   変化することを特徴とする請求項１記載のクロック同期
   方法。
4. 【請求項４】 符号判定クロックの最適符号判定タイミ
   ングからの誤差を検出する誤差検出手段と、 前記誤差を累積し誤差累積値を出力する誤差累積手段
   と、 前記誤差累積値と予め設定した閾値を比較する手段と、 前記誤差累積値が前記閾値を超えた場合に、前記符号判
   定クロックの位相制御を行う位相制御手段とを具備する
   ディジタル通信におけるクロック同期装置において、 前記閾値を受信信号の強度に応じて予め設定された複数
   の値から選択する閾値決定手段をさらに具備することを
   特徴とするクロック同期装置。
5. 【請求項５】 前記閾値決定手段は、 前記受信信号の強度と予め設定した基準値とを比較し、
   前記受信信号の強度が大きい場合と小さい場合とで、異
   なる値を出力することを特徴とする請求項４記載のクロ
   ック同期装置。
6. 【請求項６】 前記位相制御手段は、 前記誤差累積値が前記閾値を超えるまでの時間に応じた
   制御量で、前記符号判定クロックの位相制御を行うこと
   を特徴とする請求項４記載のクロック同期装置。