JP2005229328A - Ad変換器のdcオフセット校正方法及び回路 - Google Patents
Ad変換器のdcオフセット校正方法及び回路 Download PDFInfo
- Publication number
- JP2005229328A JP2005229328A JP2004035926A JP2004035926A JP2005229328A JP 2005229328 A JP2005229328 A JP 2005229328A JP 2004035926 A JP2004035926 A JP 2004035926A JP 2004035926 A JP2004035926 A JP 2004035926A JP 2005229328 A JP2005229328 A JP 2005229328A
- Authority
- JP
- Japan
- Prior art keywords
- converter
- offset
- output signal
- value
- difference
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Withdrawn
Links
Images
Landscapes
- Analogue/Digital Conversion (AREA)
Abstract
【課題】A/D変換器において、周波数偏差によるオフセット変動に起因する誤引き込みを防ぎ、外乱による変動に対してもオフセットを自動的に復旧する。
【構成】A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、前記オフセット弁別部の出力を入力して平均化するループフィルタと、前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、さらに、前記オフセット弁別部は、A/D変換器の出力信号の極大値及び極小値の検出時点を交互に切り替える回路を備える。
【選択図】図4
【構成】A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、前記オフセット弁別部の出力を入力して平均化するループフィルタと、前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、さらに、前記オフセット弁別部は、A/D変換器の出力信号の極大値及び極小値の検出時点を交互に切り替える回路を備える。
【選択図】図4
Description
本発明は、A/D変換器のDCオフセット校正方法及び装置に関する。特に、単一電源で動作するA/D変換器において、中心レベルとなるように外部から与えるリファレンス電圧に誤差が存在する場合にこの成分を除去してオフセットを校正する方法及び回路に関する。
近年、携帯型の電子機器において小型化及び、高機能化が著しく進んでいる。小型化の一助として低消費電力化により小型バッテリの採用が進んでいる。特に、移動通信システムの移動端末に対しての低消費電力化に対する要求は著しい。
図1は、移動端末としての一般的な無線機の構成例を示す図である。アンテナ1にデュープレクサ2を通して送信系3と、受信系4が接続される。
上記の低消費電力の要求に対して、図1において受信系4のA/D変換器40,41は、単一電源で動作するA/D変換器の構成を採用することが多い。しかし、移動端末の特性として受信信号は符号と大きさを持つ値を扱っており、受信データの再生において、A/D変換器40,41におけるオフセット成分(中心レベルとなるように外部から与えるリファレンス電圧の変動による誤差)が、性能低下の要因となるため、これを回避することが必要がある。
ここで、A/D変換器の入力信号として位相変調されている信号を想定すると、ナイキスト点での振幅は一定である。これを利用し、値がピークを取るところがナイキスト点近傍であって、この正負ピーク値の差分の半分が、A/Dのリファレンス値に対するオフセットと考えられる。
かかる原理を用い、正負対称な周期波形を持つアナログ入力をデジタル信号に変換するA/D変換器のオフセットを含む出力から、一周期あたりの最大値と最小値の和を1/2倍することによりオフセット量を求め、これをA/D変換器の出力に加算する構成が知られている(特許文献1)。
しかし、かかる特許文献1に記載された発明を用いる場合、送受信機間で微小な周波数偏差がある場合に問題がある。シンボル速度に対して大きな周波数偏差の場合には、フィルタによる平滑化でその影響を除去できる。しかし、微少な周波数偏差の場合は、位相回転方向に徐々にシンボル点の大きさが変動していくために、オフセット成分を弁別するピーク値の差分は、一定方向に変動してしまう。これにより、かかるピーク値の差分の変動をオフセット成分とみなしてしまうという問題がある。
特開平2-126723号公報
したがって、本発明の目的は、上記微少な周波数偏差の場合にオフセット成分を弁別するピーク値の差分が一定方向に変動し、かかるピーク値の差分の変動をオフセット成分とみなしてしまうという問題を解決するA/D変換器のDCオフセット校正方法及び回路を提供することにある。
上記の課題を解決する本発明に従うA/D変換器のDCオフセット校正方法及び回路は、第1の態様として、A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法及び回路であって、前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、前記求められた極大値及び極小値の差分の1/2を求め、前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、さらに、前記A/D変換器の出力信号の極大値及び極小値の検出時点を交互に切り替えることを特徴とする。
上記の課題を解決する本発明に従うA/D変換器のDCオフセット校正方法及び回路は、第2の態様として、前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、前記求められた極大値及び極小値の差分の1/2を求め、前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、さらに、前記A/D変換器の出力信号の極大値及び極小値の何れか一方検出の検出毎に前記差分を求めることを特徴とする。
上記の課題を解決する本発明に従うA/D変換器のDCオフセット校正方法及び回路は、第3の態様として、前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、前記求められた極大値及び極小値の差分の1/2を求め、前記求められた差分の1/2を積分により平均化し、更に、前記平均化した差分の1/2をループフィルタにより平均化して前記A/D変換器の出力信号から減算することを特徴とする。
上記の課題を解決する本発明に従うA/D変換器のDCオフセット校正方法及び回路は、第4の態様として、前記第1ないし3の態様の何れかにおいて、前記変曲点を中央値以外の設定値とすることを特徴とする。
上記の課題を解決する本発明に従うA/D変換器のDCオフセット校正方法及び回路は、第5の態様として、前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、前記求められた極大値及び極小値の差分の1/2を求め、前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、さらに、前記求められた差分の1/2の大きさに制限を設けて、これを越える値を前記ループフィルタへ入力しないことを特徴とする。
上記の課題を解決する本発明に従うA/D変換器のDCオフセット校正方法及び回路は、第6の態様として、前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、前記求められた極大値及び極小値の差分の1/2を求め、前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、さらに、前記ループフィルタの出力の大きさに制限を設けて、これを越える値を前記A/D変換器の出力信号から減算しないことを特徴とする。
A/D変換器において、周波数偏差によるオフセット変動に起因する誤引き込みを防ぎ、外乱による変動に対してもオフセットを自動的に復旧することができる。
以下に、図面に従い本発明の実施の形態例を説明する。なお、図に示す実施の形態例は本発明の理解のためのものであり、本発明の技術的範囲がこれらに限定されるものではない。
ここで、本発明の理解を容易とするために、上記特許文献1のオフセット除去の原理を用いるA/D変換器の構成及び、動作の概略を図により説明しておく。
図2は、図1に示す無線機の受信系4における直交変調回路42からの直交変調信号のI成分及びQ成分に対して、各々A/D変換を行うA/D変換器40、41の出力側に接続されるオフセット校正回路43,44の構成ブロック図である。
なお、オフセット校正回路43,44の入力はA/D変換の直後で、2の補数などの符号と大きさを持つデジタル値であり、また同相成分(I)と直交成分(Q)では同等の処理を行うため、図2にはI側の詳細構成ブロックのみを示している。
動作を簡単に説明すると、まず初期状態ではループフィルタ440からのオフセット補正出力は零(中心値)で、加算器400において、入力とオフセット補正出力が加算され、極大値検出部410及び、極小値検出部420に入力される。
極大値、極小値の検出は変曲点を求めれば良いので、1シンボル遅延分の遅延回路411を経由したシンボル値と、直接入力するシンボル値とを比較器412において比較する。
次いで、極大値検出部410ではこの比較結果が大から小に変わるタイミングを微分回路413で検出し、極小値検出部420では反対に比較結果が小から大に変わるタイミングを微分回路413で検出する。それらの検出される時の値が極大値、極小値である。
入力信号は2の補数などであるので、符号が正であるとき極大値と、負であるとき極小値が得られ、オフセット弁別部430の極大値保持回路431、極小値保持回路432にそれぞれで極大値、極小値が保持される。加算回路433で保持された極大値と極小値の差分が求められる。この差分の1/2がオフセットに相当するので、加算回路433の出力を1/2回路434を通して差分の1/2をループフィルタ440に入力して積分する。これによりノイズ成分が除去されたオフセット量が得られる。
得られたオフセット量は加算器400に帰還されて入力からこのオフセット量が差し引かれる。以上の動作を繰り返すことでオフセット校正を行うことが可能である。
なお、図2において、フリップフロップ435は、極大値,極小値保持回路431,432に対する取り込み信号を生成するアンドゲート436、437に対するゲート信号を生成する。さらに、微分回路438の出力がループフィルタ440に対するイネーブル信号となる。
上記図2の動作において、極値はほぼナイキスト点にあり、フリップフロップ435及び微分回路438により、極大と極小の両方が現れるまで補正値を更新しないので、被変調成分に依らずにオフセット校正が可能となる。
しかし、先に説明したように、送受信機間で微小な周波数偏差がある場合は、オフセット成分を弁別するピーク値の差分は、一定方向に変動してしまう。図3はこの様子を示す図である。図3において、横軸に時間、縦軸に電圧をとると、入力信号I成分(1)、入力信号Q成分(2)に示すように本来一定振幅の位相変調波に対し、送受信機間で微小な周波数偏差があると、振幅Aのように変動し、そのままオフセット値を検出すると、対応して示すI成分に対するオフセット検出値(3)、Q成分に対するオフセット検出値(4)に示すように、オフセット値は微小な周波数偏差に対応して変動してしまうことが理解できる。
これにより、かかるピーク値の差分の変動をオフセット成分とみなしてしまうという問題がある。
したがって、本発明はかかる問題を解消するものであり、第1の実施例として、図4にその実施例構成が示される。本発明に従い図2の構成において、更にトグル(T)タイプのフリップフロップ450と、掛け算回路460を設けている。ループフィルタ440へのイネーブル(EN)信号でトグル(T)タイプのフリップフロップ450の出力を反転させている。これによって、フリップフロップ435の出力によるアンドゲート436、437に対するゲート信号の論理が交互に切り替えられる。
図4の動作を更に図5を参照して説明する。図5は、図3(1)の入力信号Iを再掲したものである。図5に示すように、シンボル点が・・・a,b,c・・・の順に発生しているが、図2の従来構成では、シンボル点で交互に極大値、極小値を検出している。
しかし、図5に示すように、シンボル点aからfに向かう方向では、シンボル点が前の方が極値のレベルが小さく、シンボル点gからkに向かう方向では、後者の方が極値のレベルが小さくなるという特徴を有している。
したがって、本発明の図4に示す実施例構成では、a−b,b−c,c−dの順に、トグル(T)タイプのフリップフロップ450を設けて、極値検出の順序を交互に入れ替えて検出するようにしている。これにより、入力信号に小さい周波数偏差が伴う場合に、時間的に極値検出が前と後であることに起因する図3(3),(4)に示したレベル変動に対処することができる。すなわち、極値検出の順序を交互に入れ替えることにより、図3(3),(4)に示したレベル変動を打ち消すことができる。
また、第1の実施例を変形して、一方の極値を検出する毎に、先に検出した極値との差分を求め、ループフィルタ440に出力する様に構成することによっても同様の効果を得ることができる。
ここで、以上の実施例においては、入力信号の2値に対してその差分の中央値からのずれをオフセット量として検出していた。これに対し、入力信号が図6に示すように多値変調信号である場合、あるシンボル点(例えば、a点とb点、またはc点とd点)における最大値と最小値の差が必ずしもオフセット量を示しているとは限らない。
非常に長時間に亘って探索することによりオフセット量を示す値となるが時間に依存して変動するような環境においては、正しいオフセット量を示していることにはならない。
従って、かかる問題を解決する本発明に従う一実施例構成が図7に示される。
すなわち、図7は、第2の実施例構成を示す図である。特徴として、図2の構成に対し、ループフィルタ440の入力側に積分器470を備えている。本実施例構成では、ループフィルタ440へ入力する前に、1/2回路434の出力を積分器470により積分して弁別出力の平均値を求めている。
これは変調方式がQPSKや、より信号点の多い多値変調の場合に、信号点によるオフセット値の差による影響を除外するために有効である。ループフィルタ440においても平均化する効果はあるが、オフセット制御する出力に変動が現れると、弁別特性に揺らぎを生じることとなるので、事前に平均化することで弁別特性の揺らぎを抑圧する効果が期待できる。
図8は、更に別の実施例構成例であり、極大値、極小値検出部410,420を一般化して、正負の極値に対し、加算回路480を設け、オフセット弁別部430において保持される極大値と所定閾値との加算出力と受信レベルを比較器490で比較し、受信レベルが加算回路480出力より大きい場合に、オフセット弁別部430で保持する様にした構成である。かかる構成により、A/D変換器の使用するレンジをずらしたり、前段に処理ブロックを挿入したりする場合などにも適用可能である。
さらに、図9は、図2の構成に対し、ループフィルタ440の入力に大きさの制限を与えるリミット部500を設けた実施例構成である。かかる構成は、変調方式がQPSKや、信号点の多い多値変調の場合に有効である。すなわち、QPSKや、信号点の多い多値変調の場合に、信号点に依存して生じるオフセット値の差による影響を除外するために有効である。
相対する信号点(例えば、図6において、a点とd点、あるいはg点とh点)以外の点における極値の比較で得られる差分は、オフセットに依拠しない。このために、相対する信号点以外のところでは、極値の差は大きくなる。したがって、かかる相対する信号点以外での検出を避けるためにリミット部500が機能する。
リミット部500において、弁別出力が想定できる最大値(閾値)超えるときを検知し、この場合には、弁別出力を最大値にクリップしてループフィルタ440に入力する。
図10は、図9の構成の変形例である。リミット部500をループフィルタ440の入力側に置かずに、出力側に置く構成である。かかる構成では、リミット部500で閾値を越える制御量を検知し、許容の最大制御量にクリップして、入力側の加算器に入力する構成である。これにより、実際のオフセット以上の制御を行ってしまった場合に、校正後の出力がレンジ幅一杯まで飽和してしまい、その後の極値検出が一方の符号のみしか現れなくなったり、タイミングがずれたりして制御不能に陥ることを回避することができる。
(付記1)
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記A/D変換器の出力信号の極大値及び極小値の検出時点を交互に切り替える
ことを特徴とするAD変換器のDCオフセット校正方法。
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記A/D変換器の出力信号の極大値及び極小値の検出時点を交互に切り替える
ことを特徴とするAD変換器のDCオフセット校正方法。
(付記2)
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記A/D変換器の出力信号の極大値及び極小値の何れか一方検出の検出毎に前記差分を求める
ことを特徴とするAD変換器のDCオフセット校正方法。
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記A/D変換器の出力信号の極大値及び極小値の何れか一方検出の検出毎に前記差分を求める
ことを特徴とするAD変換器のDCオフセット校正方法。
(付記3)
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を積分により平均化し、更に、
前記平均化した差分の1/2をループフィルタにより平均化して前記A/D変換器の出力信号から減算する
ことを特徴とするAD変換器のDCオフセット校正方法。
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を積分により平均化し、更に、
前記平均化した差分の1/2をループフィルタにより平均化して前記A/D変換器の出力信号から減算する
ことを特徴とするAD変換器のDCオフセット校正方法。
(付記4)付記1ないし3の何れかにおいて、
前記変曲点を中央値以外の設定値とすることを特徴とするAD変換器のDCオフセット校正方法。
前記変曲点を中央値以外の設定値とすることを特徴とするAD変換器のDCオフセット校正方法。
(付記5)
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記求められた差分の1/2の大きさに制限を設けて、これを越える値を前記ループフィルタへ入力しない
ことを特徴とするAD変換器のDCオフセット校正方法。
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記求められた差分の1/2の大きさに制限を設けて、これを越える値を前記ループフィルタへ入力しない
ことを特徴とするAD変換器のDCオフセット校正方法。
(付記6)
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記ループフィルタの出力の大きさに制限を設けて、これを越える値を前記A/D変換器の出力信号から減算しない
ことを特徴とするAD変換器のDCオフセット校正方法。
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記ループフィルタの出力の大きさに制限を設けて、これを越える値を前記A/D変換器の出力信号から減算しない
ことを特徴とするAD変換器のDCオフセット校正方法。
(付記7)
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、
前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、
前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、
さらに、前記オフセット弁別部は、A/D変換器の出力信号の極大値及び極小値の検出時点を交互に切り替える回路を備える
ことを特徴とするAD変換器のDCオフセット校正回路。
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、
前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、
前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、
さらに、前記オフセット弁別部は、A/D変換器の出力信号の極大値及び極小値の検出時点を交互に切り替える回路を備える
ことを特徴とするAD変換器のDCオフセット校正回路。
(付記8)
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、
前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、
前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、
さらに、前記オフセット弁別部は、A/D変換器の出力信号の極大値及び極小値の何れか一方検出の検出毎に前記差分を求める回路を備える
ことを特徴とするAD変換器のDCオフセット校正回路。
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、
前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、
前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、
さらに、前記オフセット弁別部は、A/D変換器の出力信号の極大値及び極小値の何れか一方検出の検出毎に前記差分を求める回路を備える
ことを特徴とするAD変換器のDCオフセット校正回路。
(付記9)
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、
前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、
前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、
さらに、前記ループフィルタの入力側に、前記オフセット弁別部の出力を積分により平均化する積分回路を
備える
ことを特徴とするAD変換器のDCオフセット校正回路。
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、
前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、
前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、
さらに、前記ループフィルタの入力側に、前記オフセット弁別部の出力を積分により平均化する積分回路を
備える
ことを特徴とするAD変換器のDCオフセット校正回路。
(付記10)付記7ないし9の何れかにおいて、
前記変曲点を中央値以外の設定値とすることを特徴とするAD変換器のDCオフセット校正回路。
前記変曲点を中央値以外の設定値とすることを特徴とするAD変換器のDCオフセット校正回路。
(付記11)
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、
前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、
前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、
さらに、前記ループフィルタの入力側に、前記オフセット弁別部の出力レベルの大きさを制限するリミッタ回路を設け、前記制限を越える値を前記ループフィルタへ入力しない
ように構成されたことを特徴とするAD変換器のDCオフセット校正回路。
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、
前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、
前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、
さらに、前記ループフィルタの入力側に、前記オフセット弁別部の出力レベルの大きさを制限するリミッタ回路を設け、前記制限を越える値を前記ループフィルタへ入力しない
ように構成されたことを特徴とするAD変換器のDCオフセット校正回路。
(付記12)
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、
前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、
前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、
さらに、前記ループフィルタの出力の大きさを制限するリミッタ回路を設け、前記制限を越える値を前記A/D変換器の出力信号から減算しない
ように構成されたことを特徴とするAD変換器のDCオフセット校正回路。
A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する回路であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求める極大値、極小値検出部と、
前記求められた極大値及び極小値の差分の1/2を求めるオフセット弁別部と、
前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記A/D変換器の出力信号から減算する加算回路とを有し、
さらに、前記ループフィルタの出力の大きさを制限するリミッタ回路を設け、前記制限を越える値を前記A/D変換器の出力信号から減算しない
ように構成されたことを特徴とするAD変換器のDCオフセット校正回路。
以上図面に従い説明したように、本発明により、周波数偏差によるオフセット変動に起因する誤引き込みを防ぎ、外乱による変動に対してもオフセットを自動的に復旧することが可能となるA/D変換器が提供可能である。よって、かかるA/D変換器を用いる機器の性能を向上させることができ産業上寄与するところ大である。
1 アンテナ
2 デュープレクサ
3 送信系
4 受信系
40,41 A/D変換器
42 直交検波回路
43、44 オフセット校正回路
400 加算器
410 極大値検出部
420 極小値検出部
430 オフセット弁別部
440 ループフィルタ
2 デュープレクサ
3 送信系
4 受信系
40,41 A/D変換器
42 直交検波回路
43、44 オフセット校正回路
400 加算器
410 極大値検出部
420 極小値検出部
430 オフセット弁別部
440 ループフィルタ
Claims (5)
- A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記A/D変換器の出力信号の極大値及び極小値の検出時点を交互に切り替える
ことを特徴とするAD変換器のDCオフセット校正方法。 - A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記A/D変換器の出力信号の極大値及び極小値の何れか一方検出の検出毎に前記差分を求める
ことを特徴とするAD変換器のDCオフセット校正方法。 - A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を積分により平均化し、更に、
前記平均化した差分の1/2をループフィルタにより平均化して前記A/D変換器の出力信号から減算する
ことを特徴とするAD変換器のDCオフセット校正方法。 - A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記求められた差分の1/2の大きさに制限を設けて、これを越える値を前記ループフィルタへ入力しない
ことを特徴とするAD変換器のDCオフセット校正方法。 - A/D変換器の出力信号を入力し、前記A/D変換器におけるリファレンス電圧のオフセットを校正する方法であって、
前記A/D変換器の出力信号の変曲点から極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の1/2を求め、
前記求められた差分の1/2を、ループフィルタにより平均化して前記A/D変換器の出力信号から減算し、
さらに、前記ループフィルタの出力の大きさに制限を設けて、これを越える値を前記A/D変換器の出力信号から減算しない
ことを特徴とするAD変換器のDCオフセット校正方法。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004035926A JP2005229328A (ja) | 2004-02-13 | 2004-02-13 | Ad変換器のdcオフセット校正方法及び回路 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2004035926A JP2005229328A (ja) | 2004-02-13 | 2004-02-13 | Ad変換器のdcオフセット校正方法及び回路 |
Publications (1)
Publication Number | Publication Date |
---|---|
JP2005229328A true JP2005229328A (ja) | 2005-08-25 |
Family
ID=35003705
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2004035926A Withdrawn JP2005229328A (ja) | 2004-02-13 | 2004-02-13 | Ad変換器のdcオフセット校正方法及び回路 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP2005229328A (ja) |
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010226681A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Semiconductor Ltd | オフセット校正回路、オフセット校正方法およびシステム |
-
2004
- 2004-02-13 JP JP2004035926A patent/JP2005229328A/ja not_active Withdrawn
Cited By (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2010226681A (ja) * | 2009-03-25 | 2010-10-07 | Fujitsu Semiconductor Ltd | オフセット校正回路、オフセット校正方法およびシステム |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US10797687B2 (en) | Signal duty cycle adaptive-adjustment circuit and method for receiving terminal | |
EP2309692B1 (en) | Fast and accurate frame synchronization in FSK based receivers | |
US7920664B2 (en) | Clock synchronization circuit | |
US20110206160A1 (en) | Receiving data compensation method to improve data receiving rate and receiving modem circuit thereof | |
EP2309690B1 (en) | Fsk receiver | |
WO2010013512A1 (ja) | クロック再生回路およびそれを用いた受信機 | |
US8125258B2 (en) | Phase synchronization device and phase synchronization method | |
JP2014027530A (ja) | 無線通信装置および受信信号の処理方法 | |
US7894561B1 (en) | Method and system for providing dynamic DC offset correction | |
JP5326759B2 (ja) | Fsk受信装置、fsk受信方法、及びプログラム | |
US8472561B2 (en) | Receiver circuit | |
JP2008193576A (ja) | 無線タグリーダ | |
JP2005229328A (ja) | Ad変換器のdcオフセット校正方法及び回路 | |
JP4192110B2 (ja) | A/d変換器のdcオフセット校正方法及び回路 | |
JP4520387B2 (ja) | 直交誤差自動補償回路 | |
JP4641927B2 (ja) | Fsk復調回路 | |
JP4528148B2 (ja) | A/d変換器のdcオフセット校正回路 | |
JP6622011B2 (ja) | クロックアンドデータリカバリ回路およびその信号処理方法 | |
JP3819469B2 (ja) | 周波数補償機能を備えた無線通信装置 | |
JP4722673B2 (ja) | Fsk復調回路 | |
US8330535B2 (en) | Equalizer and method of equalizing signals | |
CN108965177B (zh) | 信号同相正交分量交换检测方法与接收端装置 | |
JP3329491B2 (ja) | Psk復調回路およびその復調方法 | |
JP5257190B2 (ja) | オフセット校正回路、オフセット校正方法およびシステム | |
JPH1041993A (ja) | ゼロクロス二値化回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A300 | Withdrawal of application because of no request for examination |
Free format text: JAPANESE INTERMEDIATE CODE: A300 Effective date: 20070501 |