JP4722673B2

JP4722673B2 - Ｆｓｋ復調回路

Info

Publication number: JP4722673B2
Application number: JP2005321646A
Authority: JP
Inventors: 茂小野
Original assignee: New Japan Radio Co Ltd
Current assignee: New Japan Radio Co Ltd
Priority date: 2005-11-05
Filing date: 2005-11-05
Publication date: 2011-07-13
Anticipated expiration: 2025-11-05
Also published as: JP2007129595A

Description

本発明は、無線通信においてＦＳＫ（周波数シフトキーイング）復調を行うＦＳＫ復調回路に関する。

従来、ＦＳＫ変調された信号の復調には、アナログＦＭ（周波数変調）信号とみなしてＦＭ検波器を用いた復調回路が多用されており、一般的に使用されているＦＭ検波器として、特許文献１、非特許文献１、及び非特許文献２に示されるようなものがある。

図８は、特許文献１に示されるＦＭ検波器を用いる従来のＦＳＫ復調回路の構成図である。図８におけるＦＳＫ復調回路は、入力端子１１、ＦＭ検波器１２、判定回路８１、出力端子１６より構成され、更に、ＦＭ検波器１２は、位相シフト回路１２１、乗算回路１２２、低域通過フィルタ（ＬＰＦ）１２３より構成される。

図８において、一般に、入力端子１１には、図８には示されていないミキサ回路により中間周波数（ＩＦ）帯にダウン変換されたＦＳＫ変調信号が入力される。このＦＳＫ変調信号は、ＦＭ検波器１２により、周波数に応じた振幅を有する信号として検波され、判定回路８１において信号振幅を閾値判定することで、出力データが出力端子１６に出力される。

図９は、非特許文献１に示されるＦＭ検波器を用いた従来のＦＳＫ復調回路の構成図である。図９におけるＦＳＫ復調回路は、入力端子３１,３２、ＦＭ検波器３３、判定回路８１、出力端子１６より構成され、更に、ＦＭ検波器３３は、位相シフト回路３３１，３３２、乗算回路３３３，３３４、減算回路３３５、ＬＰＦ３３６より構成される。

受信されたＦＳＫ変調信号は、まず、図９には示されていない直交ミキサを用いて同相及び直交位相のＩＦ帯信号に変換され、同相及び直交位相信号が、それぞれ入力端子３１，３２に入力される。ＦＭ検波器３３は、これらの信号から、元のＦＳＫ信号の周波数に応じた振幅を有する信号を検波し、判定回路８１において信号振幅を閾値判定することで、出力データが出力端子１６に出力される。なお、図９では、位相シフト回路３３１，３３２を用いて構成しているが、非特許文献１に示されるように、これらを微分回路としても同様の検波信号を得ることができる。

図１０は、非特許文献２に示されるＦＭ検波器を用いた従来のＦＳＫ復調回路の構成図である。図１０におけるＦＳＫ復調回路は、入力端子３１，３２、リミッタ・サンプリング回路７１，７２、ＬＰＦ７３，７４、ＦＭ検波器７５、判定回路１０１、出力端子１６より構成され、更に、ＦＭ検波器７５は、遅延回路７５１，７５２、乗算回路７５３，７５４、減算回路７５５、ＬＰＦ７５６より構成される。

受信されたＦＳＫ変調信号は、図９の場合と同様、図１０には示されていない直交ミキサを用いて同相及び直交位相のＩＦ帯信号に変換され、同相及び直交位相信号が、それぞれ入力端子３１,３２に入力される。これらの信号は、それぞれリミッタ・サンプリング回路７１，７２により振幅情報を持たない離散信号に変換される。リミッタ・サンプリング回路７１，７２の出力信号の振幅は±「定数」と考えられるため、これらはディジタル信号と見なせる。ＬＰＦ７３，７４は、リミッタを用いたことによる高調波を除去し、基本波成分のみを通過させるディジタルフィルタである。ＦＭ検波器７５は、図９のＦＭ検波器３３のディジタル回路版であり、これらの信号から、元のＦＳＫ信号の周波数に応じた振幅を有する信号を検波し、判定回路１０１において信号振幅を閾値判定することで、出力データが出力端子１６に出力される。
特開２００１−２８４９６７号公報 P.Choi, et a1.,"An Experimental Coin-Sized Radio for Extremely Low-Power WPAN(IEEE 802.15.4) Application at 2.4GHz",IEEE Journa1 of Solid-State Circuits,Vo1.38,No.12,pp.2258-2268,December 2003 J.P.F.Glas,"A Differential FM Detector for Low-IF Radios",Proceedings of the Vehicular Techno1ogy Conference,pp.658-662,1999

図１１は、従来のＦＳＫ復調回路における判定回路８１または１０１の動作の説明図であり、横軸は時間を示している。（ａ）はノイズがない場合のＦＭ検波器１２、３３、または７５の出力例を示し、（ｂ）は大きなノイズがある場合のＦＭ検波器１２、３３、または７５の出力例を示す。（ａ）及び（ｂ）の縦軸は信号振幅を示している。また、（ｃ）は判定回路８１または１０１での信号振幅の閾値判定タイミングの一例を示しており、矢印の時点でデータの閾値０による判定が行われる。図１１の例の場合、ノイズがない（ａ）においては正しくデータの判定ができるが、大きなノイズがある（ｂ）のような場合にはデータを閾値判定するための余裕が小さくなり、図１１の例では、時刻ｔ３で判定誤りを起こしている。従って、従来のＦＳＫ復調回路においては、大きなノイズがある場合に、データの誤りを生じる可能性があり、通信性能が劣化するという問題があった。

本発明は以上のような点に鑑みてなされたものであり、その目的は、大きなノイズがある場合にもデータの判定誤りを起こし難く、通信性能の劣化を招き難いＦＳＫ復調回路を提供することである。

上記課題を解決するために、請求項１にかかる発明のＦＳＫ復調回路は、ＦＳＫ変調信号を入力して該ＦＳＫ変調信号の周波数に応じた振幅を有するＦＭ検波信号を出力するＦＭ検波器と、該ＦＭ検波器から出力する検波信号からデータ境界を検出する同期回路と、該同期回路で検出したデータ境界に基づき前記ＦＭ検波器から出力する検波信号を前後のデータ境界の間毎に新たに積分する積分回路と、前記データ境界のタイミングで前記積分回路から出力する積分信号を閾値と比較してデータの判定を行う判定回路とを有し、前記ＦＭ検波器と前記同期回路および前記積分回路との間に、前記ＦＭ検波信号をディジタル信号に変換するディジタル化手段を設け、前記同期回路、前記積分回路および前記判定回路をディジタル回路で構成し、且つ、前記積分回路を、ディジタル加算回路又はアップダウンカウンタで構成したことを特徴とする。
請求項２にかかる発明のＦＳＫ復調回路は、ＦＳＫ変調信号を入力して該ＦＳＫ変調信号の周波数に応じた振幅を有するＦＭ検波信号を出力するＦＭ検波器と、該ＦＭ検波器から出力する検波信号からデータ境界を検出する同期回路と、該同期回路で検出したデータ境界に基づき前記ＦＭ検波器から出力する検波信号を前後のデータ境界の間毎に新たに積分する積分回路と、前記データ境界のタイミングで前記積分回路から出力する積分信号を閾値と比較してデータの判定を行う判定回路とを有し、前記ＦＭ検波器の前段に、前記ＦＳＫ変調信号をディジタル信号に変換するディジタル化手段を設け、前記ＦＭ検波器、前記同期回路、前記積分回路および前記判定回路をディジタル回路で構成し、且つ、前記積分回路を、ディジタル加算回路又はアップダウンカウンタで構成したことを特徴とする。

本発明によれば、ＦＭ検波信号を前後のデータ境界の間毎に新たに積分し、データ境界のタイミングで閾値判定をするので、この積分によってノイズの影響を緩和することができ、大きなノイズがある場合にもデータの判定誤りを起こし難く、通信性能の劣化を招き難いＦＳＫ復調回路を実現できる。また、ＦＭ検波器と同期回路および積分回路との間にディジタル化手段を設けることにより、それ以降をディジタル回路で構成でき、回路の小型化が期待できる。また、ＦＭ検波器の前段にディジタル化手段を設けることにより、全部をディジタル化でき、更なる回路の小型化が期待できる。更に、これらのディジタル化手段を設ける場合には、積分回路をディジタル加算回路又はアップダウンカウンタに置き換えることで更に回路の簡素化が期待できる。

[第１の実施例]
図１は、本発明の第１の実施例のＦＳＫ復調回路の構成を示すブロック図である。図１におけるＦＳＫ復調回路は、入力端子１１、ＦＭ検波器１２、同期回路１３、積分回路１４、判定回路１５、出力端子１６より構成され、更に、ＦＭ検波器１２は、位相シフト回路１２１、乗算回路１２２、ＬＰＦ１２３より構成される。

図１において、一般に、入力端子１１には、図１には示されていないミキサ回路によりＩＦ帯にダウン変換されたＦＳＫ変調信号が入力される。このＦＳＫ変調信号は、ＦＭ検波器１２により、周波数に応じた振幅を有する信号として検波される。

図２は、本発明の第１の実施例のＦＳＫ復調回路におけるＦＭ検波器１２以降の動作を説明するための図であり、横軸は時間を示している。以下に、この図を用いて、本実施例のＦＳＫ回路におけるＦＭ検波器１２以降の動作を説明する。

図２において、（ａ）は大きなノイズがある場合のＦＭ検波器１２の出力例を示し、縦軸は振幅を表している。同期回路１３は、例えば入力データのビットレートなどを考慮し信号の極性が周期的に大きく変化する位置を検出するなどの方法を用いて、ＦＭ検波器１２の出力からデータの境界を検出する。図２における（ｃ）の矢印は、このデータの境界を表している。

積分回路１４は、同期回路１３からの情報に基づき、データ境界から次の境界までの間、信号振幅を積分する、つまり、前後のデータ境界の間毎に新たに積分する。図２における（ｂ）は積分回路１４の出力例を示し、縦軸は振幅を表している。判定回路１５は、データ境界時点までの積分結果に基づきデータ境界のタイミングで閾値判定をすることで出力データを生成し、出力端子１６へ出力する。図２から分かる通り、図１の構成のＦＳＫ復調回路では、大きなノイズがある場合にも正しいデータ判定が行われる。

[第２の実施例]
図３は、本発明の第２の実施例のＦＳＫ復調回路の構成を示すブロック図である。図３におけるＦＳＫ復調回路は、入力端子３１，３２、ＦＭ検波器３３、同期回路１３、積分回路１４、判定回路１５、出力端子１６より構成され、更に、ＦＭ検波器３３は、位相シフト回路３３１，３３２、乗算回路３３３，３３４、減算回路３３５、ＬＰＦ３３６より構成される。

受信されたＦＳＫ変調信号は、まず、図３には示されていない直交ミキサを用いて同相及び直交位相のＩＦ帯信号に変換され、同相及び直交位相信号が、それぞれ入力端子３１，３２に入力される。ＦＭ検波器３３は、これらの信号から、元のＦＳＫ変調信号の周波数に応じた振幅を有する信号を検波する。同期回路１３は、例えば入力データのビットレートなどを考慮し信号の極性が周期的に大きく変化する位置を検出するなどの方法を用いて、ＦＭ検波器３３の出力からデータの境界を検出する。また、積分回路１４は、同期回路１３からの情報に基づき、データ境界から次の境界までの間、信号振幅を積分する、つまり、前後のデータ境界の間毎に新たに積分する。そして、判定回路１５は、データ境界時点までの積分結果に基づきデータ境界のタイミングで閾値判定をすることで出力データを生成し、出力端子１６へ出力する。

図３のＦＳＫ復調回路は、図１のＦＳＫ復調回路におけるＦＭ検波器１２を直交信号を用いるＦＭ検波器３３に変えたものであり、ＦＭ検波器３３以降の処理は図１と同じである。このため、図１の場合と同様に、大きなノイズがある場合にも正しいデータ判定を行うことができる。

[第３の実施例]
図４は、本発明の第３の実施例のＦＳＫ復調回路の構成を示すブロック図である。図４におけるＦＳＫ復調回路は、入力端子１１、ＦＭ検波器１２、サンプリング・極性判定回路４１、同期回路４２、積分回路４３、判定回路４４、出力端子１６より構成され、ＦＭ検波器１２は図１におけるものと同じである。

図４において、一般に、入力端子１１には、図４には示されていないミキサ回路によりＩＦ帯にダウン変換されたＦＳＫ変調信号が入力される。このＦＳＫ変調信号は、ＦＭ検波器１２により、周波数に応じた振幅を有する信号として検波される。

図５は、本発明の第３の実施例のＦＳＫ復調回路におけるＦＭ検波器１２以降の動作を説明するための図であり、横軸は時間を示している。以下に、この図を用いて、図４のＦＳＫ復調回路におけるＦＭ検波器１２以降の動作を説明する。

図５において、（ａ）は大きなノイズがある場合のＦＭ検波器１２の出力例を示し、縦軸は振幅を表している。サンプリング・極性判定回路４１は、ＦＭ検波器１２の出力をサンプリングかつ極性に応じた２値信号を出力することでディジタル信号に変換する。図５における（ｂ）は、サンプリング・極性判定回路４１の出力例を示し、縦軸は振幅を表しており、また、データ速度の５倍の速度でサンプリングする場合の例を示している。同期回路４２は、例えば入力データのビットレートなどを考慮し信号の極性が周期的に大きく変化する位置を検出するなどの方法を用いて、サンプリング・極性判定回路４１のディジタル出力からデータの境界を検出する。図５における（ｄ）の矢印は、このデータの境界を表している。積分回路４３は、同期回路４２からの情報に基づき、データ境界から次の境界までの間、ディジタル信号振幅を積分する、つまり、前後のデータ境界の間毎に新たに積分する。積分回路４３が扱う信号はディジタル信号であるため、この場合、積分は加算回路で実現できる。また、サンプリング・極性判定回路４１のディジタル出力振幅は±１のいずれかとなることを考慮すると、この積分はアップダウンカウンタ動作で実現することも可能であり、回路の小型化が期待できる。図５における（ｃ）は積分回路４３の出力例を示し、縦軸は振幅を表している。判定回路４４は、データ境界時点までの積分結果に基づきデータ境界のタイミングで閾値判定をすることで出力データを生成し、出力端子１６へ出力する。図５から分かる通り、図４の構成のＦＳＫ復調回路では、大きなノイズがある場合にも正しいデータ判定が行われる。

なお、図４では、ＦＭ検波器１２の出力をディジタル信号に変換するためにサンプリング・極性判定回路４１を用いたが、より一般的なアナログ／ディジタル（Ａ／Ｄ）変換回路を用いることもできる。

[第４の実施例]
図６は、本発明の第４の実施例のＦＳＫ復調回路の構成を示すブロック図である。図６におけるＦＳＫ復調回路は、入力端子３１，３２、ＦＭ検波器３３、サンプリング・極性判定回路４１、同期回路４２、積分回路４３、判定回路４４、出力端子１６より構成され、ＦＭ検波器３３は図３におけるものと同じである。

受信されたＦＳＫ変調信号は、まず、図６には示されていない直交ミキサを用いて同相及び直交位相のＩＦ帯信号に変換され、同相及び直交位相信号が、それぞれ入力端子３１，３２に入力される。ＦＭ検波器３３は、これらの信号から、元のＦＳＫ信号の周波数に応じた振幅を有する信号を検波し、更に、サンプリング・極性判定回路４１は、ＦＭ検波器１２の出力をディジタル信号に変換する。同期回路４２は、例えば信号の極性が周期的に大きく変化する位置を検出するなどの方法を用いて、サンプリング・極性判定回路４１のディジタル出力からデータの境界を検出する。また、積分回路４３は、同期回路４２からの情報に基づき、データ境界から次の境界までの間、ディジタル信号振幅を積分する。そして、判定回路４４は、データ境界時点までの積分結果に基づき閾値判定をすることで出力データを生成し、出力端子１６へ出力する。

図６のＦＳＫ復調回路は、図４のＦＳＫ復調回路におけるＦＭ検波器１２を直交信号を用いるＦＭ検波器３３に変えたものであり、ＦＭ検波器３３以降の処理は図４と同じである。このため、図４の場合と同様に、大きなノイズがある場合にも正しいデータ判定を行うことができる。

[第５の実施例]
図７は、本発明の第５の実施例のＦＳＫ復調回路の構成を示すブロック図である。図７におけるＦＳＫ復調回路は、入力端子３１，３２、リミッタ・サンプリング回路７１，７２、ＬＰＦ７３，７４、ＦＭ検波器７５、同期回路７６、積分回路７７、判定回路７８、出力端子１６より構成され、更に、ＦＭ検波器７５は、遅延回路７５１，７５２、乗算回路７５３，７５４、減算回路７５５、ＬＰＦ７５６より構成される。

受信されたＦＳＫ変調信号は、図６の場合と同様、図７には示されていない直交ミキサを用いて同相及び直交位相のＩＦ帯信号に変換され、同相及び直交位相信号が、それぞれ入力端子３１，３２に入力される。これらの信号は、それぞれリミッタ・サンプリング回路７１，７２によりディジタル信号に変換される。ＬＰＦ７３，７４は、リミッタを用いたことによる高調波を除去し、基本波成分のみを通過されるディジタルフィルタである。ＦＭ検波器７５は、図６のＦＭ検波器３３のディジタル回路版であり、これらの信号から、元のＦＳＫ信号の周波数に応じた振幅を有する信号を検波する。同期回路７６は、例えば入力データのビットレートなどを考慮し信号の極性が周期的に大きく変化する位置を検出するなどの方法を用いて、ＦＭ検波器７５の出力からデータの境界を検出する。また、積分回路７７は、同期回路７６からの情報に基づき、データ境界から次の境界までの間、ディジタル信号振幅を積分する、つまり、前後のデータ境界の間毎に新たに積分する。そして、判定回路７８は、データ境界時点までの積分結果に基づきデータ境界のタイミングで閾値判定をすることで出力データを生成し、出力端子１６へ出力する。

図７のＦＳＫ復調回路のＦＭ検波器７５の出力は既にディジタル信号であるため、図６のＦＳＫ復調回路におけるサンプリング・極性判定回路４１のようなディジタル化回路は必要なく、また、その後の処理は図６と同様である。このため、図６の場合と同様に、大きなノイズがある場合にも正しいデータ判定を行うことができる。

なお、図７では、入力端子３１，３２からの信号をリミッタ・サンプリング回路７１，７２を用いてディジタル信号に変換したが、より一般的なアナログ／ディジタル（Ａ／Ｄ）変換回路を用いることもできる。

本発明の第１の実施例のＦＳＫ復調回路の構成を示すブロック図である。図１のＦＳＫ復調回路におけるＦＭ検波器以降の動作を説明するためのタイミングチャートである。本発明の第２の実施例のＦＳＫ復調回路の構成を示すブロック図である。本発明の第３の実施例のＦＳＫ復調回路の構成を示すブロック図である。図４のＦＳＫ復調回路におけるＦＭ検波器以降の動作を説明するためのタイミングチャートである。本発明の第４の実施例のＦＳＫ復調回路の構成を示すブロック図である。本発明の第５の実施例のＦＳＫ復調回路の構成を示すブロック図である。従来のＦＳＫ復調回路の構成を示すブロック図である。別の従来のＦＳＫ復調回路の構成を示すブロック図である。更に別の従来のＦＳＫ復調回路の構成を示すブロック図である。従来のＦＳＫ復調回路における判定回路の動作のタイミングチャートである。

符号の説明

１１：入力端子、１２：ＦＭ検波器、１３：同期回路、１４：積分回路、１５：判定回路、１６：出力端子、３１，３２：入力端子、３３：ＦＭ検波器、４１：サンプリング・極性判定回路、４２：同期回路、４３：積分回路、４４：判定回路、７１，７２：リミッタ・サンプリング回路、７３，７４：ＬＰＦ、７５：ＦＭ検波器、７６：同期回路、７７：積分回路、７８：判定回路、８１：判定回路、１２１：位相シフト回路、１２２：乗算回路、１２３：ＬＰＦ、３３１，３３２：位相シフト回路、３３３，３３４：乗算回路、３３５：減算回路、３３６：ＬＰＦ、７５１，７５２：遅延回路、７５３，７５４：乗算回路、７５５：減算回路、７５６：ＬＰＦ。

Claims

ＦＳＫ変調信号を入力して該ＦＳＫ変調信号の周波数に応じた振幅を有するＦＭ検波信号を出力するＦＭ検波器と、該ＦＭ検波器から出力する検波信号からデータ境界を検出する同期回路と、該同期回路で検出したデータ境界に基づき前記ＦＭ検波器から出力する検波信号を前後のデータ境界の間毎に新たに積分する積分回路と、前記データ境界のタイミングで前記積分回路から出力する積分信号を閾値と比較してデータの判定を行う判定回路とを有し、
前記ＦＭ検波器と前記同期回路および前記積分回路との間に、前記ＦＭ検波信号をディジタル信号に変換するディジタル化手段を設け、前記同期回路、前記積分回路および前記判定回路をディジタル回路で構成し、
且つ、前記積分回路を、ディジタル加算回路又はアップダウンカウンタで構成したことを特徴とするＦＳＫ復調回路。
ＦＳＫ変調信号を入力して該ＦＳＫ変調信号の周波数に応じた振幅を有するＦＭ検波信号を出力するＦＭ検波器と、該ＦＭ検波器から出力する検波信号からデータ境界を検出する同期回路と、該同期回路で検出したデータ境界に基づき前記ＦＭ検波器から出力する検波信号を前後のデータ境界の間毎に新たに積分する積分回路と、前記データ境界のタイミングで前記積分回路から出力する積分信号を閾値と比較してデータの判定を行う判定回路とを有し、
前記ＦＭ検波器の前段に、前記ＦＳＫ変調信号をディジタル信号に変換するディジタル化手段を設け、前記ＦＭ検波器、前記同期回路、前記積分回路および前記判定回路をディジタル回路で構成し、
且つ、前記積分回路を、ディジタル加算回路又はアップダウンカウンタで構成したことを特徴とするＦＳＫ復調回路。