JP2979326B2 - ４位相復調回路 - Google Patents
４位相復調回路Info
- Publication number
- JP2979326B2 JP2979326B2 JP1305095A JP30509589A JP2979326B2 JP 2979326 B2 JP2979326 B2 JP 2979326B2 JP 1305095 A JP1305095 A JP 1305095A JP 30509589 A JP30509589 A JP 30509589A JP 2979326 B2 JP2979326 B2 JP 2979326B2
- Authority
- JP
- Japan
- Prior art keywords
- circuits
- phase difference
- qpsk
- output
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、衛星放送受信機において、音声信号を復調
するための４位相復調回路に関するものである。
するための４位相復調回路に関するものである。
「従来の技術」 一般に、衛星放送受信機は、第11図に示すように、放
送衛星（１）からの電波をパラボラアンテナ（２）で受
信し、BSコンバータ（３）で1GHz帯の中間周波数帯に変
換し、BSチューナ（４）に送られる。このBSチューナ
（４）では、選局回路（５）により希望するチャンネル
を選択し、FM復調回路（６）でFM復調をした後、映像−
音声分離回路（７）で映像信号と音声信号に分離する。
このうち、映像信号は、デエンファシス回路（８）、エ
ネルギー拡散信号除去回路（９）によってもとの映像信
号を再生し、テレビ受像機（10）の映像入力端子（11）
に加える。他方、音声信号は、４位相復調（以下QPSKと
いう）回路（12）、PCM復調回路（13）によって復調
し、デエンファシス回路（14）によってもとの音声信号
に再生する。そして前記テレビ受像機（10）の音声入力
端子（15）に加える。このようにして衛星放送の受信を
可能とする。
送衛星（１）からの電波をパラボラアンテナ（２）で受
信し、BSコンバータ（３）で1GHz帯の中間周波数帯に変
換し、BSチューナ（４）に送られる。このBSチューナ
（４）では、選局回路（５）により希望するチャンネル
を選択し、FM復調回路（６）でFM復調をした後、映像−
音声分離回路（７）で映像信号と音声信号に分離する。
このうち、映像信号は、デエンファシス回路（８）、エ
ネルギー拡散信号除去回路（９）によってもとの映像信
号を再生し、テレビ受像機（10）の映像入力端子（11）
に加える。他方、音声信号は、４位相復調（以下QPSKと
いう）回路（12）、PCM復調回路（13）によって復調
し、デエンファシス回路（14）によってもとの音声信号
に再生する。そして前記テレビ受像機（10）の音声入力
端子（15）に加える。このようにして衛星放送の受信を
可能とする。
以上のような衛星放送受信機において、QPSK回路（1
2）は、第10図のように構成され、音声信号の復調をア
ナログ処理していた。この従来のQPSK回路（12）におい
て、QPSK信号は乗算器（17）（18）、LPF（19）（20）
を通り、２値化器（21）（22）と位相差検出器（23）に
送られる。位相差検出器（23）ではQPSK信号の発生側の
搬送波の位相と、搬送波再生回路としてのVCO（24）か
ら発生する再生搬送波の位相差を比較し、その差が０と
なるようにループフィルタ（35）を介してVCO（24）に
制御信号を加える。このVCO（24）からの発振信号は、
一方の乗算器（17）に−90゜移相器（25）を介して送ら
れ、また他方の乗算器（18）にそのまま送られて入力し
たQPSK信号と乗算されてデータ情報信号が抽出されて２
値化器（21）（22）から出力する。なお、（26）はビッ
トクロック再生回路である。
2）は、第10図のように構成され、音声信号の復調をア
ナログ処理していた。この従来のQPSK回路（12）におい
て、QPSK信号は乗算器（17）（18）、LPF（19）（20）
を通り、２値化器（21）（22）と位相差検出器（23）に
送られる。位相差検出器（23）ではQPSK信号の発生側の
搬送波の位相と、搬送波再生回路としてのVCO（24）か
ら発生する再生搬送波の位相差を比較し、その差が０と
なるようにループフィルタ（35）を介してVCO（24）に
制御信号を加える。このVCO（24）からの発振信号は、
一方の乗算器（17）に−90゜移相器（25）を介して送ら
れ、また他方の乗算器（18）にそのまま送られて入力し
たQPSK信号と乗算されてデータ情報信号が抽出されて２
値化器（21）（22）から出力する。なお、（26）はビッ
トクロック再生回路である。
しかるに、従来のQPSK回路（12）は、すべてアナログ
信号で処理していたので、回路パラメータにばらつきが
あること、動作がやや不安定であること、VCO（24）か
らの出力は、正弦波であるため−90゜移相器（25）での
移相量に誤差が生じることなどの問題があった。
信号で処理していたので、回路パラメータにばらつきが
あること、動作がやや不安定であること、VCO（24）か
らの出力は、正弦波であるため−90゜移相器（25）での
移相量に誤差が生じることなどの問題があった。
そこで、本出願人は、第９図に示すように、QPSKの復
調をディジタルで行うことによって従来の問題点を解決
するような回路を提案した。
調をディジタルで行うことによって従来の問題点を解決
するような回路を提案した。
第10図の回路と異なる点は、QPSK入力端子（16）とデ
ィジタル形乗算器（27）（28）の間に、リミッタ（31）
を挿入し、また、乗算器（27）（28）とLPF（29）（3
0）は、それぞれディジタル形を用いたことである。
ィジタル形乗算器（27）（28）の間に、リミッタ（31）
を挿入し、また、乗算器（27）（28）とLPF（29）（3
0）は、それぞれディジタル形を用いたことである。
このようなディジタル処理を行う構成とすることによ
って、問題点を解決している。
って、問題点を解決している。
しかし、それでも若干の問題がある。すなわち、移相
器（25）、乗算器（27）（28）、LPF（29）（30）の部
分をIC化することの困難さである。
器（25）、乗算器（27）（28）、LPF（29）（30）の部
分をIC化することの困難さである。
本発明は、この部分を簡単な構成でIC化することを目
的とするものである。
的とするものである。
「課題を解決するための手段」 本発明は、QPSK入力端子に入力したQPSK信号をHLのデ
ィジタル信号に変換して出力するリミッタと、このリミ
ッタの出力側に並列接続され、一方に対し他方が90゜の
位相差を有するクロックで前記HL信号をサンプリングす
るQPSK復調用の２つのＤ−FF回路と、前記リミッタの出
力側に並列接続され、一方に対し他方が90゜の位相差を
有するクロックで前記HL信号をサンプリングする位相差
出力用の２つのＤ−FF回路と、これら位相差出力用の２
つのＤ−FF回路の位相差を検出する位相差検出器と、こ
の位相差検出器に基づきQPSK搬送波の８倍の再生搬送波
を出力するVCOと、このVCOの出力をクロックとして作動
し、45゜の位相差を持って順次出力し、前記QPSK復調用
の２つのＤ−FF回路と位相差出力用の２つのＤ−FF回路
とのクロックとする少なくとも７個のＤ−FF回路を縦接
続してなるシフトレジスタとからなることを特徴とする
４位相復調回路である。
ィジタル信号に変換して出力するリミッタと、このリミ
ッタの出力側に並列接続され、一方に対し他方が90゜の
位相差を有するクロックで前記HL信号をサンプリングす
るQPSK復調用の２つのＤ−FF回路と、前記リミッタの出
力側に並列接続され、一方に対し他方が90゜の位相差を
有するクロックで前記HL信号をサンプリングする位相差
出力用の２つのＤ−FF回路と、これら位相差出力用の２
つのＤ−FF回路の位相差を検出する位相差検出器と、こ
の位相差検出器に基づきQPSK搬送波の８倍の再生搬送波
を出力するVCOと、このVCOの出力をクロックとして作動
し、45゜の位相差を持って順次出力し、前記QPSK復調用
の２つのＤ−FF回路と位相差出力用の２つのＤ−FF回路
とのクロックとする少なくとも７個のＤ−FF回路を縦接
続してなるシフトレジスタとからなることを特徴とする
４位相復調回路である。
「作用」 QPSK入力端子に入力したアナログのQPSK信号は、リミ
ッタにてHLのディジタル信号に変換される。このリミッ
タの出力は、QPSK復調用の２つのＤ−FF回路にて、一方
に対し他方が90゜の位相差を有するクロックで前記HL信
号をサンプリングすることによりQPSK波が検波される。
ッタにてHLのディジタル信号に変換される。このリミッ
タの出力は、QPSK復調用の２つのＤ−FF回路にて、一方
に対し他方が90゜の位相差を有するクロックで前記HL信
号をサンプリングすることによりQPSK波が検波される。
また、位相差出力用の２つのＤ−FF回路では、一方に
対し他方が90゜の位相差を有するクロックで前記HL信号
をサンプリングしてそれぞれ位相差出力を得る。これら
位相差出力信号は、位相差検出器にて位相差を検出する
と、この位相差検出器の出力にう基づきVCOからQPSK搬
送波の８倍の再生搬送波を出力する。このVCO出力は、
少なくとも７個のＤ−FF回路を縦接続してなるシフトレ
ジスタにクロックとして加えられ、このシフトレジスタ
から前記QPSK復調用の２つのＤ−FF回路と位相差出力用
の２つのＤ−FF回路とへ、45゜の位相差を持ったクロッ
クとして加えられる。
対し他方が90゜の位相差を有するクロックで前記HL信号
をサンプリングしてそれぞれ位相差出力を得る。これら
位相差出力信号は、位相差検出器にて位相差を検出する
と、この位相差検出器の出力にう基づきVCOからQPSK搬
送波の８倍の再生搬送波を出力する。このVCO出力は、
少なくとも７個のＤ−FF回路を縦接続してなるシフトレ
ジスタにクロックとして加えられ、このシフトレジスタ
から前記QPSK復調用の２つのＤ−FF回路と位相差出力用
の２つのＤ−FF回路とへ、45゜の位相差を持ったクロッ
クとして加えられる。
「実施例」 本発明の一実施例を図面に基き説明する。
まず、QPSK波に対し、その搬送波を矩形に整形したク
ロックパルスでQPSK波をサンプリングすることを考え
る。
ロックパルスでQPSK波をサンプリングすることを考え
る。
第２図に示すように、（ａ）のようなQPSK波を（ｂ）
のように整形して、TTLなどの論理回路で処理できる形
態とする。つぎに、後述するQPSK回路（12）で（ｃ）の
ような再生搬送波を作り、それも（ｄ）のように整形し
てTTLなどの論理回路で処理できるようにする。
のように整形して、TTLなどの論理回路で処理できる形
態とする。つぎに、後述するQPSK回路（12）で（ｃ）の
ような再生搬送波を作り、それも（ｄ）のように整形し
てTTLなどの論理回路で処理できるようにする。
この（ｄ）のような再生搬送波をＤ−FF回路（38a）
〜（38h）のクロックパルスとし、また、（ｂ）のよう
なQPSK入力信号をＤ−FF回路（36a）（36b），（37a）
（37b）の入力パルスとする。さらに詳しくは、今、整
形前（ａ）のQPSK波の搬送波角周波数をωｃとすると、
整形後（ｂ）のQPSK波Qr（ｔ）は次式のようになる。
〜（38h）のクロックパルスとし、また、（ｂ）のよう
なQPSK入力信号をＤ−FF回路（36a）（36b），（37a）
（37b）の入力パルスとする。さらに詳しくは、今、整
形前（ａ）のQPSK波の搬送波角周波数をωｃとすると、
整形後（ｂ）のQPSK波Qr（ｔ）は次式のようになる。
Qr（ｔ）＝rect｛cos（ωct＋φ）｝ ここで、rect（＊）＝5V（＊≧０）、0V（＊＜０） φは、QPSK波がデータ伝送のため変化する位相を表わ
しており、QPSK波の場合、つぎのようになる。
しており、QPSK波の場合、つぎのようになる。
φ＝π/4、３π/4、５π/4、７π/4 これを位相平面で表わすと第３図のようになる。
つぎにQPSK回路（12）の再生搬送時Cr（ｔ）は、次式
のようになる。
のようになる。
Cr（ｔ）＝rect（cos ωct） そして、Ｄ−FF回路（38a）〜（38h）のクロック端子
（CK）に再生搬送波Cr（ｔ）を入力する。Ｄ−FF回路
（36a）（36b），（37a）（37b）の入力端子（Ｄ）に、
前記QPSK波Qr（ｔ）を入力すると、Ｄ−FF回路（36a）
の出力（Ｑ）は、φの値により第４図のように変化す
る。すなわち、φが０からπまでは出力が5V（ハイレベ
ル）となり、π〜２πまでは出力が0V（ローレベル）と
なる。
（CK）に再生搬送波Cr（ｔ）を入力する。Ｄ−FF回路
（36a）（36b），（37a）（37b）の入力端子（Ｄ）に、
前記QPSK波Qr（ｔ）を入力すると、Ｄ−FF回路（36a）
の出力（Ｑ）は、φの値により第４図のように変化す
る。すなわち、φが０からπまでは出力が5V（ハイレベ
ル）となり、π〜２πまでは出力が0V（ローレベル）と
なる。
同様にCr（ｔ）と直交する−90゜移相した再生搬送波
Cs（ｔ）は、次式のようになる。
Cs（ｔ）は、次式のようになる。
Cr（ｓ）＝rect（sin ωct） この再生搬送波Cs（ｔ）をＤ−FF回路（36b）のクロ
ックとして入力し、QPSK波Qr（ｔ）をサンプリングする
と、Ｄ−FF回路（36b）の出力は、位相平面で第５図の
ようになる。
ックとして入力し、QPSK波Qr（ｔ）をサンプリングする
と、Ｄ−FF回路（36b）の出力は、位相平面で第５図の
ようになる。
以上の第４図の出力と第５図の出力の２つの結果を重
ね合せると、第６図のようになり、 φが０からπ/2、π/2からπ、πから３π/2、３π/2
から２π毎に出力が変る。したがって、 Cr Cs φ＝ π/4 Ｈ（5V） Ｈ（5V） ３π/4 Ｈ（5V） Ｌ（0V） ５π/4 Ｌ（0V） Ｌ（0V） ７π/4 Ｌ（0V） Ｈ（5V） となり、QPSK波が復調される。
ね合せると、第６図のようになり、 φが０からπ/2、π/2からπ、πから３π/2、３π/2
から２π毎に出力が変る。したがって、 Cr Cs φ＝ π/4 Ｈ（5V） Ｈ（5V） ３π/4 Ｈ（5V） Ｌ（0V） ５π/4 Ｌ（0V） Ｌ（0V） ７π/4 Ｌ（0V） Ｈ（5V） となり、QPSK波が復調される。
つぎに再生搬送波Cr（ｔ）とCs（ｔ）を得る方法につ
いて述べる。
いて述べる。
Cr（ｔ）,Cs（ｔ）に対し、それぞれπ/4だけずれた
位相の波形を得て、第７図に示すＤ−FF回路でQPSK波を
サンプリングすると第８図のような出力を得る。この第
８図を見ると、π/4、３π/4、５π/4、７π/4の位置で
位相が変化している。よって、再生搬送波とπ/4ずれた
位置にQPSK波の位相があるかどうかがわかる。これによ
り、QPSK波の搬送波の位相と再生搬送波の位相の位相誤
差の量は不明であるが、少なくとも位相が進んでいる
か、遅れているかがわかる。このπ/4ずれた搬送波は、
再生搬送波の基準発振回路（VCO）に８倍の周波数を発
振させ、それを分周することにより、それぞれ必要な位
相の搬送波を得ることができる。
位相の波形を得て、第７図に示すＤ−FF回路でQPSK波を
サンプリングすると第８図のような出力を得る。この第
８図を見ると、π/4、３π/4、５π/4、７π/4の位置で
位相が変化している。よって、再生搬送波とπ/4ずれた
位置にQPSK波の位相があるかどうかがわかる。これによ
り、QPSK波の搬送波の位相と再生搬送波の位相の位相誤
差の量は不明であるが、少なくとも位相が進んでいる
か、遅れているかがわかる。このπ/4ずれた搬送波は、
再生搬送波の基準発振回路（VCO）に８倍の周波数を発
振させ、それを分周することにより、それぞれ必要な位
相の搬送波を得ることができる。
以上のような動作をせしめるための具体的回路が第１
図に示されている。この第１図において、第９図と異な
るところは、−90゜移相器（25）、乗算器（27）（2
8）、LPF（29）（30）が、12個のＤ−FF回路と１個のア
ンド回路とで構成され、また、VCO（24）は、再生搬送
波の８倍の周波数の信号を出力することである。このう
ち、２個のＤ−FF回路（36a）（36b）によって従来の乗
算器と同様のデータ情報抜き取り機能を持たせ、２個の
Ｄ−FF回路（37a）（37b）によって従来のLPFと同様の
再生搬送波信号検出機能を持たせ、８個（少なくとも７
個）のＤ−FF回路（38a）〜（38h）からなるシフトレジ
スタとアンド回路（39）によって−90゜移相器の機能を
持たせている。その他は第２図と同様で、（31）はリミ
ッタ、（23）は位相差検出器、（35）はループフィルタ
である。
図に示されている。この第１図において、第９図と異な
るところは、−90゜移相器（25）、乗算器（27）（2
8）、LPF（29）（30）が、12個のＤ−FF回路と１個のア
ンド回路とで構成され、また、VCO（24）は、再生搬送
波の８倍の周波数の信号を出力することである。このう
ち、２個のＤ−FF回路（36a）（36b）によって従来の乗
算器と同様のデータ情報抜き取り機能を持たせ、２個の
Ｄ−FF回路（37a）（37b）によって従来のLPFと同様の
再生搬送波信号検出機能を持たせ、８個（少なくとも７
個）のＤ−FF回路（38a）〜（38h）からなるシフトレジ
スタとアンド回路（39）によって−90゜移相器の機能を
持たせている。その他は第２図と同様で、（31）はリミ
ッタ、（23）は位相差検出器、（35）はループフィルタ
である。
以上のような構成において、QPSK入力端子（16）に入
力した第２図（ａ）に示すようなQPSK信号は、リミッタ
（31）により大振幅の信号から保護するためにその大振
幅部分を除去し、かつ、（ｂ）に示すようなレベル変換
されたバイナリー１ビットの矩形波信号が得られ、ディ
ジタル乗算器とディジタルLPFを構成する４つのＤ−FF
回路（36a）（36b），（37a）（37b）に入力する。
力した第２図（ａ）に示すようなQPSK信号は、リミッタ
（31）により大振幅の信号から保護するためにその大振
幅部分を除去し、かつ、（ｂ）に示すようなレベル変換
されたバイナリー１ビットの矩形波信号が得られ、ディ
ジタル乗算器とディジタルLPFを構成する４つのＤ−FF
回路（36a）（36b），（37a）（37b）に入力する。
一方のQPSK復調用の２つのＤ−FF回路（36a）（36b）
の出力（5V又は0V）は、２値化器（21）（22）へ送ら
れ、１又は０の２値信号として出力する。
の出力（5V又は0V）は、２値化器（21）（22）へ送ら
れ、１又は０の２値信号として出力する。
他方の位相差出力用の２つのＤ−FF回路（37a）（37
b）の出力は、位相差検出器（23）に送られる。Ｄ−FF
回路（37a）（37b）では、VCO（24）により発生する再
生搬送波の８倍の周波数に基づき、Ｄ−FF回路（38b）
と（38d）の90゜位相差のあるクロックでQPSK信号がサ
ンプリングされ、位相差検出器（23）にて90゜の位相差
を検出する。この位相差検出器（23）の出力は、ループ
フィルタ（35）を介してVCO（24）へ送られ、VCO（24）
からは、搬送波の８倍の周波数の信号が出力し、８個の
Ｄ−FF回路（38a）〜（38h）からなるシフトレジスタの
クロック端子に入力し、各Ｄ−FF回路（38a）〜（38h）
からは、順次45゜ずつ位相のずれた信号となって出力す
る。そして、一方のQPSK復調用の２つのＤ−FF回路（36
a）（36b）には、Ｄ−FF回路（38a）とＤ−FF回路（38
c）から45゜と135゜の位相がクロックとして送られ、他
方の位相差出力用の２つのＤ−FF回路（37a）（37b）に
は、Ｄ−FF回路（38b）とＤ−FF回路（38d）から90゜と
180゜の位相の信号がクロックとして送られる。
b）の出力は、位相差検出器（23）に送られる。Ｄ−FF
回路（37a）（37b）では、VCO（24）により発生する再
生搬送波の８倍の周波数に基づき、Ｄ−FF回路（38b）
と（38d）の90゜位相差のあるクロックでQPSK信号がサ
ンプリングされ、位相差検出器（23）にて90゜の位相差
を検出する。この位相差検出器（23）の出力は、ループ
フィルタ（35）を介してVCO（24）へ送られ、VCO（24）
からは、搬送波の８倍の周波数の信号が出力し、８個の
Ｄ−FF回路（38a）〜（38h）からなるシフトレジスタの
クロック端子に入力し、各Ｄ−FF回路（38a）〜（38h）
からは、順次45゜ずつ位相のずれた信号となって出力す
る。そして、一方のQPSK復調用の２つのＤ−FF回路（36
a）（36b）には、Ｄ−FF回路（38a）とＤ−FF回路（38
c）から45゜と135゜の位相がクロックとして送られ、他
方の位相差出力用の２つのＤ−FF回路（37a）（37b）に
は、Ｄ−FF回路（38b）とＤ−FF回路（38d）から90゜と
180゜の位相の信号がクロックとして送られる。
「発明の効果」 本発明は上述のように、QPSK信号をHLのディジタル信
号に変換して出力するリミッタと、一方に対し他方が90
゜の位相差を有するクロックでHL信号をサンプリングす
るQPSK復調用の２つのＤ−FF回路と、一方に対し他方が
90゜の位相差を有するクロックでHL信号をサンプリング
する位相差出力用の２つのＤ−FF回路と、位相差出力用
の２つのＤ−FF回路の位相差を検出する位相差検出器
と、QPSK搬送波の８倍の再生搬送波を出力するVCOと、V
COの出力をクロックとして作動し、QPSK復調用の２つの
Ｄ−FF回路と位相差出力用の２つのＤ−FF回路とのクロ
ックとする少なくとも７個のＤ−FF回路を縦接続してな
るシフトレジスタとからなる構成としたので、ディジタ
ル処理により動作が安定し、しかも乗算器、LPF、移相
器の機能を持つ素子を含めてすべてIC化ができるもので
ある。
号に変換して出力するリミッタと、一方に対し他方が90
゜の位相差を有するクロックでHL信号をサンプリングす
るQPSK復調用の２つのＤ−FF回路と、一方に対し他方が
90゜の位相差を有するクロックでHL信号をサンプリング
する位相差出力用の２つのＤ−FF回路と、位相差出力用
の２つのＤ−FF回路の位相差を検出する位相差検出器
と、QPSK搬送波の８倍の再生搬送波を出力するVCOと、V
COの出力をクロックとして作動し、QPSK復調用の２つの
Ｄ−FF回路と位相差出力用の２つのＤ−FF回路とのクロ
ックとする少なくとも７個のＤ−FF回路を縦接続してな
るシフトレジスタとからなる構成としたので、ディジタ
ル処理により動作が安定し、しかも乗算器、LPF、移相
器の機能を持つ素子を含めてすべてIC化ができるもので
ある。
第１図は、本発明による４位相復調回路の一実施例を示
すブロック図、第２図は、波形図、第３図、第４図、第
５図および第６図は、それぞれ動作説明のための直角座
標図、第７図は、乗算器とLPFを構成するＤ−FF回路の
ブロック図、第８図は、動作説明のための直角座標図、
第９図は、ディジタル処理の４位相復調回路のブロック
図、第10図は、従来のアナログ処理の回路のブロック
図、第11図は、一般的な衛星放送受信機のブロック図で
ある。 （１）……放送衛星、（２）……パラボラアンテナ、
（３）……BSコンバータ、（４）……BSチューナ、
（５）……選局回路、（６）……FM復調回路、（７）…
…映像−音声分離回路、（８）……デエンファシス回
路、（９）……エネルギー拡散信号除去回路、（10）…
…テレビ受像機、（11）……映像入力端子、（12）……
４位相復調回路、（13）……、（14）……デエンファシ
ス回路、（15）……音声入力端子（15）、（16）……、
（17）（18）……乗算器、（19）（20）……LPF、（2
1）（22）……２値化器、（23）……位相差検出器、（2
4）……VCO、（25）……−90゜移相器、（26）……ビッ
トクロック再生回路、（27）（28）……乗算器、（29）
（30）……LPF、（31）……リミッタ、（32）……D/A変
換器、（33）（34）……出力端子、（35）……ループフ
ィルタ。
すブロック図、第２図は、波形図、第３図、第４図、第
５図および第６図は、それぞれ動作説明のための直角座
標図、第７図は、乗算器とLPFを構成するＤ−FF回路の
ブロック図、第８図は、動作説明のための直角座標図、
第９図は、ディジタル処理の４位相復調回路のブロック
図、第10図は、従来のアナログ処理の回路のブロック
図、第11図は、一般的な衛星放送受信機のブロック図で
ある。 （１）……放送衛星、（２）……パラボラアンテナ、
（３）……BSコンバータ、（４）……BSチューナ、
（５）……選局回路、（６）……FM復調回路、（７）…
…映像−音声分離回路、（８）……デエンファシス回
路、（９）……エネルギー拡散信号除去回路、（10）…
…テレビ受像機、（11）……映像入力端子、（12）……
４位相復調回路、（13）……、（14）……デエンファシ
ス回路、（15）……音声入力端子（15）、（16）……、
（17）（18）……乗算器、（19）（20）……LPF、（2
1）（22）……２値化器、（23）……位相差検出器、（2
4）……VCO、（25）……−90゜移相器、（26）……ビッ
トクロック再生回路、（27）（28）……乗算器、（29）
（30）……LPF、（31）……リミッタ、（32）……D/A変
換器、（33）（34）……出力端子、（35）……ループフ
ィルタ。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 昭59−215158（ＪＰ，Ａ) 特開 昭58−166857（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/00 - 27/38
Claims (2)
- 【請求項１】QPSK入力端子に入力したQPSK信号をHLのデ
ィジタル信号に変換して出力するリミッタと、このリミ
ッタの出力側に並列接続され、一方に対し他方が90゜の
位相差を有するクロックで前記HL信号をサンプリングす
るQPSK復調用の２つのＤ−FF回路と、前記リミッタの出
力側に並列接続され、一方に対し他方が90゜の位相差を
有するクロックで前記HL信号をサンプリングする位相差
出力用の２つのＤ−FF回路と、これら位相差出力用の２
つのＤ−FF回路の位相差を検出する位相差検出器と、こ
の位相差検出器に基づきQPSK搬送波の８倍の再生搬送波
を出力するVCOと、このVCOの出力をクロックとして作動
し、45゜の位相差を持って順次出力し、前記QPSK復調用
の２つのＤ−FF回路と位相差出力用の２つのＤ−FF回路
とのクロックとする少なくとも７個のＤ−FF回路を縦接
続してなるシフトレジスタとからなることを特徴とする
４位相復調回路。 - 【請求項２】シフトレジスタを構成する少なくとも７個
のＤ−FF回路のうち、第１番目と第３番目のＤ−FF回路
の出力をそれぞれQPSK復調用の２つのＤ−FF回路のクロ
ック端子に接続し、第２番目と第４番目のＤ−FF回路の
出力をそれぞれ位相差出力用の２つのＤ−FF回路のクロ
ック端子に接続してなる請求項（１）記載の４位相復調
回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305095A JP2979326B2 (ja) | 1989-11-24 | 1989-11-24 | ４位相復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305095A JP2979326B2 (ja) | 1989-11-24 | 1989-11-24 | ４位相復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165151A JPH03165151A (ja) | 1991-07-17 |
| JP2979326B2 true JP2979326B2 (ja) | 1999-11-15 |
Family
ID=17941044
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1305095A Expired - Lifetime JP2979326B2 (ja) | 1989-11-24 | 1989-11-24 | ４位相復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2979326B2 (ja) |
-
1989
- 1989-11-24 JP JP1305095A patent/JP2979326B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03165151A (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US5172070A (en) | Apparatus for digitally demodulating a narrow band modulated signal | |
| JP3647894B2 (ja) | アナログオーバーサンプリングを用いて信号帯域幅を増大する中間周波数ｆｍ受信機 | |
| KR100406224B1 (ko) | 주파수변조신호복조회로및이를채용한통신단말장비 | |
| TW435030B (en) | Digital broadcast demodulator | |
| EP0484914B1 (en) | Demodulator and method for demodulating digital signals modulated by a minimum shift keying | |
| US5373533A (en) | FSK signal receiving device | |
| JP2979326B2 (ja) | ４位相復調回路 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| US7457375B2 (en) | Timing extractor, timing extraction method, and demodulator having the timing extractor | |
| JP2932291B2 (ja) | ４位相復調回路 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP2932289B2 (ja) | ４位相復調回路 | |
| JP2932290B2 (ja) | ４位相復調回路 | |
| JP2993645B2 (ja) | ４位相復調回路 | |
| US6985541B1 (en) | FM demodulator for a low IF receiver | |
| JP2893496B2 (ja) | データ伝送回路 | |
| JP2932288B2 (ja) | ４位相復調回路 | |
| KR950003667B1 (ko) | 비.에프.에스.케이(BFSK) 복조방식을 이용한 엠.에스.케이(MSK;minimum shift keying)의 변복조 장치 | |
| JP2696948B2 (ja) | 搬送波再生回路 | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| JPH066397A (ja) | 遅延検波器 | |
| KR100937406B1 (ko) | 반송파 복구를 위한 간략화된 위상 오차 검출기 | |
| JPH07255016A (ja) | アナログ・デジタル放送共用受信装置 | |
| JPH0563745A (ja) | クロツク抽出回路 | |
| JPH02117247A (ja) | 位相変調波のディジタル復調回路 |