JP2893496B2 - データ伝送回路 - Google Patents
データ伝送回路Info
- Publication number
- JP2893496B2 JP2893496B2 JP4086224A JP8622492A JP2893496B2 JP 2893496 B2 JP2893496 B2 JP 2893496B2 JP 4086224 A JP4086224 A JP 4086224A JP 8622492 A JP8622492 A JP 8622492A JP 2893496 B2 JP2893496 B2 JP 2893496B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- multiplier
- output
- signal
- qpsk
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Television Receiver Circuits (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は、衛星放送受信機におけ
る音声信号を復調するための４位相復調回路などのサン
プリング型データ伝送回路に関するものである。
る音声信号を復調するための４位相復調回路などのサン
プリング型データ伝送回路に関するものである。
【０００２】
【従来の技術】一般に、衛星放送受信機は図３に示すよ
うに、放送衛星１１からの電波をパラボラアンテナ１２
で受信し、ＢＳコンバータ１３で１ＧＨｚの中間周波数
帯に変換し、ＢＳチューナ１４に送られる。このＢＳチ
ューナ１４では選局回路１５により希望するチャンネル
を選択し、ＦＭ復調回路１６でＦＭ復調をした後、映像
−音声分離回路１７で映像信号と音声信号に分離する。
このうち、映像信号はデエンファシス回路１８、エネル
ギー拡散信号除去回路１９によってもとの映像信号を再
生し、テレビ受像機２０の映像入力端子２１に加える。
他方、音声信号は４位相復調（以下ＱＰＳＫという）回
路２２、ＰＣＭ復調回路２３によって復調し、デエンフ
ァシス回路２４によってもとの音声信号に再生する。そ
して前記テレビ受像機２０の音声入力端子２５に加え
る。このようにして衛星放送の受信を可能とする。
うに、放送衛星１１からの電波をパラボラアンテナ１２
で受信し、ＢＳコンバータ１３で１ＧＨｚの中間周波数
帯に変換し、ＢＳチューナ１４に送られる。このＢＳチ
ューナ１４では選局回路１５により希望するチャンネル
を選択し、ＦＭ復調回路１６でＦＭ復調をした後、映像
−音声分離回路１７で映像信号と音声信号に分離する。
このうち、映像信号はデエンファシス回路１８、エネル
ギー拡散信号除去回路１９によってもとの映像信号を再
生し、テレビ受像機２０の映像入力端子２１に加える。
他方、音声信号は４位相復調（以下ＱＰＳＫという）回
路２２、ＰＣＭ復調回路２３によって復調し、デエンフ
ァシス回路２４によってもとの音声信号に再生する。そ
して前記テレビ受像機２０の音声入力端子２５に加え
る。このようにして衛星放送の受信を可能とする。
【０００３】以上のような衛星放送受信機において、従
来のＱＰＳＫ回路２２は、図２のように構成されてい
た。この従来のＱＰＳＫ回路２２において、ＱＰＳＫ信
号は、乗算器２７、２８、アナログ型ＬＰＦ２９、３
０、Ａ／Ｄ変換器３１、３２を通り、位相差検出のため
のディジタル信号処理回路３３に送られる。このディジ
タル信号処理回路３３では、ＱＰＳＫ信号の発生側の搬
送波の位相と、ＶＣＯ３４から発生する復調した搬送波
の位相差を比較し、その差が０となるようにＤ／Ａ変換
器３６を介してＶＣＯ３４に制御信号を加える。このＶ
ＣＯ３４からの発振信号は、一方の乗算器２７に−９０
゜移相器３５を介して送られ。また他方の乗算器２８に
そのまま送られて入力したＱＰＳＫ信号と乗算される。
そして位相差が次第に０になって、復調信号としてＡ／
Ｄ変換器３１、３２を経てディジタル信号処理回路３３
から出力する。
来のＱＰＳＫ回路２２は、図２のように構成されてい
た。この従来のＱＰＳＫ回路２２において、ＱＰＳＫ信
号は、乗算器２７、２８、アナログ型ＬＰＦ２９、３
０、Ａ／Ｄ変換器３１、３２を通り、位相差検出のため
のディジタル信号処理回路３３に送られる。このディジ
タル信号処理回路３３では、ＱＰＳＫ信号の発生側の搬
送波の位相と、ＶＣＯ３４から発生する復調した搬送波
の位相差を比較し、その差が０となるようにＤ／Ａ変換
器３６を介してＶＣＯ３４に制御信号を加える。このＶ
ＣＯ３４からの発振信号は、一方の乗算器２７に−９０
゜移相器３５を介して送られ。また他方の乗算器２８に
そのまま送られて入力したＱＰＳＫ信号と乗算される。
そして位相差が次第に０になって、復調信号としてＡ／
Ｄ変換器３１、３２を経てディジタル信号処理回路３３
から出力する。
【０００４】以上のＱＰＳＫ回路２２には、ＱＰＳＫ信
号の位相成分を検出するため、乗算器２７、２８とＬＰ
Ｆ２９、３０が従属して接続されている。ここで、ＱＰ
ＳＫ信号をｃｏｓ（ωｃｔ＋φ）と表わし、復調した搬
送波をｃｏｓ ωｃｔと表わすと、乗算器２７による乗
算結果は１／２・｛ｃｏｓ（２ωｃｔ＋φ）＋ｃｏｓ
φ｝となり、後続のＬＰＦ２９により、ｃｏｓφ成分だ
けが取り出され、同様に、ＬＰＦ３０により、ｓｉｎφ
成分が得られる。
号の位相成分を検出するため、乗算器２７、２８とＬＰ
Ｆ２９、３０が従属して接続されている。ここで、ＱＰ
ＳＫ信号をｃｏｓ（ωｃｔ＋φ）と表わし、復調した搬
送波をｃｏｓ ωｃｔと表わすと、乗算器２７による乗
算結果は１／２・｛ｃｏｓ（２ωｃｔ＋φ）＋ｃｏｓ
φ｝となり、後続のＬＰＦ２９により、ｃｏｓφ成分だ
けが取り出され、同様に、ＬＰＦ３０により、ｓｉｎφ
成分が得られる。
【０００５】
【発明が解決しようとする課題】しかるに、従来のＱＰ
ＳＫ回路２２は、２個のＡ／Ｄ変換器３１、３２を必要
とするために、回路構成が複雑になる。また、−９０゜
移相器３５はアナログ信号で処理していたので、９０゜
の位相差が温度変化などで変動することがあり、この変
動のため、受信信号からデータを再生するとき、誤りが
増加する原因となるなどの問題があった。
ＳＫ回路２２は、２個のＡ／Ｄ変換器３１、３２を必要
とするために、回路構成が複雑になる。また、−９０゜
移相器３５はアナログ信号で処理していたので、９０゜
の位相差が温度変化などで変動することがあり、この変
動のため、受信信号からデータを再生するとき、誤りが
増加する原因となるなどの問題があった。
【０００６】本発明は、簡単な回路で、しかも、完全に
ディジタル処理のできる回路を得ることを目的とする。
ディジタル処理のできる回路を得ることを目的とする。
【０００７】
【課題を解決するための手段】本発明は、ＱＰＳＫ入力
端子に入力したＱＰＳＫ信号を分岐点で２つに分岐し、
それぞれ乗算器、ＬＰＦを介してディジタル信号処理回
路に結合し、このディジタル信号処理回路から復調出力
と位相差出力とを得て、この位相差出力をＶＣＯを介し
て前記一方の乗算器には９０度移相した信号を送り、他
方の乗算器にはそのまま送ることにより入力した搬送波
と復調した搬送波の位相差が０となるように制御するよ
うにしたデータ伝送回路において、前記ＱＰＳＫ入力端
子と前記分岐点との間にＡ／Ｄ変換器を介在し、前記乗
算器およびＬＰＦはディジタル形を用い、前記ディジタ
ル信号処理回路とＶＣＯとの間にＤ／Ａ変換器を介在
し、前記ＶＣＯは、搬送周波数のＮ倍の周波数の矩形波
発振器からなり、このＶＣＯの出力側にＮ分の１の分周
回路を結合し、この分周回路と前記一方の乗算器との間
に分周出力の９０度移相したディジタル信号を記憶し出
力する第２のＲＯＭを介在し、前記分周回路と前記他方
の乗算器との間に分周出力の移相しないディジタル信号
を記憶し出力する第１のＲＯＭを介在してなることを特
徴とするデータ伝送回路である。
端子に入力したＱＰＳＫ信号を分岐点で２つに分岐し、
それぞれ乗算器、ＬＰＦを介してディジタル信号処理回
路に結合し、このディジタル信号処理回路から復調出力
と位相差出力とを得て、この位相差出力をＶＣＯを介し
て前記一方の乗算器には９０度移相した信号を送り、他
方の乗算器にはそのまま送ることにより入力した搬送波
と復調した搬送波の位相差が０となるように制御するよ
うにしたデータ伝送回路において、前記ＱＰＳＫ入力端
子と前記分岐点との間にＡ／Ｄ変換器を介在し、前記乗
算器およびＬＰＦはディジタル形を用い、前記ディジタ
ル信号処理回路とＶＣＯとの間にＤ／Ａ変換器を介在
し、前記ＶＣＯは、搬送周波数のＮ倍の周波数の矩形波
発振器からなり、このＶＣＯの出力側にＮ分の１の分周
回路を結合し、この分周回路と前記一方の乗算器との間
に分周出力の９０度移相したディジタル信号を記憶し出
力する第２のＲＯＭを介在し、前記分周回路と前記他方
の乗算器との間に分周出力の移相しないディジタル信号
を記憶し出力する第１のＲＯＭを介在してなることを特
徴とするデータ伝送回路である。
【０００８】
【作用】入力したＱＰＳＫ信号はＡ／Ｄ変換器４１です
ぐにディジタル値に変換し、乗算器３７、３８で第１の
ＲＯＭ４７と第２のＲＯＭ４８で発生した信号と乗算さ
れる。乗算されたデータは、ＬＰＦ３９、４０と、信号
処理回路３３によってデータが再生される。
ぐにディジタル値に変換し、乗算器３７、３８で第１の
ＲＯＭ４７と第２のＲＯＭ４８で発生した信号と乗算さ
れる。乗算されたデータは、ＬＰＦ３９、４０と、信号
処理回路３３によってデータが再生される。
【０００９】ここで、サンプリング間隔を復調した搬送
波と同期したＮ分周で行うものとする。例えば、Ｎ＝４
でサンプリングすると、第１のＲＯＭ４７では、＋１，
＋１，−１，−１，…となり、第２のＲＯＭ４８では、
−１，＋１，＋１，−１，…となり、＋１か−１とな
る。したがって、乗算器３７、３８では、ディジタルの
ＱＰＳＫ信号に＋１または−１を乗算して次段の回路へ
送られる。
波と同期したＮ分周で行うものとする。例えば、Ｎ＝４
でサンプリングすると、第１のＲＯＭ４７では、＋１，
＋１，−１，−１，…となり、第２のＲＯＭ４８では、
−１，＋１，＋１，−１，…となり、＋１か−１とな
る。したがって、乗算器３７、３８では、ディジタルの
ＱＰＳＫ信号に＋１または−１を乗算して次段の回路へ
送られる。
【００１０】
【実施例】以下、本発明の一実施例を第１図に基き説明
する。第１図において、２６はＱＰＳＫ信号入力端子
で、このＱＰＳＫ信号入力端子２６に直接、Ａ／Ｄ変換
器４１を結合する。このＡ／Ｄ変換器４１の出力側は、
分岐点で２つに分岐され、それぞれディジタル型の乗算
器３７、３８に結合され、さらにディジタル型のＬＰＦ
３９、４０に結合されている。これらのディジタル型の
ＬＰＦ３９、４０は、位相差検出のためのディジタル信
号処理回路３３に結合され、このディジタル信号処理回
路３３の出力側には、データ出力端子４３、クロック出
力端子４４およびＤ／Ａ変換器４２が結合されている。
する。第１図において、２６はＱＰＳＫ信号入力端子
で、このＱＰＳＫ信号入力端子２６に直接、Ａ／Ｄ変換
器４１を結合する。このＡ／Ｄ変換器４１の出力側は、
分岐点で２つに分岐され、それぞれディジタル型の乗算
器３７、３８に結合され、さらにディジタル型のＬＰＦ
３９、４０に結合されている。これらのディジタル型の
ＬＰＦ３９、４０は、位相差検出のためのディジタル信
号処理回路３３に結合され、このディジタル信号処理回
路３３の出力側には、データ出力端子４３、クロック出
力端子４４およびＤ／Ａ変換器４２が結合されている。
【００１１】このＤ／Ａ変換器４２には、Ｎ×ｆ０Ｈｚ
の矩形波を発振するＶＣＯ４５が結合される。図２にお
けるＶＣＯ３４が搬送周波数と同じｆ ０ Ｈｚの正弦波発
振器であるのに対し、本発明回路におけるＶＣＯ４５
は、Ｎ×ｆ ０ Ｈｚの矩形波を発振する回路が用いられ
る。このＶＣＯ４５の出力側にカウンタからなりＮ分周
する分周器４６が結合され、この分周器４６の出力側を
２つに分岐して、この分周回路４６と前記一方の乗算器
３８との間に、分周出力の９０度移相したディジタル信
号を記憶し出力する第２のＲＯＭ４８を介在し、前記分
周回路４６と前記他方の乗算器３７との間に、分周出力
の移相しないディジタル信号を記憶し出力する第１のＲ
ＯＭ４７を介在している。
の矩形波を発振するＶＣＯ４５が結合される。図２にお
けるＶＣＯ３４が搬送周波数と同じｆ ０ Ｈｚの正弦波発
振器であるのに対し、本発明回路におけるＶＣＯ４５
は、Ｎ×ｆ ０ Ｈｚの矩形波を発振する回路が用いられ
る。このＶＣＯ４５の出力側にカウンタからなりＮ分周
する分周器４６が結合され、この分周器４６の出力側を
２つに分岐して、この分周回路４６と前記一方の乗算器
３８との間に、分周出力の９０度移相したディジタル信
号を記憶し出力する第２のＲＯＭ４８を介在し、前記分
周回路４６と前記他方の乗算器３７との間に、分周出力
の移相しないディジタル信号を記憶し出力する第１のＲ
ＯＭ４７を介在している。
【００１２】以上のような構成において、ＱＰＳＫ信号
入力端子２６に入力したＱＰＳＫ信号は、Ａ／Ｄ変換器
４１ですぐにディジタル値に変換して乗算器３７、３８
へ送られる。この乗算器３７、３８では、第１のＲＯＭ
４７と第２のＲＯＭ４８で発生した信号と乗算される。
この乗算されたデータは、前記ディジタル型のＬＰＦ３
９、４０と、位相差検出のためのディジタル信号処理回
路３３によってデータが再生され、データ出力端子４３
にデータが出力し、クロック出力端子４４にクロックが
出力し、Ｄ／Ａ変換器４２に位相差信号が出力する。
入力端子２６に入力したＱＰＳＫ信号は、Ａ／Ｄ変換器
４１ですぐにディジタル値に変換して乗算器３７、３８
へ送られる。この乗算器３７、３８では、第１のＲＯＭ
４７と第２のＲＯＭ４８で発生した信号と乗算される。
この乗算されたデータは、前記ディジタル型のＬＰＦ３
９、４０と、位相差検出のためのディジタル信号処理回
路３３によってデータが再生され、データ出力端子４３
にデータが出力し、クロック出力端子４４にクロックが
出力し、Ｄ／Ａ変換器４２に位相差信号が出力する。
【００１３】ここで、復調した搬送波とディジタル値に
変換したＱＰＳＫ信号とをディジタル的に乗算するため
には、乗算を一定時間間隔で区切って行う必要があり、
また、その間隔はサンプリング定理を満足する程度に短
くなければならない。そこで、この間隔を図４における
復調した搬送波と同期したＮ分周で行うものとする。例
えば第４図において、Ｎ＝４でサンプリングすると、第
１のＲＯＭ４７では、＋１，＋１，−１，−１，…とな
り、第２のＲＯＭ４８では、９０゜の位相差を有するこ
とから、−１，＋１，＋１，−１，…となり、＋１か−
１となる。したがって、乗算器３７、３８では、ディジ
タルのＱＰＳＫ信号に＋１または−１を乗算して次段の
回路へ送られる。
変換したＱＰＳＫ信号とをディジタル的に乗算するため
には、乗算を一定時間間隔で区切って行う必要があり、
また、その間隔はサンプリング定理を満足する程度に短
くなければならない。そこで、この間隔を図４における
復調した搬送波と同期したＮ分周で行うものとする。例
えば第４図において、Ｎ＝４でサンプリングすると、第
１のＲＯＭ４７では、＋１，＋１，−１，−１，…とな
り、第２のＲＯＭ４８では、９０゜の位相差を有するこ
とから、−１，＋１，＋１，−１，…となり、＋１か−
１となる。したがって、乗算器３７、３８では、ディジ
タルのＱＰＳＫ信号に＋１または−１を乗算して次段の
回路へ送られる。
【００１４】
【発明の効果】本発明は上述のように構成したので、Ａ
／Ｄ変換器が従来は２つ必要であったものが１つで済
み、回路構成が簡単になる。また、−９０゜移相はディ
ジタル信号で処理するようにしたので、９０゜の位相差
が温度変化などで変動することがなく、受信信号からデ
ータを再生するとき、誤りが発生せず、信頼性の高い回
路となる。
／Ｄ変換器が従来は２つ必要であったものが１つで済
み、回路構成が簡単になる。また、−９０゜移相はディ
ジタル信号で処理するようにしたので、９０゜の位相差
が温度変化などで変動することがなく、受信信号からデ
ータを再生するとき、誤りが発生せず、信頼性の高い回
路となる。
【図１】本発明によるデータ伝送回路の一実施例を示す
ブロック図である。
ブロック図である。
【図２】従来のデータ伝送回路のブロック図である。
【図３】一般的な衛星放送受信機のブロック図である。
【図４】波形図である。
１１…放送衛星、１２…パラボラアンテナ、１３…ＢＳ
コンバータ、１４…ＢＳチューナ、１５…選局回路、１
６…ＦＭ復調回路、１７…映像−音声分離回路、１８…
デエンファシス回路、１９…エネルギー拡散信号除去回
路、２０…テレビ受像機、２１…映像入力端子、２２…
ＱＰＳＫ（４位相復調）回路、２３…ＰＣＭ復調回路、
２４…デエンファシス回路、２５…音声入力端子、２６
…ＱＰＳＫ入力端子、２７、２８…アナログ乗算器、２
９、３０…アナログＬＰＦ、３１、３２…Ａ／Ｄ変換
器、３３…信号処理回路、３４…矩形波ＶＣＯ、３５…
−９０゜移相器、３６…Ｄ／Ａ変換器、３７、３８…デ
ィジタル乗算器、３９、４０…ディジタルＬＰＦ、４１
…Ａ／Ｄ変換器、４２…Ｄ／Ａ変換器、４３…データ出
力端子、４４…クロック出力端子、４５…矩形波ＶＣ
Ｏ、４６…分周回路、４７…第１のＲＯＭ、４８…第２
のＲＯＭ。
コンバータ、１４…ＢＳチューナ、１５…選局回路、１
６…ＦＭ復調回路、１７…映像−音声分離回路、１８…
デエンファシス回路、１９…エネルギー拡散信号除去回
路、２０…テレビ受像機、２１…映像入力端子、２２…
ＱＰＳＫ（４位相復調）回路、２３…ＰＣＭ復調回路、
２４…デエンファシス回路、２５…音声入力端子、２６
…ＱＰＳＫ入力端子、２７、２８…アナログ乗算器、２
９、３０…アナログＬＰＦ、３１、３２…Ａ／Ｄ変換
器、３３…信号処理回路、３４…矩形波ＶＣＯ、３５…
−９０゜移相器、３６…Ｄ／Ａ変換器、３７、３８…デ
ィジタル乗算器、３９、４０…ディジタルＬＰＦ、４１
…Ａ／Ｄ変換器、４２…Ｄ／Ａ変換器、４３…データ出
力端子、４４…クロック出力端子、４５…矩形波ＶＣ
Ｏ、４６…分周回路、４７…第１のＲＯＭ、４８…第２
のＲＯＭ。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04N 5/60
Claims (1)
- 【請求項１】 ＱＰＳＫ入力端子に入力したＱＰＳＫ信
号を分岐点で２つに分岐し、それぞれ乗算器、ＬＰＦを
介してディジタル信号処理回路に結合し、このディジタ
ル信号処理回路から復調出力と位相差出力とを得て、こ
の位相差出力をＶＣＯを介して前記一方の乗算器には９
０度移相した信号を送り、他方の乗算器にはそのまま送
ることにより入力した搬送波と復調した搬送波の位相差
が０となるように制御するようにしたデータ伝送回路に
おいて、前記ＱＰＳＫ入力端子と前記分岐点との間にＡ
／Ｄ変換器を介在し、前記乗算器およびＬＰＦはディジ
タル形を用い、前記ディジタル信号処理回路とＶＣＯと
の間にＤ／Ａ変換器を介在し、前記ＶＣＯは、搬送周波
数のＮ倍の周波数の矩形波発振器からなり、このＶＣＯ
の出力側にＮ分の１の分周回路を結合し、この分周回路
と前記一方の乗算器との間に分周出力の９０度移相した
ディジタル信号を記憶し出力する第２のＲＯＭを介在
し、前記分周回路と前記他方の乗算器との間に分周出力
の移相しないディジタル信号を記憶し出力する第１のＲ
ＯＭを介在してなることを特徴とするデータ伝送回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4086224A JP2893496B2 (ja) | 1992-03-10 | 1992-03-10 | データ伝送回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP4086224A JP2893496B2 (ja) | 1992-03-10 | 1992-03-10 | データ伝送回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05260413A JPH05260413A (ja) | 1993-10-08 |
| JP2893496B2 true JP2893496B2 (ja) | 1999-05-24 |
Family
ID=13880822
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP4086224A Expired - Lifetime JP2893496B2 (ja) | 1992-03-10 | 1992-03-10 | データ伝送回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2893496B2 (ja) |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6345018B1 (en) | 1999-08-04 | 2002-02-05 | Ricoh Company, Ltd. | Demodulation circuit for demodulating wobbling signal |
| US7321639B2 (en) | 2003-03-07 | 2008-01-22 | Matsushita Electric Industrial Co., Ltd. | Demodulator and address information extractor |
| JP3944475B2 (ja) | 2003-09-22 | 2007-07-11 | 松下電器産業株式会社 | 位相調整回路及び復調回路 |
-
1992
- 1992-03-10 JP JP4086224A patent/JP2893496B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05260413A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647894B2 (ja) | アナログオーバーサンプリングを用いて信号帯域幅を増大する中間周波数ｆｍ受信機 | |
| KR100710650B1 (ko) | 디지털 ｍｐｘ 신호 복조기용 반송파 발생 장치 | |
| US4591915A (en) | Remote volume control by means of frequency modulation feedback loop | |
| JP2893496B2 (ja) | データ伝送回路 | |
| JPH07250115A (ja) | デジタルデータ受信装置 | |
| JPS6259941B2 (ja) | ||
| US7145610B2 (en) | Receiving method and apparatus of analog television signals technical field | |
| US4652924A (en) | RF volume control circuit | |
| US5648823A (en) | Circuit configuration for intermediate frequency demodulation and device for video signal processing including the circuit | |
| JP2932289B2 (ja) | ４位相復調回路 | |
| JP2932290B2 (ja) | ４位相復調回路 | |
| JP2682852B2 (ja) | 位相同期ループ回路 | |
| JPH061905B2 (ja) | 受信装置 | |
| JP3495662B2 (ja) | 受信装置 | |
| JP2932291B2 (ja) | ４位相復調回路 | |
| JPH10233971A (ja) | 放送受信装置 | |
| JP2932288B2 (ja) | ４位相復調回路 | |
| JP2993645B2 (ja) | ４位相復調回路 | |
| JP3495657B2 (ja) | 受信装置 | |
| JP2979326B2 (ja) | ４位相復調回路 | |
| JPH0750697A (ja) | ４相位相復調回路および４相位相復調回路の位相比較器 | |
| JPH10304276A (ja) | デジタル衛星放送用受信機 | |
| JPH07255016A (ja) | アナログ・デジタル放送共用受信装置 | |
| JPS61139105A (ja) | Ａｍ・ｆｍ復調回路 | |
| JPH03165148A (ja) | ４位相復調回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 19990119 |