JP2932289B2 - ４位相復調回路 - Google Patents
４位相復調回路Info
- Publication number
- JP2932289B2 JP2932289B2 JP30509689A JP30509689A JP2932289B2 JP 2932289 B2 JP2932289 B2 JP 2932289B2 JP 30509689 A JP30509689 A JP 30509689A JP 30509689 A JP30509689 A JP 30509689A JP 2932289 B2 JP2932289 B2 JP 2932289B2
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- output
- multiplier
- sent
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、衛星放送受信機において、音声信号を復調
するための４位相復調回路に関するものである。
するための４位相復調回路に関するものである。
「従来の技術」 一般に、衛星放送受信機は、第４図に示すように、放
送衛星（１）からの電波をパラボラアンテナ（２）で受
信し、BSコンバータ（３）で1GHz帯の中間周波数帯に変
換し、BSチューナ（４）に送られる。このBSチューナ
（４）では、選局回路（５）により希望するチャンネル
を選択し、FM復調回路（６）でFM復調をした後、映像−
音声分離回路（７）で映像信号と音声信号に分離する。
このうち、映像信号は、デエンファシス回路（８）、エ
ネルギー拡散信号除去回路（９）によってもとの映像信
号を再生し、テレビ受像機（10）の映像入力端子（11）
に加える。他方、音声信号は、４位相復調（以下QPSKと
いう）回路（12）、PCM復調回路（13）によって復調
し、デエンファシス回路（14）によってもとの音声信号
に再生する。そして前記テレビ受像機（10）の音声入力
端子（15）に加える。このようにして衛星放送の受信を
可能とする。
送衛星（１）からの電波をパラボラアンテナ（２）で受
信し、BSコンバータ（３）で1GHz帯の中間周波数帯に変
換し、BSチューナ（４）に送られる。このBSチューナ
（４）では、選局回路（５）により希望するチャンネル
を選択し、FM復調回路（６）でFM復調をした後、映像−
音声分離回路（７）で映像信号と音声信号に分離する。
このうち、映像信号は、デエンファシス回路（８）、エ
ネルギー拡散信号除去回路（９）によってもとの映像信
号を再生し、テレビ受像機（10）の映像入力端子（11）
に加える。他方、音声信号は、４位相復調（以下QPSKと
いう）回路（12）、PCM復調回路（13）によって復調
し、デエンファシス回路（14）によってもとの音声信号
に再生する。そして前記テレビ受像機（10）の音声入力
端子（15）に加える。このようにして衛星放送の受信を
可能とする。
以上のような衛星放送受信機において、QPSK回路（1
2）は、第３図のように構成され、音声信号の復調をア
ナログ処理していた。この従来のQPSK回路（12）におい
て、QPSK信号は、乗算器（17）（18）、LPF（19）（2
0）を通り、２値化器（21）（22）と位相差検出器（2
3）に送られる。位相差検出器（23）ではQPSK信号の発
生側の搬送波の位相と、搬送波再生回路としてのVCO（2
4）から発生する再生搬送波の位相差を比較し、その差
が０となるようにループフィルタ（35）を介してVCO（2
4）に制御信号を加える。このVCO（24）からの発振信号
は、一方の乗算器（17）に−90゜移相器（25）を介して
送られ、また他方の乗算器（18）にそのまま送られて入
力したQPSK信号と乗算させる。そして位相差が次第に０
になって、復調信号として２値化器（21）（22）から出
力する。なお、（26）はビットクロック再生回路であ
る。
2）は、第３図のように構成され、音声信号の復調をア
ナログ処理していた。この従来のQPSK回路（12）におい
て、QPSK信号は、乗算器（17）（18）、LPF（19）（2
0）を通り、２値化器（21）（22）と位相差検出器（2
3）に送られる。位相差検出器（23）ではQPSK信号の発
生側の搬送波の位相と、搬送波再生回路としてのVCO（2
4）から発生する再生搬送波の位相差を比較し、その差
が０となるようにループフィルタ（35）を介してVCO（2
4）に制御信号を加える。このVCO（24）からの発振信号
は、一方の乗算器（17）に−90゜移相器（25）を介して
送られ、また他方の乗算器（18）にそのまま送られて入
力したQPSK信号と乗算させる。そして位相差が次第に０
になって、復調信号として２値化器（21）（22）から出
力する。なお、（26）はビットクロック再生回路であ
る。
しかるに、従来のQPSK回路（12）は、すべてアナログ
信号で処理していたので、回路パラメータにばらつきが
あること、動作がやや不安定であること、VCO（24）か
らの出力は、正弦波であるため−90℃移相器（25）での
移相量に誤差が生じること、などの問題があった。
信号で処理していたので、回路パラメータにばらつきが
あること、動作がやや不安定であること、VCO（24）か
らの出力は、正弦波であるため−90℃移相器（25）での
移相量に誤差が生じること、などの問題があった。
そこで、本出願人は、第２図に示すように、QPSKの復
調をディジタルで行うことによって従来の問題点を解決
するような回路を提案した。
調をディジタルで行うことによって従来の問題点を解決
するような回路を提案した。
第３図の回路と異なる点は、QPSK入力端子（16）とデ
ィジタル形乗算器（27）（28）の間に、A/D変換器（3
1）を挿入し、また、乗算器（27）（28）とLPF（29）
（30）はそれぞれディジタル形を用い、さらに、位相差
検出器（23）とVCO（24）の間にD/A変換器（32）を介在
したことである。
ィジタル形乗算器（27）（28）の間に、A/D変換器（3
1）を挿入し、また、乗算器（27）（28）とLPF（29）
（30）はそれぞれディジタル形を用い、さらに、位相差
検出器（23）とVCO（24）の間にD/A変換器（32）を介在
したことである。
このようなディジタル処理を行う構成とすることによ
って、問題点を解決している。
って、問題点を解決している。
しかし、それでも若干の問題がある。QPSK回路では、
入力したQPSK信号の搬送波と同期した搬送波を再生する
必要があるが、QPSK信号の搬送波検出は、その信号の変
調の影響を受けることである。すなわち、QPSK信号は、
データ伝送のため変調されているので、第５図に示すよ
うな特性となっている。今、VCO（24）の再生搬送波とQ
PSK入力信号の搬送波とに位相差があり、それが第５図
のＡ点にあるとする。QPSK信号は、データ伝送のため、
π/2単位で位相が変化する。そのため、Ａ点に止ってい
ることもあればＡ点からＢ点に位相が移動することもあ
る。Ａ点に止まっているときは、位相差検出器（23）
は、一定の位相差に対応する電圧を出力する。ところ
が、Ａ点からＢ点に移動するときは、時間が０というこ
とはないため、Ａ点からＢ点へある速度で変化し、その
途中の位相差の電圧を発生る。位相差検出器（23）の後
段には、通常、ループフィルタ（35）があり、高周波成
分は、除去され、直流成分のみが取り出される。このＡ
点に止っているときの位相差検出器（23）の直流成分
と、変化したときの直流分には、一般に差異がある。こ
のため位相差検出器の出力を用いてQPSK信号の搬送波と
VCOの再生搬送波との位相同期をとるとき、不必要な振
動がおきることがある。
入力したQPSK信号の搬送波と同期した搬送波を再生する
必要があるが、QPSK信号の搬送波検出は、その信号の変
調の影響を受けることである。すなわち、QPSK信号は、
データ伝送のため変調されているので、第５図に示すよ
うな特性となっている。今、VCO（24）の再生搬送波とQ
PSK入力信号の搬送波とに位相差があり、それが第５図
のＡ点にあるとする。QPSK信号は、データ伝送のため、
π/2単位で位相が変化する。そのため、Ａ点に止ってい
ることもあればＡ点からＢ点に位相が移動することもあ
る。Ａ点に止まっているときは、位相差検出器（23）
は、一定の位相差に対応する電圧を出力する。ところ
が、Ａ点からＢ点に移動するときは、時間が０というこ
とはないため、Ａ点からＢ点へある速度で変化し、その
途中の位相差の電圧を発生る。位相差検出器（23）の後
段には、通常、ループフィルタ（35）があり、高周波成
分は、除去され、直流成分のみが取り出される。このＡ
点に止っているときの位相差検出器（23）の直流成分
と、変化したときの直流分には、一般に差異がある。こ
のため位相差検出器の出力を用いてQPSK信号の搬送波と
VCOの再生搬送波との位相同期をとるとき、不必要な振
動がおきることがある。
本発明は、QPSK入力端子の搬送波とVCOからの再生搬
送波との位相同期をとる場合に、不必要な振動がおきな
いような回路を得ることである。
送波との位相同期をとる場合に、不必要な振動がおきな
いような回路を得ることである。
「課題を解決するための手段」 本発明は、QPSK入力端子に入力したQPSK信号を２つに
分岐し、それぞれ乗算器、LPF、２値化器を介してデー
タ情報成分を復調出力端子へ送るとともに、前記２つの
LPFの出力を位相検出器を介してVCOへ送り、このVCOの
信号を前記一方の乗算器には移相器を介して、また、他
方の乗算器にはそのまま送ることによりQPSK信号を搬送
波のπ/2単位でサンプリングするとともに、入力した搬
送波と再生搬送波の位相差が０となるように制御するよ
うにしたものにおいて、前記位相検出器とVCOとの間に
位相差検出器の出力を所定時間にわたって平均化するた
めの平均化回路を介在し、この平均化回路は、前記位相
差検出器の出力を1/N倍する1/N倍回路と、一定時間
（Ｔ）をＮ回サンプリングして積算するための加算回路
及びラッチ回路からなる積算回路と、この積算回路のＮ
回分の積算出力を次段へ送るために、Ｎ回のサンプリン
グ毎に１回だけ閉じるスイッチ回路と、積算出力を次段
へ送った後前記積算回路をＮ回のサンプリング毎に１回
クリアするためのクリア回路とからなることを特徴とす
る４位相復調回路である。
分岐し、それぞれ乗算器、LPF、２値化器を介してデー
タ情報成分を復調出力端子へ送るとともに、前記２つの
LPFの出力を位相検出器を介してVCOへ送り、このVCOの
信号を前記一方の乗算器には移相器を介して、また、他
方の乗算器にはそのまま送ることによりQPSK信号を搬送
波のπ/2単位でサンプリングするとともに、入力した搬
送波と再生搬送波の位相差が０となるように制御するよ
うにしたものにおいて、前記位相検出器とVCOとの間に
位相差検出器の出力を所定時間にわたって平均化するた
めの平均化回路を介在し、この平均化回路は、前記位相
差検出器の出力を1/N倍する1/N倍回路と、一定時間
（Ｔ）をＮ回サンプリングして積算するための加算回路
及びラッチ回路からなる積算回路と、この積算回路のＮ
回分の積算出力を次段へ送るために、Ｎ回のサンプリン
グ毎に１回だけ閉じるスイッチ回路と、積算出力を次段
へ送った後前記積算回路をＮ回のサンプリング毎に１回
クリアするためのクリア回路とからなることを特徴とす
る４位相復調回路である。
「作用」 QPSK入力端子に入力したQPSKは、乗算器とLPFを通過
し、２値化器と位相差検出器に送られる。位相差検出器
では、QPSK信号の発生側の搬送波の位相と、VCOより発
生する再生搬送波の位相差とを比較しその差が０となる
ように制御信号をVCOに加えるが、位相差検出器の出力
は、一定時間分のデータを平均化しているので、位相の
移動があっても平均化されて大差がなくなる。VCOから
の出力は、移相器を介し、また直接乗算器へ加えられて
位相差が０となるように処理される。
し、２値化器と位相差検出器に送られる。位相差検出器
では、QPSK信号の発生側の搬送波の位相と、VCOより発
生する再生搬送波の位相差とを比較しその差が０となる
ように制御信号をVCOに加えるが、位相差検出器の出力
は、一定時間分のデータを平均化しているので、位相の
移動があっても平均化されて大差がなくなる。VCOから
の出力は、移相器を介し、また直接乗算器へ加えられて
位相差が０となるように処理される。
「実施例」 以下、本発明の一実施例を図面に基き説明する。
第１図において、第２図と異なるところは、位相差検
出器（23）の一定時間分の出力を平均化する平均化回路
（36）を介在したことである。この平均化回路（36）
は、位相差検出器（23）の出力を1/N倍する1/N倍回路
（37）と、一定時間（Ｔ）をＮ回サンプリングして積算
するための加算回路（38a）とラッチ回路（38b）からな
る積算回路（38）と、この積算回路（38）のＮ回分の積
算出力を次段へ送るために、Ｎ回のサンプリング毎に１
回だけ閉じるスイッチ回路（39）と、積算出力を次段へ
送った後積算回路（38）をＮ回のサンプリング毎に１回
クリアするためのクリア回路（40）とからなる。
出器（23）の一定時間分の出力を平均化する平均化回路
（36）を介在したことである。この平均化回路（36）
は、位相差検出器（23）の出力を1/N倍する1/N倍回路
（37）と、一定時間（Ｔ）をＮ回サンプリングして積算
するための加算回路（38a）とラッチ回路（38b）からな
る積算回路（38）と、この積算回路（38）のＮ回分の積
算出力を次段へ送るために、Ｎ回のサンプリング毎に１
回だけ閉じるスイッチ回路（39）と、積算出力を次段へ
送った後積算回路（38）をＮ回のサンプリング毎に１回
クリアするためのクリア回路（40）とからなる。
以上のような構成において、QPSK入力端子（16）に入
力したQPSK信号をA/D変換器（31）でディジタル量に変
換し、その信号は、ディジタル乗算器（27）（28）とデ
ィジタルLPF（29）（30）を通過し、２値化器（21）（2
2）と位相差検出器（23）に送られる。位相差検出器（2
3）では、QPSK信号の発生側の搬送波の位相と、VCO（2
4）より発生する再生搬送波の位相差とを比較する。こ
の位相差検出器（23）の出力は、1/N倍回路（37）で1/N
倍され、積算回路（38）で一定時間（Ｔ）の間にＮ回サ
ンプリングし積算される。Ｎ回積算されると、スイッチ
回路（39）が閉じて平均値がループフィルタ（35）へ送
られる。送られると、積算回路（38）は、クリア回路
（40）でクリアされて再び新たに積算を開始する。ルー
プフィルタ（35）の出力は、D/A変換器（32）でアナロ
グに変換してVCO（24）に加える。VCO（24）からは矩形
波が出力するが、これ実質的なディジタル信号であり、
これが−90゜移相器（25）を介して一方のディジタル乗
算器（27）へ送られるとともに、直接他方のディジタル
乗算器（28）へ送られる。このディジタル乗算器（27）
（28）のデータが再びディジタルLPF（29）（30）を介
して移送検出器（23）で比較され、D/A変換された制御
信号をVCO（24）に加える。この動作を位相差が０にな
るまで繰返して２値化器（21）（22）で２値化して復調
出力として出力端子（33）（34）からテレビ受信機（1
0）へ送られる。
力したQPSK信号をA/D変換器（31）でディジタル量に変
換し、その信号は、ディジタル乗算器（27）（28）とデ
ィジタルLPF（29）（30）を通過し、２値化器（21）（2
2）と位相差検出器（23）に送られる。位相差検出器（2
3）では、QPSK信号の発生側の搬送波の位相と、VCO（2
4）より発生する再生搬送波の位相差とを比較する。こ
の位相差検出器（23）の出力は、1/N倍回路（37）で1/N
倍され、積算回路（38）で一定時間（Ｔ）の間にＮ回サ
ンプリングし積算される。Ｎ回積算されると、スイッチ
回路（39）が閉じて平均値がループフィルタ（35）へ送
られる。送られると、積算回路（38）は、クリア回路
（40）でクリアされて再び新たに積算を開始する。ルー
プフィルタ（35）の出力は、D/A変換器（32）でアナロ
グに変換してVCO（24）に加える。VCO（24）からは矩形
波が出力するが、これ実質的なディジタル信号であり、
これが−90゜移相器（25）を介して一方のディジタル乗
算器（27）へ送られるとともに、直接他方のディジタル
乗算器（28）へ送られる。このディジタル乗算器（27）
（28）のデータが再びディジタルLPF（29）（30）を介
して移送検出器（23）で比較され、D/A変換された制御
信号をVCO（24）に加える。この動作を位相差が０にな
るまで繰返して２値化器（21）（22）で２値化して復調
出力として出力端子（33）（34）からテレビ受信機（1
0）へ送られる。
前記実施例では、VCO（24）をアナログ形としたため
位相検出器（23）の出力をD/A変換器（32）でアナログ
に変換したが、VCO（24）でディジタル形とした場合に
は、D/A変換器（32）を省略することができる。
位相検出器（23）の出力をD/A変換器（32）でアナログ
に変換したが、VCO（24）でディジタル形とした場合に
は、D/A変換器（32）を省略することができる。
前記実施例では、QPSK回路（12）がディジタル処理の
回路構成としたため、特に安定な動作となる。しかし、
第３図に示すアナログ処理のQPSK回路（12）において平
均化回路（36）を付加することもできる。
回路構成としたため、特に安定な動作となる。しかし、
第３図に示すアナログ処理のQPSK回路（12）において平
均化回路（36）を付加することもできる。
「発明の効果」 従来のループフィルタは、搬送波周波数で動作してい
たので、不必要な振動が生じやすかった。即ち、データ
の周波数は、搬送波周波数に比較して十分低いので、ル
ープフィルタを搬送波周波数で動作することは不必要な
振動が生じ、本来は不必要なことである。しかも、高い
周波数に対応するための多くの乗算器を使用しており、
構造が複雑になる。
たので、不必要な振動が生じやすかった。即ち、データ
の周波数は、搬送波周波数に比較して十分低いので、ル
ープフィルタを搬送波周波数で動作することは不必要な
振動が生じ、本来は不必要なことである。しかも、高い
周波数に対応するための多くの乗算器を使用しており、
構造が複雑になる。
本発明の平均化回路は、1/N倍回路と、加算回路及び
ラッチ回路からなる積算回路と、スイッチ回路と、クリ
ア回路とからなる構成としたので、周波数が1/Nであ
り、スピードも1/Nで済む。また、スピードが1/Nと低く
なるので、振動成分が減少し、入力したQPSK信号の搬送
波とQPSK回路の再生搬送波の位相同期をとるとき、不必
要な振動がおきることがない。
ラッチ回路からなる積算回路と、スイッチ回路と、クリ
ア回路とからなる構成としたので、周波数が1/Nであ
り、スピードも1/Nで済む。また、スピードが1/Nと低く
なるので、振動成分が減少し、入力したQPSK信号の搬送
波とQPSK回路の再生搬送波の位相同期をとるとき、不必
要な振動がおきることがない。
さらに、このような平均化回路を設けることにより、
後段のループフィルタは、1/Nの周波数で動作すればよ
く、従来の多くの乗算器を必要とするループフィルタに
比較して著しく単純化できる、という効果を有する。
後段のループフィルタは、1/Nの周波数で動作すればよ
く、従来の多くの乗算器を必要とするループフィルタに
比較して著しく単純化できる、という効果を有する。
【図面の簡単な説明】 第１図は、本発明による４位相復調回路の一実施例を示
すブロック図、第２図は、ディジタル処理の４位相復調
回路のブロック図、第３図は、従来のアナログ処理の回
路のブロック図、第４図は、一般的な衛星放送受信機の
ブロック図、第５図は、位相差検出器の出力波形図であ
る。
すブロック図、第２図は、ディジタル処理の４位相復調
回路のブロック図、第３図は、従来のアナログ処理の回
路のブロック図、第４図は、一般的な衛星放送受信機の
ブロック図、第５図は、位相差検出器の出力波形図であ
る。
───────────────────────────────────────────────────── フロントページの続き (56)参考文献 特開 平１−253346（ＪＰ，Ａ) 特開 平３−66244（ＪＰ，Ａ) (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/00 - 27/38
Claims (3)
- 【請求項１】QPSK入力端子に入力したQPSK信号を２つに
分岐し、それぞれ乗算器、LPF、２値化器を介してデー
タ情報成分を復調出力端子へ送るとともに、前記２つの
LPFの出力を位相検出器を介してVCOへ送り、このVCOの
信号を前記一方の乗算器には移相器を介して、また、他
方の乗算器にはそのまま送ることによりQPSK信号を搬送
波のπ/2単位でサンプリングするとともに、入力した搬
送波と再生搬送波の位相差が０となるように制御するよ
うにしたものにおいて、前記位相検出器とVCOとの間に
位相差検出器の出力を所定時間にわたって平均化するた
めの平均化回路を介在し、この平均化回路は、前記位相
差検出器の出力を1/N倍する1/N倍回路と、一定時間
（Ｔ）をＮ回サンプリングして積算するための加算回路
及びラッチ回路からなる積算回路と、この積算回路のＮ
回分の積算出力を次段へ送るために、Ｎ回のサンプリン
グ毎に１回だけ閉じるスイッチ回路と、積算出力を次段
へ送った後前記積算回路をＮ回のサンプリング毎に１回
クリアするためのクリア回路とからなることを特徴とす
る４位相復調回路。 - 【請求項２】QPSK入力端子に入力したQPSK信号を２つに
分岐し、それぞれ乗算器、LPF、２値化器を介してデー
タ情報成分を復調出力端子へ送るとともに、前記２つの
LPFの出力を位相検出器を介してVCOへ送り、このVCOの
信号を前記一方の乗算器には移相器を介して、また、他
方乗算器にはそのまま送ることによりQPSK信号を搬送波
のπ/2単位でサンプリングするとともに、入力した搬送
波と再生搬送波の位相差が０となるように制御するよう
にしたものにおいて、前記QPSK入力端子と乗算器との間
にA/D変換器を介在し、前記位相検出器とVCOとの間に位
相差検出器の出力を所定時間にわたって平均化するため
の平均化回路を介在し、この平均化回路とVCOとの間にD
/A変換器を介在し、前記乗算器およびLPFはディジタル
形を用いてなり、前記平均化回路は、前記位相差検出器
の出力を1/N倍する1/N倍回路と、一定時間（Ｔ）をＮ回
サンプリングして積算するための加算回路及びラッチ回
路からなる積算回路と、この積算回路のＮ回分の積算出
力を次段へ送るために、Ｎ回のサンプリング毎に１回だ
け閉じるスイッチ回路と、積算出力を次段へ送った後前
記積算回路をＮ回のサンプリング毎に１回クリアするた
めのクリア回路とからなることを特徴とする４位相復調
回路。 - 【請求項３】QPSK入力端子に入力したQPSK信号を２つに
分岐し、それぞれ乗算器、LPF、２値化器を介してデー
タ情報成分を復調出力端子へ送るとともに、前記２つの
LPFの出力を位相検出器を介してVCOへ送り、このVCOの
信号を前記一方の乗算器には移相器を介して、また、他
方の乗算器にはそのまま送ることによりQPSK信号を搬送
波のπ/2単位でサンプリングするとともに、入力した搬
送波と再生搬送波の位相差が０となるように制御するよ
うにしたものにおいて、前記QPSK入力端子と乗算器との
間にA/D変換器を介在し、前記位相検出器とVCOとの間に
位相差検出器の出力を所定時間にわたって平均化するた
めの平均化回路を介在し、前記乗算器、LPF及びVCOはデ
ィジタル形を用いてなり、前記平均化回路は、前記位相
差検出器の出力を1/N倍する1/N倍回路と、一定時間
（Ｔ）をＮ回サンプリングして積算するための加算回路
及びラッチ回路からなる積算回路と、この積算回路のＮ
回分の積算出力を次段へ送るために、Ｎ回のサンプリン
グ毎に１回だけ閉じるスイッチ回路と、積算出力を次段
へ送った後前記積算回路をＮ回のサンプリング毎に１回
クリアするためのクリア回路とからなることを特徴とす
る４位相復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30509689A JP2932289B2 (ja) | 1989-11-24 | 1989-11-24 | ４位相復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30509689A JP2932289B2 (ja) | 1989-11-24 | 1989-11-24 | ４位相復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165147A JPH03165147A (ja) | 1991-07-17 |
| JP2932289B2 true JP2932289B2 (ja) | 1999-08-09 |
Family
ID=17941056
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30509689A Expired - Lifetime JP2932289B2 (ja) | 1989-11-24 | 1989-11-24 | ４位相復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2932289B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6577685B1 (en) * | 1999-08-02 | 2003-06-10 | Mitsubishi Electric Research Laboratories, Inc. | Programmable digital signal processor for demodulating digital television signals |
-
1989
- 1989-11-24 JP JP30509689A patent/JP2932289B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03165147A (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3647894B2 (ja) | アナログオーバーサンプリングを用いて信号帯域幅を増大する中間周波数ｆｍ受信機 | |
| US7787630B2 (en) | FM stereo decoder incorporating Costas loop pilot to stereo component phase correction | |
| JP2932289B2 (ja) | ４位相復調回路 | |
| JP2001168745A (ja) | 情報再生方法及びラジオデータシステム信号復調装置 | |
| JP3350068B2 (ja) | デジタル変調波の復調装置 | |
| JP3383318B2 (ja) | デジタル変調波の復調装置 | |
| JP2893496B2 (ja) | データ伝送回路 | |
| JP2932290B2 (ja) | ４位相復調回路 | |
| JPH07143199A (ja) | ディジタル信号復調装置 | |
| JP2932288B2 (ja) | ４位相復調回路 | |
| JP2979326B2 (ja) | ４位相復調回路 | |
| JP2993645B2 (ja) | ４位相復調回路 | |
| JP2932291B2 (ja) | ４位相復調回路 | |
| JPH0779390A (ja) | 受信装置 | |
| JP2890992B2 (ja) | 衛星放送受信機 | |
| JP3396047B2 (ja) | 受信装置 | |
| JPH0750697A (ja) | ４相位相復調回路および４相位相復調回路の位相比較器 | |
| JPH07255016A (ja) | アナログ・デジタル放送共用受信装置 | |
| JPH10304276A (ja) | デジタル衛星放送用受信機 | |
| JP2986800B2 (ja) | 多重伝送信号再生装置 | |
| JP2001024721A (ja) | 共用化受信装置 | |
| JP2689806B2 (ja) | 同期型スペクトル拡散変調波の復調装置 | |
| JPH01216686A (ja) | 衛星放送受信回路 | |
| KR20000045637A (ko) | 고화질 텔레비전의 디지털 복조기 | |
| JPH0654011A (ja) | ディジタル変調波の復調回路 |