JP2932291B2 - ４位相復調回路 - Google Patents
４位相復調回路Info
- Publication number
- JP2932291B2 JP2932291B2 JP1305099A JP30509989A JP2932291B2 JP 2932291 B2 JP2932291 B2 JP 2932291B2 JP 1305099 A JP1305099 A JP 1305099A JP 30509989 A JP30509989 A JP 30509989A JP 2932291 B2 JP2932291 B2 JP 2932291B2
- Authority
- JP
- Japan
- Prior art keywords
- qpsk
- signal
- multiplier
- vco
- converter
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の詳細な説明】 「産業上の利用分野」 本発明は、衛星放送受信機において、音声信号を復調
するための４位相復調回路に関し、特にデータ情報成分
を抜き出す乗算器の改良に関するものである。
するための４位相復調回路に関し、特にデータ情報成分
を抜き出す乗算器の改良に関するものである。
「従来の技術」 一般に、衛星放送受信機は、第６図に示すように、放
送衛星（１）からの電波をパラボラアンテナ（２）で受
信し、BSコンバータ（３）で1GHz帯の中間周波数帯に変
換し、BSチューナ（４）に送られる。このBSチューナ
（４）では、選局回路（５）により希望するチャンネル
を選択し、FM復調回路（６）でFM復調をした後、映像−
音声分離回路（７）で映像信号と音声信号に分離する。
このうち、映像信号は、デエンファシス回路（８）、エ
ネルギー拡散信号除去回路（９）によってもとの映像信
号を再生し、テレビ受像機（10）の映像入力端子（11）
に加える。他方、音声信号は、４位相復調（以下QPSKと
いう）回路（12）、PCM復調回路（13）によって復調
し、デエンファシス回路（14）によってもとの音声信号
に再生する。そして前記テレビ受像機（10）の音声入力
端子（15）に加える。このようにして衛星放送の受信を
可能とする。
送衛星（１）からの電波をパラボラアンテナ（２）で受
信し、BSコンバータ（３）で1GHz帯の中間周波数帯に変
換し、BSチューナ（４）に送られる。このBSチューナ
（４）では、選局回路（５）により希望するチャンネル
を選択し、FM復調回路（６）でFM復調をした後、映像−
音声分離回路（７）で映像信号と音声信号に分離する。
このうち、映像信号は、デエンファシス回路（８）、エ
ネルギー拡散信号除去回路（９）によってもとの映像信
号を再生し、テレビ受像機（10）の映像入力端子（11）
に加える。他方、音声信号は、４位相復調（以下QPSKと
いう）回路（12）、PCM復調回路（13）によって復調
し、デエンファシス回路（14）によってもとの音声信号
に再生する。そして前記テレビ受像機（10）の音声入力
端子（15）に加える。このようにして衛星放送の受信を
可能とする。
以上のような衛星放送受信機において、QPSK回路（1
2）は、第５図のように構成され、音声信号の復調をア
ナログ処理していた。この従来のQPSK回路（12）におい
て、QPSK信号は、乗算器（17）（18）、LPF（19）（2
0）を通り、２値化器（21）（22）と位相差検出器（2
3）に送られる。位相差検出器（23）では、QPSK信号の
発生側の搬送波の位相と、VCO（24）から発生する再生
搬送波の位相差を比較し、その差が０となるようにVCO
（24）に制御信号を加える。このVCO（24）からの発振
信号は、一方の乗算器（17）に−90移相器（25）を介し
て送られ。また他方の乗算器（18）にそのまま送られて
入力したQPSK信号と乗算される。そして位相差が次第に
０になって、復調信号として２値化器（21）（22）から
出力する。なお、（26）はビットクロック再生回路であ
る。
2）は、第５図のように構成され、音声信号の復調をア
ナログ処理していた。この従来のQPSK回路（12）におい
て、QPSK信号は、乗算器（17）（18）、LPF（19）（2
0）を通り、２値化器（21）（22）と位相差検出器（2
3）に送られる。位相差検出器（23）では、QPSK信号の
発生側の搬送波の位相と、VCO（24）から発生する再生
搬送波の位相差を比較し、その差が０となるようにVCO
（24）に制御信号を加える。このVCO（24）からの発振
信号は、一方の乗算器（17）に−90移相器（25）を介し
て送られ。また他方の乗算器（18）にそのまま送られて
入力したQPSK信号と乗算される。そして位相差が次第に
０になって、復調信号として２値化器（21）（22）から
出力する。なお、（26）はビットクロック再生回路であ
る。
以上のQPSK回路（12）には、第５図に示すように、QP
SK信号から低周波のデータ情報成分を検出するため、乗
算器（17）とLPF（19）、乗算器（18）とLPF（20）がそ
れぞれ従属して接続されている。
SK信号から低周波のデータ情報成分を検出するため、乗
算器（17）とLPF（19）、乗算器（18）とLPF（20）がそ
れぞれ従属して接続されている。
ここで、QPSK信号は、cos（ωct＋φ）と表わされ
る。cosωctは、再生搬送波でcosφは、データ情報成分
である。VCO（24）は、入力QPSK信号からφ成分が取り
去られ、cosωctを出力するので、乗算器（18）による
乗算結果は、 となる。後続のLPF（20）では、高周波成分のcos（２ω
ct＋φ）が除去されて、データ情報成分のcosφの成分
だけが取り出される。
る。cosωctは、再生搬送波でcosφは、データ情報成分
である。VCO（24）は、入力QPSK信号からφ成分が取り
去られ、cosωctを出力するので、乗算器（18）による
乗算結果は、 となる。後続のLPF（20）では、高周波成分のcos（２ω
ct＋φ）が除去されて、データ情報成分のcosφの成分
だけが取り出される。
同様に、乗算器（17）では、−90゜移相器（25）で90
゜位相をずらした−sinωctと入力QPSK信号とが乗算さ
れて、 が得られ、LPF（19）でデータ情報成分sinφだけが取り
出される。
゜位相をずらした−sinωctと入力QPSK信号とが乗算さ
れて、 が得られ、LPF（19）でデータ情報成分sinφだけが取り
出される。
ここで、第１、第２、第３、第４象限では、cosφ
は、＋、−、−、＋、sinφは、＋、＋、−、−と符号
が変わり、これらは、２値化器（21）（22）でそれぞれ
２値化され、データ情報成分π/4、３π/4、５π/4、７
π/4に対応して（1,1）（0,1）（0,0）（1,0）の組み合
わせが得られる。
は、＋、−、−、＋、sinφは、＋、＋、−、−と符号
が変わり、これらは、２値化器（21）（22）でそれぞれ
２値化され、データ情報成分π/4、３π/4、５π/4、７
π/4に対応して（1,1）（0,1）（0,0）（1,0）の組み合
わせが得られる。
「発明が解決しようとする課題」 しかるに、従来のQPSK回路（12）は、すべてアナログ
信号が処理していたので、回路パラメータにばらつきが
あること、動作がやや不安定であること、VCO（24）か
らの出力は、正弦波であるため−90゜移相器（25）での
移相量に誤差が生じることなどの問題があった。
信号が処理していたので、回路パラメータにばらつきが
あること、動作がやや不安定であること、VCO（24）か
らの出力は、正弦波であるため−90゜移相器（25）での
移相量に誤差が生じることなどの問題があった。
本出願人は、従来の問題点を解決するため、第４図に
示すように、QPSKの復調をディジタルで行う回路を提案
した。
示すように、QPSKの復調をディジタルで行う回路を提案
した。
この第４図の回路と第５図の従来回路と異なる点は、
QPSK入力端子（16）とディジタル形乗算器（27）（28）
の間に、QPSKアナログ入力信号を多値（８ビットかそれ
以上）のディジタル信号に変換するA/D変換器（31）を
挿入し、また、乗算器（27）（28）とLPF（29）（30）
は、それぞれディジタル形を用い、さらに、位相差検出
器（23）とVCO（24）の間にD/A変換器（32）を介在した
ことである。
QPSK入力端子（16）とディジタル形乗算器（27）（28）
の間に、QPSKアナログ入力信号を多値（８ビットかそれ
以上）のディジタル信号に変換するA/D変換器（31）を
挿入し、また、乗算器（27）（28）とLPF（29）（30）
は、それぞれディジタル形を用い、さらに、位相差検出
器（23）とVCO（24）の間にD/A変換器（32）を介在した
ことである。
このようなディジタル信号処理のQPSK回路（12）にお
いて、第２図に示すように、ディジタル形の乗算器（2
7）とLPF（29）を用い、かつA/D変換器（31）を挿入す
ると、特に乗算器（27）は、ハードウエア規模が大き
く、演算時間も長くなるなどの問題がある。
いて、第２図に示すように、ディジタル形の乗算器（2
7）とLPF（29）を用い、かつA/D変換器（31）を挿入す
ると、特に乗算器（27）は、ハードウエア規模が大き
く、演算時間も長くなるなどの問題がある。
本発明は、ディジタル処理のQPSK回路において、乗算
器を簡単な回路に置換できるものを得ることを目的とす
る。
器を簡単な回路に置換できるものを得ることを目的とす
る。
「課題を解決するための手段」 本発明は、QPSK入力端子に入力したQPSK信号を２つに
分岐し、このQPSK信号から乗算器とLPFにてそれぞれ90
゜の位相差を有する２つのデータ情報成分を抜き出し、
２値化器を介して位相判別のための前記２つのデータ情
報成分の組合せを得るために復調出力端子へ送るととも
に、前記２つのデータ情報成分出力を位相検出器を介し
てVCOへ送り、このVCOの信号を前記一方のデータ情報成
分に90゜移相して乗算し、また、他方のデータ情報成分
をそのまま乗算することにより、入力した搬送波と再生
搬送波の位相差が０となるように制御するようにしたも
のにおいて、前記QPSK入力端子の後段にQPSK入力信号を
複数ビットのディジタル信号に変換するA/D変換器を介
在し、前記LPFにディジタル形を用い、前記位相検出器
とVCOとの間にD/A変換器を介在し、前記乗算器は、前記
A/D変換器の複数ビット出力端子をそれぞれの一方の入
力側に接続した複数の排他的オア回路からなり、前記VC
Oは、複数の排他的オア回路の他方の入力側に接続さ
れ、前記A/D変換器の複数ビットのそれぞれ１の補数を
得るために、前記VCOからの再生搬送波を（2n−１）π/
4（ただし、ｎ＝１、２、３、４、…）でサンプリング
した値を、搬送波の最大振幅値を１としたときに 回路を包含してなることを特徴とする４位相復調回路で
ある。
分岐し、このQPSK信号から乗算器とLPFにてそれぞれ90
゜の位相差を有する２つのデータ情報成分を抜き出し、
２値化器を介して位相判別のための前記２つのデータ情
報成分の組合せを得るために復調出力端子へ送るととも
に、前記２つのデータ情報成分出力を位相検出器を介し
てVCOへ送り、このVCOの信号を前記一方のデータ情報成
分に90゜移相して乗算し、また、他方のデータ情報成分
をそのまま乗算することにより、入力した搬送波と再生
搬送波の位相差が０となるように制御するようにしたも
のにおいて、前記QPSK入力端子の後段にQPSK入力信号を
複数ビットのディジタル信号に変換するA/D変換器を介
在し、前記LPFにディジタル形を用い、前記位相検出器
とVCOとの間にD/A変換器を介在し、前記乗算器は、前記
A/D変換器の複数ビット出力端子をそれぞれの一方の入
力側に接続した複数の排他的オア回路からなり、前記VC
Oは、複数の排他的オア回路の他方の入力側に接続さ
れ、前記A/D変換器の複数ビットのそれぞれ１の補数を
得るために、前記VCOからの再生搬送波を（2n−１）π/
4（ただし、ｎ＝１、２、３、４、…）でサンプリング
した値を、搬送波の最大振幅値を１としたときに 回路を包含してなることを特徴とする４位相復調回路で
ある。
「作用」 QPSK入力端子に入力したQPSK信号をA/D変換器でバイ
ナリーの８ビットかそれ以上のビットのでディジタル量
に変換し、その信号は、ディジタル乗算器とディジタル
LPFを通過し、２値化器と位相差検出器に送られる。こ
こで、再生搬送波はcos ωctとQPSK信号cos（ωct＋
φ）とは乗算器でディジタル的に乗算されて を得、LPFからcosφの成分だけがとり出される。２つの
LPFの出力が位相差検出器へ送られ、この位相差検出器
ではQPSK信号の発生側の搬送波の位相と、VCOより発生
する再生搬送波の位相差とを比較しその差が０となるよ
うにD/A変換した信号をVCOに加える。すなわち、VCOは
ディジタル動作が困難であるため、アナログ信号に変換
して加える。VCOからは矩形波が出力するが、これは実
質的なディジタル信号であり、これが−90゜の移相器を
介し、また直接乗算器へ加えられる。この乗算器を構成
する複数の排他的オア回路の一方の入力側には、A/D変
換器の複数ビット出力が加えられ、また、他方の入力側
には、VCOからの再生搬送波を（2n−１）π/4（ただ
し、ｎ＝１、２、３、４、…）でサンプリングした値を した値を入力して、A/D変換器の複数ビットのそれぞれ
１の補数を得てデータ情報成分を出力する。
ナリーの８ビットかそれ以上のビットのでディジタル量
に変換し、その信号は、ディジタル乗算器とディジタル
LPFを通過し、２値化器と位相差検出器に送られる。こ
こで、再生搬送波はcos ωctとQPSK信号cos（ωct＋
φ）とは乗算器でディジタル的に乗算されて を得、LPFからcosφの成分だけがとり出される。２つの
LPFの出力が位相差検出器へ送られ、この位相差検出器
ではQPSK信号の発生側の搬送波の位相と、VCOより発生
する再生搬送波の位相差とを比較しその差が０となるよ
うにD/A変換した信号をVCOに加える。すなわち、VCOは
ディジタル動作が困難であるため、アナログ信号に変換
して加える。VCOからは矩形波が出力するが、これは実
質的なディジタル信号であり、これが−90゜の移相器を
介し、また直接乗算器へ加えられる。この乗算器を構成
する複数の排他的オア回路の一方の入力側には、A/D変
換器の複数ビット出力が加えられ、また、他方の入力側
には、VCOからの再生搬送波を（2n−１）π/4（ただ
し、ｎ＝１、２、３、４、…）でサンプリングした値を した値を入力して、A/D変換器の複数ビットのそれぞれ
１の補数を得てデータ情報成分を出力する。
「実施例」 以下、本発明の一実施例を第１図に基き説明する。
第１図において、（16）はQPSK信号入力端子で、この
QPSK信号入力端子（16）からA/D変換器（31）を介して
８ビットかそれ以上のディジタル信号に対応した複数の
排他的オア回路（27a）〜（27n）と からなる乗算器（27）に結合され、さらにLPF（29）に
結合されている。また、乗算器（28）についても同様で
ある。その他は、第４図と同一構成である。
QPSK信号入力端子（16）からA/D変換器（31）を介して
８ビットかそれ以上のディジタル信号に対応した複数の
排他的オア回路（27a）〜（27n）と からなる乗算器（27）に結合され、さらにLPF（29）に
結合されている。また、乗算器（28）についても同様で
ある。その他は、第４図と同一構成である。
以上のような構成において、QPSK信号入力端子（16）
に入力したQPSK信号は、A/D変換器（31）で例えばバイ
ナリー８ビットのディジタル値に変換して乗算器（27）
へ送られる。
に入力したQPSK信号は、A/D変換器（31）で例えばバイ
ナリー８ビットのディジタル値に変換して乗算器（27）
へ送られる。
ここで、再生搬送波cos ωctとQPSK信号cos（ωct＋
φ）とをディジタル的に乗算するためには、乗算を一定
時間間隔で区切って行う必要があり、また、その間隔
は、サンプリング定理を満足する程度に短くなければな
らない。そこで、この間隔を再生搬送波cos ωctと同期
した４倍の周波数ｆで行うものとする。
φ）とをディジタル的に乗算するためには、乗算を一定
時間間隔で区切って行う必要があり、また、その間隔
は、サンプリング定理を満足する程度に短くなければな
らない。そこで、この間隔を再生搬送波cos ωctと同期
した４倍の周波数ｆで行うものとする。
例えば第７図において、再生搬送波（ａ）に対し45゜
ずれた位置から90゜間隔でサンプリングすると、再生搬
送波入力は となるので、搬送波の最大振幅値を１としたときに、乗
算器（27）への再生搬送波入力端子の前に を挿入してやると、再生搬送波入力は1,−1,−1,1,1,−
1,−1,…となり、＋１か−１となる。したがって、乗算
器（27）は、QPSK信号のディジタル信号の補数をとるだ
けの選択となる。１の補数の場合は、乗算器（27）は、
排他的オア回路（27a）…で構成される。なお、２の補
数の場合はさらに１段の加算器を加えるだけとなる。
ずれた位置から90゜間隔でサンプリングすると、再生搬
送波入力は となるので、搬送波の最大振幅値を１としたときに、乗
算器（27）への再生搬送波入力端子の前に を挿入してやると、再生搬送波入力は1,−1,−1,1,1,−
1,−1,…となり、＋１か−１となる。したがって、乗算
器（27）は、QPSK信号のディジタル信号の補数をとるだ
けの選択となる。１の補数の場合は、乗算器（27）は、
排他的オア回路（27a）…で構成される。なお、２の補
数の場合はさらに１段の加算器を加えるだけとなる。
なお、QPSK回路（12）では、乗算器（27）と によるcos ωctの乗算の他に、乗算器（28）と によるそれと90゜位相のずれたsin ωctの乗算もあり、
この場合は、1,1,−1,−1,1,1,−1,−1,…となって同様
に、＋１と−１の乗算だけで行なえる。
この場合は、1,1,−1,−1,1,1,−1,−1,…となって同様
に、＋１と−１の乗算だけで行なえる。
「発明の効果」 本発明は上述のように、QPSK入力端子の後段にA/D変
換器を介在し、LPFにディジタル形を用い、位相検出器
とVCOとの間にD/A変換器を介在し、乗算器は、複数の排
他的オア回路からなり、VCOは、 を包含して構成したので、VCOからの再生搬送波を（2n
−１）π/4（ただし、ｎ＝１、２、３、４、…）でサン
プリングした値を、搬送波の最大振幅値を１としたとき
に するとA/D変換器の複数ビットのそれぞれ１の補数を得
ることができ、簡単で動作の早い、安定した４位相復調
回路を得ることができる。
換器を介在し、LPFにディジタル形を用い、位相検出器
とVCOとの間にD/A変換器を介在し、乗算器は、複数の排
他的オア回路からなり、VCOは、 を包含して構成したので、VCOからの再生搬送波を（2n
−１）π/4（ただし、ｎ＝１、２、３、４、…）でサン
プリングした値を、搬送波の最大振幅値を１としたとき
に するとA/D変換器の複数ビットのそれぞれ１の補数を得
ることができ、簡単で動作の早い、安定した４位相復調
回路を得ることができる。
第１図は本発明による４位相復調回路の乗算器の一実施
例を示すブロック図、第２図はディジタル処理用乗算器
のブロック図、第３図はアナログ処理用乗算器のブロッ
ク図、第４図はディジタル処理用４位相復調回路のブロ
ック図、第５図はアナログ処理用４位相復調回路のブロ
ック図、第６図は一般的な衛星放送受信器のブロック
図、第７図は波形図である。 （１）……放送衛星、（２）……パラボラアンテナ、
（３）……BSコンバータ、（４）……BSチューナ、
（５）……選局回路、（６）……FM復調回路、（７）…
…映像−音声分離回路、（８）……デエンファシス回
路、（９）……エネルギー拡散信号除去回路、（10）…
…テレビ受像機、（11）……映像入力端子、（12）……
４位相復調回路、（13）……、（14）……デエンファシ
ス回路、（15）……音声入力端子、（16）……QPSK入力
端子、（17）（18）……乗算器、（19）（20）……LP
F、（21）（22）……２値化器、（23）……位相差検出
器、（24）……VCO、（25）……−90゜移相器、（26）
……ビットクロック再生回路、（27）（28）……乗算
器、（29）（30）……LPF、（31）……A/D変換器、（3
2）……D/A変換器。
例を示すブロック図、第２図はディジタル処理用乗算器
のブロック図、第３図はアナログ処理用乗算器のブロッ
ク図、第４図はディジタル処理用４位相復調回路のブロ
ック図、第５図はアナログ処理用４位相復調回路のブロ
ック図、第６図は一般的な衛星放送受信器のブロック
図、第７図は波形図である。 （１）……放送衛星、（２）……パラボラアンテナ、
（３）……BSコンバータ、（４）……BSチューナ、
（５）……選局回路、（６）……FM復調回路、（７）…
…映像−音声分離回路、（８）……デエンファシス回
路、（９）……エネルギー拡散信号除去回路、（10）…
…テレビ受像機、（11）……映像入力端子、（12）……
４位相復調回路、（13）……、（14）……デエンファシ
ス回路、（15）……音声入力端子、（16）……QPSK入力
端子、（17）（18）……乗算器、（19）（20）……LP
F、（21）（22）……２値化器、（23）……位相差検出
器、（24）……VCO、（25）……−90゜移相器、（26）
……ビットクロック再生回路、（27）（28）……乗算
器、（29）（30）……LPF、（31）……A/D変換器、（3
2）……D/A変換器。
───────────────────────────────────────────────────── フロントページの続き (58)調査した分野(Int.Cl.6，ＤＢ名) H04L 27/00 - 27/38
Claims (1)
- 【請求項１】QPSK入力端子に入力したQPSK信号を２つに
分岐し、このQPSK信号から乗算器とLPFにてそれぞれ90
゜の位相差を有する２つのデータ情報成分を抜き出し、
２値化器を介して位相判別のための前記２つのデータ情
報成分の組合せを得るために復調出力端子へ送るととも
に、前記２つのデータ情報成分出力を位相検出器を介し
てVCOへ送り、このVCOの信号を前記一方のデータ情報成
分に90゜移相して乗算し、また、他方のデータ情報成分
をそのまま乗算することにより、入力した搬送波と再生
搬送波の位相差が０となるように制御するようにしたも
のにおいて、前記QPSK入力端子の後段にQPSK入力信号を
複数ビットのディジタル信号に変換するA/D変換器を介
在し、前記LPFにディジタル形を用い、前記位相検出器
とVCOとの間にD/A変換器を介在し、前記乗算器は、前記
A/D変換器の複数ビット出力端子をそれぞれの一方の入
力側に接続した複数の排他的オア回路からなり、前記VC
Oは、複数の排他的オア回路の他方の入力側に接続さ
れ、前記A/D変換器の複数ビットのそれぞれ１の補数を
得るために、前記VCOからの再生搬送波を（2n−１）π/
4（ただし、ｎ＝１、２、３、４、…）でサンプリング
した値を、搬送波の最大振幅値を１としたときに 回路を包含してなることを特徴とする４位相復調回路。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305099A JP2932291B2 (ja) | 1989-11-24 | 1989-11-24 | ４位相復調回路 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP1305099A JP2932291B2 (ja) | 1989-11-24 | 1989-11-24 | ４位相復調回路 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH03165646A JPH03165646A (ja) | 1991-07-17 |
| JP2932291B2 true JP2932291B2 (ja) | 1999-08-09 |
Family
ID=17941091
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP1305099A Expired - Lifetime JP2932291B2 (ja) | 1989-11-24 | 1989-11-24 | ４位相復調回路 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2932291B2 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2000017532A1 (en) * | 1998-09-22 | 2000-03-30 | Thomson Industries, Inc. | Pillow block bearing |
-
1989
- 1989-11-24 JP JP1305099A patent/JP2932291B2/ja not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| JPH03165646A (ja) | 1991-07-17 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JPH0787145A (ja) | Ａｆｃ回路 | |
| US5315619A (en) | Carrier recovery processor for a QAM television signal | |
| US4750214A (en) | Digital FM demodulator using delayed signal product with arctangent | |
| US9065709B1 (en) | Digital radio data system receiver methods and apparatus | |
| CA1075317A (en) | Qam phase jitter and frequency offset correction system | |
| US4862098A (en) | Continuous-wave-modulation detectors using prediction methods | |
| JP3366032B2 (ja) | キャリア同期用ｐｌｌ回路 | |
| JPH03502027A (ja) | デジタルテレビジョン受信機の音響チャンネル回路 | |
| JP2932291B2 (ja) | ４位相復調回路 | |
| EP0048729A1 (en) | STEREOPHONIC DECODER WITH AMPLITUDE MODULATION. | |
| JP2932290B2 (ja) | ４位相復調回路 | |
| JP2979326B2 (ja) | ４位相復調回路 | |
| JP2932288B2 (ja) | ４位相復調回路 | |
| US7457375B2 (en) | Timing extractor, timing extraction method, and demodulator having the timing extractor | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP2932289B2 (ja) | ４位相復調回路 | |
| JP2893496B2 (ja) | データ伝送回路 | |
| JP2993645B2 (ja) | ４位相復調回路 | |
| JPS5892162A (ja) | タイミング位相制御方法及びその装置 | |
| US5878084A (en) | Method and apparatus for recovering the independent bit streams from each of two co-channel frequency modulated carriers | |
| US7519141B2 (en) | Method for converting a real signal into a complex signal | |
| US6023614A (en) | Method for decoding a suppressed-carrier modulated signal in the presence of a pilot tone, particularly for FM signals | |
| Lawrence | On the use of polarity coincidence correlation techniques for differential phase-shift-keyed demodulation | |
| JP3017757B2 (ja) | ベースバンド遅延検波器 | |
| JP2545882B2 (ja) | データ再生装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20060119 |
|
| A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070920 |
|
| A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20071113 |
|
| A761 | Written withdrawal of application |
Free format text: JAPANESE INTERMEDIATE CODE: A761 Effective date: 20080111 |