JPS5892162A - タイミング位相制御方法及びその装置 - Google Patents
タイミング位相制御方法及びその装置Info
- Publication number
- JPS5892162A JPS5892162A JP56189305A JP18930581A JPS5892162A JP S5892162 A JPS5892162 A JP S5892162A JP 56189305 A JP56189305 A JP 56189305A JP 18930581 A JP18930581 A JP 18930581A JP S5892162 A JPS5892162 A JP S5892162A
- Authority
- JP
- Japan
- Prior art keywords
- circuit
- timing
- phase
- signal
- output
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/0079—Receiver details
- H04L7/0087—Preprocessing of received signal for synchronisation, e.g. by code conversion, pulse generation or edge detection
-
- G—PHYSICS
- G01—MEASURING; TESTING
- G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
- G01R19/00—Arrangements for measuring currents or voltages or for indicating presence or sign thereof
- G01R19/175—Indicating the instants of passage of current or voltage through a given value, e.g. passage through zero
-
- H—ELECTRICITY
- H03—ELECTRONIC CIRCUITRY
- H03K—PULSE TECHNIQUE
- H03K5/00—Manipulating of pulses not covered by one of the other main groups of this subclass
- H03K5/153—Arrangements in which a pulse is delivered at the instant when a predetermined characteristic of an input signal is present or at a fixed time interval after this instant
- H03K5/1536—Zero-crossing detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals
Landscapes
- Engineering & Computer Science (AREA)
- Computer Networks & Wireless Communication (AREA)
- Signal Processing (AREA)
- Physics & Mathematics (AREA)
- General Physics & Mathematics (AREA)
- Nonlinear Science (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
本発明はタイミング位相制御方法、更に詳しく言えばデ
ータモデム等において、受信変調信号からタイミング信
号成分を抽出し、ディジタル処理によって、上記タイミ
ング信号成分の位相と一定位相関係にめるタイミング信
号を得る方法および装置に係る。
ータモデム等において、受信変調信号からタイミング信
号成分を抽出し、ディジタル処理によって、上記タイミ
ング信号成分の位相と一定位相関係にめるタイミング信
号を得る方法および装置に係る。
Ｐ８に変調−？直交振幅変調等による変調信号を受信し
て、原信号（データ）を復調する場合には受信変調信号
からタイミング信号成分を抽出し、そのタイミング成分
と一定の位相関係のタイミング信号によって復調回路を
駆動する必要がめる。
て、原信号（データ）を復調する場合には受信変調信号
からタイミング信号成分を抽出し、そのタイミング成分
と一定の位相関係のタイミング信号によって復調回路を
駆動する必要がめる。
近時これらの復調装置は従来のアナログ回路からディジ
タル回路で構成するように変りっつめるがディジタル回
路で、上記タイミング位相制御を行なう几めには、ディ
ジタル回路のタイミング信号とタイミング信号成分の標
本化位相が一定となることが必要である。
タル回路で構成するように変りっつめるがディジタル回
路で、上記タイミング位相制御を行なう几めには、ディ
ジタル回路のタイミング信号とタイミング信号成分の標
本化位相が一定となることが必要である。
従来、ディジタル回路で上述のようなタイミング位相制
御を行なう方法としては受信変調信号からタイミング信
号成分を抽出し、これを一定の標本化周波数でサンプリ
ングし、そのサンプリングされたタイミング信号成分の
す／プル値が零又は零近傍となる位相を検出し、信号処
理回路のタイミング信号が上記サンプル値が零となる時
点（零り・へ点と呼ぶ）し一致するようにタイミ・グ位
相の制御を行なっていた。すなわち、上記サンプル時点
が抽出されたタイ、！／グ信号成分の零クロス点と一致
するように位相制御されていた。
御を行なう方法としては受信変調信号からタイミング信
号成分を抽出し、これを一定の標本化周波数でサンプリ
ングし、そのサンプリングされたタイミング信号成分の
す／プル値が零又は零近傍となる位相を検出し、信号処
理回路のタイミング信号が上記サンプル値が零となる時
点（零り・へ点と呼ぶ）し一致するようにタイミ・グ位
相の制御を行なっていた。すなわち、上記サンプル時点
が抽出されたタイ、！／グ信号成分の零クロス点と一致
するように位相制御されていた。
しかしながら、変調信号の周波数と復刺器を構成する信
号処理装置におけるタイミング信号の周波数との関係で
はタイミング信号成分の零クロス点とサンプリング点で
０でない一定の位相差を持つようにしなけｎばならない
場合がるる。上記の場合に従来の零クロス点とサンプリ
ング点を合する方法を適用するためには、サンプリング
周波数を極めて高くしたり、サンプリング点間に内挿を
行なう必要がめる。しかし、ディジタル処理回路ではサ
ンプリング毎に処理を行なうので、サンプリング周波数
を増すことは望ましくない。例えばマイクロ・プロセッ
サ等で処理する場合、処理速度の関係で不都合をきたす
。又内挿を行なう場合も同様にディジタル処理量を増し
て望ましくない。
号処理装置におけるタイミング信号の周波数との関係で
はタイミング信号成分の零クロス点とサンプリング点で
０でない一定の位相差を持つようにしなけｎばならない
場合がるる。上記の場合に従来の零クロス点とサンプリ
ング点を合する方法を適用するためには、サンプリング
周波数を極めて高くしたり、サンプリング点間に内挿を
行なう必要がめる。しかし、ディジタル処理回路ではサ
ンプリング毎に処理を行なうので、サンプリング周波数
を増すことは望ましくない。例えばマイクロ・プロセッ
サ等で処理する場合、処理速度の関係で不都合をきたす
。又内挿を行なう場合も同様にディジタル処理量を増し
て望ましくない。
したがって、本発明の目的は、サンプリング周波数を高
くすることなく、抽出されたタイミング信号の零クロス
点が処理回路のタイミング信号るるいはサンプリング点
と一定の位相差を有するようなタイミング位相制御方法
を実現することでるる。
くすることなく、抽出されたタイミング信号の零クロス
点が処理回路のタイミング信号るるいはサンプリング点
と一定の位相差を有するようなタイミング位相制御方法
を実現することでるる。
本発明は上記目的を達成するため、タイミング信号成分
の零クロス点を検出し、信号処理装置のタイミング位相
の制御をディジタル処理で行なう方法において、受信信
号から抽出されたタイミング信号成分を一定の位相量だ
け位相シフトし、その位相シフトさｎ７？、タイミング
信号成分の零クロス点を検出し、上記検出された零クロ
ス点にタイミング信号が一致するように位相制御を行な
うようにしたものである。
の零クロス点を検出し、信号処理装置のタイミング位相
の制御をディジタル処理で行なう方法において、受信信
号から抽出されたタイミング信号成分を一定の位相量だ
け位相シフトし、その位相シフトさｎ７？、タイミング
信号成分の零クロス点を検出し、上記検出された零クロ
ス点にタイミング信号が一致するように位相制御を行な
うようにしたものである。
上記タイミング位相成分の移相を行なう方法として好ま
しい実施形態としては、抽出されたタイミング信号成分
のサンプル信号に一定数を掛けた信号と上記タイミング
信号成分をサンプル周期遅延した信号に他の定数を掛け
た信号との和を用いる。そして、上記定数の設定によっ
てサンプル点と零クロス点の位相差を任意に設定するこ
とができるので、以下の実方例によって説明するように
周波数を高くすることなく、所望のタイミング位相制御
を行なうことができる。
しい実施形態としては、抽出されたタイミング信号成分
のサンプル信号に一定数を掛けた信号と上記タイミング
信号成分をサンプル周期遅延した信号に他の定数を掛け
た信号との和を用いる。そして、上記定数の設定によっ
てサンプル点と零クロス点の位相差を任意に設定するこ
とができるので、以下の実方例によって説明するように
周波数を高くすることなく、所望のタイミング位相制御
を行なうことができる。
以下実施例によって本発明の詳細な説明する。
第１図は本発明によるタイミング位相制御方法を実施し
た、データモデムの位相制御部の構成を示す。
た、データモデムの位相制御部の構成を示す。
入力端子１に加えられた受信ｆ！ＩＩＩ（例えば直交振
幅変調）信号は第１のサンプリング回路３でサンプリン
グされ、アナログディジタル（Ａ／Ｄ）変換回路及び復
調器４でディジタル化され次ベースバンドの信号に変換
され、その一部は自動等化器１６、出力端子を介して復
号回路（図示せず）の信号処理回路に加えられる。
幅変調）信号は第１のサンプリング回路３でサンプリン
グされ、アナログディジタル（Ａ／Ｄ）変換回路及び復
調器４でディジタル化され次ベースバンドの信号に変換
され、その一部は自動等化器１６、出力端子を介して復
号回路（図示せず）の信号処理回路に加えられる。
又、Ａ／Ｄ変換回路及び復調器４の出力の一部はタイミ
ング信号成分抽出回路５に加えられる。
ング信号成分抽出回路５に加えられる。
この回路５はディジタル狭帯域フィルタ等によって構成
され、データ（情報］信号成分からタイミング信号Ｘｔ
−抽出するためのもので、一般に知られてφる回路（ガ
えば％ ＩＪ、ＦＲＡＮＫ［（：ａｒｒｉｅｒ ａｎ
ｄ Ｂｉｔ ３ｙｏｃｈｒｏｎｉｚａｔｉｏｎｔｎ
Ｄａｔａ Ｃｏｎｍｕｎｉｃａｔｉｏｎ−Ａ
ＴｕｔｏｒｉａｌＢｅｖｔｅｗ Ｊ Ｉ ＥＥＥ
ｔｒａｎｓ ｏｎ Ｃｏｍｕｍｕｎ 。
され、データ（情報］信号成分からタイミング信号Ｘｔ
−抽出するためのもので、一般に知られてφる回路（ガ
えば％ ＩＪ、ＦＲＡＮＫ［（：ａｒｒｉｅｒ ａｎ
ｄ Ｂｉｔ ３ｙｏｃｈｒｏｎｉｚａｔｉｏｎｔｎ
Ｄａｔａ Ｃｏｎｍｕｎｉｃａｔｉｏｎ−Ａ
ＴｕｔｏｒｉａｌＢｅｖｔｅｗ Ｊ Ｉ ＥＥＥ
ｔｒａｎｓ ｏｎ Ｃｏｍｕｍｕｎ 。
ＶＯｌ、 Ｃ０Ｍ−２８，Ｎｏ−８ＡＬｌｇ、 １９８
０） ｆｉｌ使用される。抽出されたタイミング信号成
分は移相シフト回路６に加えられる。移相シフト四路は
本発明実施の要部をなすものでタイミング信号成分を入
力とし、タイミング信号成分Ｘの零クロス点が次に述べ
、る第２のす／プリング回路７のサンプリング点と一致
するような位相に移相する。この回路については後に更
に詳細に説明する。第２のす／プリ／グ回路はタイミン
グ信号成分の周波数と等しい周波数で、上記移相回路の
出カイぎ号をサンプリングする回路でめる。符号識別ｔ
［２１路８は２値量子化回路８と共にサンプル憧の極性
をタイミング信号成分の同−周期単位で調べ、２値レベ
ルの信号に変換し、ループフィルタ１１に加えて、ディ
ジタルＶＣＯの制御信号とする。もし、ループフィルタ
１１の出力が０となれば移相回路６の出力の零クロス点
は第２のサンプリング１路のサンプル点と一致している
。ことになり、又その正、負によって、ディジタルパル
ス発振器１５からのパルス−をパルス付加除去回路１′
３でパルスを付加したり、削除したりする。分周器１２
によって分局すると所定の位相制御されたサンプリング
パルスが発生し、一部は第１のサンプリング回路のサン
プル時点るるいは等化器１６に使用されるタイミング時
点を決定し、１部は更に分局器１ｏによってカウントダ
ウンして第２のサンプリング回路７のサンブリ、ング点
を決定する。具体的に周波の関係を示せば、タイミング
信号成分の周波数１．６ＫＨ１部発振器１４０周波数Ｉ
ＭＨ”％分周期１２の出力の周波数９．６ Ｋ Ｈ”
ｓ分周器１０の出力の周波数１．６ Ｋ Ｈ！でるる。
０） ｆｉｌ使用される。抽出されたタイミング信号成
分は移相シフト回路６に加えられる。移相シフト四路は
本発明実施の要部をなすものでタイミング信号成分を入
力とし、タイミング信号成分Ｘの零クロス点が次に述べ
、る第２のす／プリング回路７のサンプリング点と一致
するような位相に移相する。この回路については後に更
に詳細に説明する。第２のす／プリ／グ回路はタイミン
グ信号成分の周波数と等しい周波数で、上記移相回路の
出カイぎ号をサンプリングする回路でめる。符号識別ｔ
［２１路８は２値量子化回路８と共にサンプル憧の極性
をタイミング信号成分の同−周期単位で調べ、２値レベ
ルの信号に変換し、ループフィルタ１１に加えて、ディ
ジタルＶＣＯの制御信号とする。もし、ループフィルタ
１１の出力が０となれば移相回路６の出力の零クロス点
は第２のサンプリング１路のサンプル点と一致している
。ことになり、又その正、負によって、ディジタルパル
ス発振器１５からのパルス−をパルス付加除去回路１′
３でパルスを付加したり、削除したりする。分周器１２
によって分局すると所定の位相制御されたサンプリング
パルスが発生し、一部は第１のサンプリング回路のサン
プル時点るるいは等化器１６に使用されるタイミング時
点を決定し、１部は更に分局器１ｏによってカウントダ
ウンして第２のサンプリング回路７のサンブリ、ング点
を決定する。具体的に周波の関係を示せば、タイミング
信号成分の周波数１．６ＫＨ１部発振器１４０周波数Ｉ
ＭＨ”％分周期１２の出力の周波数９．６ Ｋ Ｈ”
ｓ分周器１０の出力の周波数１．６ Ｋ Ｈ！でるる。
＃Ｉ３図は上記移相回路６の構成を示す図で、タイミン
グ着号成分抽出（ロ）路５からの出力信号Ｘ１は一部は
乗算器１７で定数に１が乗ぜられ、又出力信号Ｘ。、の
他の一部はサンプリング周期に等しい遅延時間Ｔを有す
る遅延素子１８で遅延を受けた後、乗算器２０で定数に
、が乗ぜられる。２つの乗算器の出力は加算器１９で加
算され信号Ｙ、となる。
グ着号成分抽出（ロ）路５からの出力信号Ｘ１は一部は
乗算器１７で定数に１が乗ぜられ、又出力信号Ｘ。、の
他の一部はサンプリング周期に等しい遅延時間Ｔを有す
る遅延素子１８で遅延を受けた後、乗算器２０で定数に
、が乗ぜられる。２つの乗算器の出力は加算器１９で加
算され信号Ｙ、となる。
サンプリング回路６の出力信号であるサンプル信号Ｘ、
Ｆｉ正弦波であり ）（、：Ａｃｏｓ（ｎωＴ）・・・・・・・・・・・・
（１）で表わせる。ここで、ｎはサンプルの順を示す整
数、人は常数、ωはタイミング信号成分の角周波数であ
る。
Ｆｉ正弦波であり ）（、：Ａｃｏｓ（ｎωＴ）・・・・・・・・・・・・
（１）で表わせる。ここで、ｎはサンプルの順を示す整
数、人は常数、ωはタイミング信号成分の角周波数であ
る。
同様に遅延素子１８の出力Ｘ。、は
Ｘａ＋ｔ ＝ＡＣＯ５（（’ ＋ １３ （ｄＴ） ”
””” （２）となる。加算器１９の出力Ｙゎは Ｙ、＝に、Ｘ、＋に、Ｘ、、。
””” （２）となる。加算器１９の出力Ｙゎは Ｙ、＝に、Ｘ、＋に、Ｘ、、。
＝ ｋｌＡＣＯ５（ｎ Ｑｌ ’ｌ’ ） −１−に、
Ａｃｏｓ（（ｎ＋υωＴ） ＝’Ａ（ｋｌｃｏｓ（ｎω’ｌ’）＋に、ｃｏｓ（（ｎ
＋１）ωＴ）＝ Ａ’ωｓ（ｎωＴ＋ψ） ・・・・・
・・・・・・・ （３）となり、タイミング抽出成分を
ψだけ移相した信号となる。
Ａｃｏｓ（（ｎ＋υωＴ） ＝’Ａ（ｋｌｃｏｓ（ｎω’ｌ’）＋に、ｃｏｓ（（ｎ
＋１）ωＴ）＝ Ａ’ωｓ（ｎωＴ＋ψ） ・・・・・
・・・・・・・ （３）となり、タイミング抽出成分を
ψだけ移相した信号となる。
ここで Ａ′：Ａ＄丁弓覆７ｓｉｎ”Ｔしたがって、Ｙ
、が０になるようにサンプリングタイミングの位相制御
を、符号識別回路８．２値を子化回路９、ループ、フィ
ルタ１１．パルス付加除去回路１３、分周器１３．１０
および第２のす／プリング回路７の位相制御ループによ
って制御を行なえば、入力信号のタイミング成分のゼロ
クロス点とサンプル点との関係は第４図に示すように相
隣るサンプル時点ｔ、とｔｌ、１の間に位相ψをなす所
にゼロクロス点が来るように設定できる。ＴＦ′ｉサン
プリング周波数によって決まシ、これを決定すｎは一義
的に決まるので、定数Ｊｓｋ、によって希望の位相差ψ
にすることができる。
、が０になるようにサンプリングタイミングの位相制御
を、符号識別回路８．２値を子化回路９、ループ、フィ
ルタ１１．パルス付加除去回路１３、分周器１３．１０
および第２のす／プリング回路７の位相制御ループによ
って制御を行なえば、入力信号のタイミング成分のゼロ
クロス点とサンプル点との関係は第４図に示すように相
隣るサンプル時点ｔ、とｔｌ、１の間に位相ψをなす所
にゼロクロス点が来るように設定できる。ＴＦ′ｉサン
プリング周波数によって決まシ、これを決定すｎは一義
的に決まるので、定数Ｊｓｋ、によって希望の位相差ψ
にすることができる。
つまり、サンプリング点以外にタイミング信号成分の零
クロス点がめる場合に、その位相でタイミング信号の位
相の制御ができるのである。
クロス点がめる場合に、その位相でタイミング信号の位
相の制御ができるのである。
ま友、本実施例では遅延回路の遅延時間をサンブリフグ
間隔Ｔとしたが、轡にＴである必要はなく、整数倍であ
っても同様である。
間隔Ｔとしたが、轡にＴである必要はなく、整数倍であ
っても同様である。
ｗＩ、ｌの定数に１が１の場合には乗算回路９は不要と
なり、第５図に示すような構成でよい。
なり、第５図に示すような構成でよい。
更に、＊２の定数ｋｌが１の場合、ある−は第１の定数
に１、第２の定数に、がともに１の場合には、ＷＪ６図
、第７図に示すよりなｍｇでよい。
に１、第２の定数に、がともに１の場合には、ＷＪ６図
、第７図に示すよりなｍｇでよい。
また、サンプリング点と零クロス点との位相が同じ場合
には、第３図に示した構成のうち第２の定数に、を０に
すればよい。
には、第３図に示した構成のうち第２の定数に、を０に
すればよい。
第８図は上記移相回路７部の他の実施例の構成を示すも
ので、ｌｊＩ、３図に示した実施例の遅延素子の代りに
同一分周比で位相差が時間Ｔ異なる分局器１０−１およ
び１０−２によってタイミング信号抽出回路５の出力金
それぞれサンブリ／グ回路６−１および６−２によって
サンプリングしたものである他の部分は前述した同一番
号を付したものと同一の構成である。
ので、ｌｊＩ、３図に示した実施例の遅延素子の代りに
同一分周比で位相差が時間Ｔ異なる分局器１０−１およ
び１０−２によってタイミング信号抽出回路５の出力金
それぞれサンブリ／グ回路６−１および６−２によって
サンプリングしたものである他の部分は前述した同一番
号を付したものと同一の構成である。
以上の実施例は本発明実施の専用回路で構成した場合を
示したが、ディジタル回路で構成する几め、いわゆるマ
イクロコンピュータのような信号処理回路で上記移相処
理を行なうことができる。
示したが、ディジタル回路で構成する几め、いわゆるマ
イクロコンピュータのような信号処理回路で上記移相処
理を行なうことができる。
すなわち、第９図に示すように、コモ／バス２１を介し
てマイクロプロセッサ２２、ＲＡＭ２３、ＲＯＭ２４、
乗算器２５および加算器を結合し、入出力装置（Ｉｌｏ
）（図示せず）を介して、上記す／プリング回路６、符
号識別回路８に結合し、第１θ図のフローチャートに示
すような処理を行なう。すなわち、サンプリング（ロ）
路６からの標本値をＩｌｏを介して、ＲＡＭ２３に、周
期Ｔ間隔もしくはそれ以下で順次格納する。上記ＲＡＭ
２３からの標本値Ｘ、や、およびＸｍ、な゛らびＲＯＭ
２４の中に格納された定数に、およびに、をフローチャ
ートに示すような処理をプログラムをＴ秒間隔で実行す
ることによって上記（３）式の演算がＴ秒毎に行なわれ
ることは明らかである。′なお、上記乗算器２５、加算
器２６を除きマイクロプロセッサ２２が高速動作が可能
なときはソフトウェアによってプログラムによって実現
できる。
てマイクロプロセッサ２２、ＲＡＭ２３、ＲＯＭ２４、
乗算器２５および加算器を結合し、入出力装置（Ｉｌｏ
）（図示せず）を介して、上記す／プリング回路６、符
号識別回路８に結合し、第１θ図のフローチャートに示
すような処理を行なう。すなわち、サンプリング（ロ）
路６からの標本値をＩｌｏを介して、ＲＡＭ２３に、周
期Ｔ間隔もしくはそれ以下で順次格納する。上記ＲＡＭ
２３からの標本値Ｘ、や、およびＸｍ、な゛らびＲＯＭ
２４の中に格納された定数に、およびに、をフローチャ
ートに示すような処理をプログラムをＴ秒間隔で実行す
ることによって上記（３）式の演算がＴ秒毎に行なわれ
ることは明らかである。′なお、上記乗算器２５、加算
器２６を除きマイクロプロセッサ２２が高速動作が可能
なときはソフトウェアによってプログラムによって実現
できる。
以上実施例によって説明したように、本発明ではサンプ
リングされ次信号を単なる乗算と加算によって、移相す
るために、サンプリング点とタイミング信号の成分の零
クロス点を一定の位相関係に設定できるのでサンプリン
グ周波数を上げる必要がない。また、内挿による膨大な
処理量が増すこともない、更に処理量が多くできない場
合に、多少の位相差を容認し、性能の劣化を誘因してい
たが、そのような性能の劣化もない。
リングされ次信号を単なる乗算と加算によって、移相す
るために、サンプリング点とタイミング信号の成分の零
クロス点を一定の位相関係に設定できるのでサンプリン
グ周波数を上げる必要がない。また、内挿による膨大な
処理量が増すこともない、更に処理量が多くできない場
合に、多少の位相差を容認し、性能の劣化を誘因してい
たが、そのような性能の劣化もない。
また％ Ｊ ｍ Ｊの値を正、負を含めいろいろと組合
わせることにより、サンプリングＸ、と−Ｘ□１との間
だけでなく、それ以外の総ての点に零クロス点を持つよ
うな位相にもすることが可能である。
わせることにより、サンプリングＸ、と−Ｘ□１との間
だけでなく、それ以外の総ての点に零クロス点を持つよ
うな位相にもすることが可能である。
第１図は本発明によるタイミング位相制御方法を実施し
たモデムの位相制御部の構成を示す図、り 第２図および第に図は実施例の動作説明のための信号波
形図、第３図、第５図、第６図、第７図。 第８図は実施例の要部をなす移相回路の回路図、第９図
は上記移相回路をマイクロプロセッサで実施する場合の
構成図、第１０図は上記第９図の動作説明のためのフロ
ーチャート図である。 １・・・入力端子、２・・・出力端子、３，７・・・す
／プリング回路、４・・・Ａ／Ｄ変換器及び復調器、５
・・・タイミング信号成分抽出回路、６・・・移相回路
、８・・・符号識別回路、９・・・２値量子化回路％
１０．１２・・・分周器、１１・・・ループフィルタ
、１３・・・パルス付加除去回路、１４・・・パルス発
振器、１５・・・ディジタルＶＣＯ％ １６−・・等
化器、１７，２０．２５・・・乗算器、１８・・・遅延
素子、１９．２６・・・加算器、２１・・・コモンバス
、２２・・・マイクロプロセッサ、２３・・・ＲＡＭ、
２４・・・ＲＯＭ。 ｘ Ｉ 図 第２ 図 ｖＪ３ 図 第 ４ 口 第 ５Ｉ２１ 蜀６ 図 第 ７ 図 η δ 図 ＹＪ ｑ ロ ｆＪｔｏ 図
たモデムの位相制御部の構成を示す図、り 第２図および第に図は実施例の動作説明のための信号波
形図、第３図、第５図、第６図、第７図。 第８図は実施例の要部をなす移相回路の回路図、第９図
は上記移相回路をマイクロプロセッサで実施する場合の
構成図、第１０図は上記第９図の動作説明のためのフロ
ーチャート図である。 １・・・入力端子、２・・・出力端子、３，７・・・す
／プリング回路、４・・・Ａ／Ｄ変換器及び復調器、５
・・・タイミング信号成分抽出回路、６・・・移相回路
、８・・・符号識別回路、９・・・２値量子化回路％
１０．１２・・・分周器、１１・・・ループフィルタ
、１３・・・パルス付加除去回路、１４・・・パルス発
振器、１５・・・ディジタルＶＣＯ％ １６−・・等
化器、１７，２０．２５・・・乗算器、１８・・・遅延
素子、１９．２６・・・加算器、２１・・・コモンバス
、２２・・・マイクロプロセッサ、２３・・・ＲＡＭ、
２４・・・ＲＯＭ。 ｘ Ｉ 図 第２ 図 ｖＪ３ 図 第 ４ 口 第 ５Ｉ２１ 蜀６ 図 第 ７ 図 η δ 図 ＹＪ ｑ ロ ｆＪｔｏ 図
Claims (1)
- 【特許請求の範囲】 １、受信信号からタイミング信号成分を抽出し、そのタ
イミング信号成分の標本点と零クロス点を一定の位相関
係とすることによって信号処理装置のタイミング位相の
制御を行なう方法において、上記タイミング信号成分を
一定の位相量だけ移相シフトし、その位相シフトさＫた
信号成分の零クロス点と上記タイミング信号成分の標本
的が一致するように位相を制御するタイミング位相制御
方法。 ２、第１項記載の位相制御方法において、上記移相シフ
トを上記タイミング信号成分をサンプリングし、そのサ
ンプリング信号に第１の定数を掛は次ものと上記サンプ
リング信号をサンプリング周期の整数倍遅延した信号に
第２の定数を掛けたものとを加算することによって行な
うことを特徴とするタイミング位相制御方法。 ３、受信信号からタイミング信号成分を抽出するタイミ
ング成分抽出回路、上記タイミング信号成分をディジタ
ル信号発振器の出力によって標本化する標本化回路、上
記標本化回路の出力信号を移相する移相回路、上記移相
された信号の零クロス点を検出する検出回路、上記検出
回路の出力によって上記ディジタル信号発振器の位相を
制御する制御回路とを具備してなることを特徴とするタ
イミング位相制御回路。 ４、第３項記載のタイミング位相制御回路において、上
記位相回路は上記標本化回路の出力信号に第１の定数を
掛ける第１の乗算回路と、上記標本化回路の出力信号を
標本化周期の整数倍遅延する遅延手段と、上記遅延手段
の出力に第２の定数を掛ける第２の乗算回路と、上記第
１及び第２の乗算器の出力を加算する加算回路とからな
るタイミング位相制御回路。 ５、第４項記載のタイミング位相制御回路におい□て、
上記第１及び第２の定数の少なくとも一方が１であるタ
イミング位相制御回路。 ６、第３項記載のタイミング位相制御回路において、上
記検出回路は移相回路の出力を標本化周期で信号の極性
を判別する符号識別（ロ）路からなり、上記ディジタル
信号発振器の位相を制御する制御回路は上記符号識別回
路の出力を２値の信号にする蓄子化回路と上記量子化（
ロ）路の出力をｐ波するループフィルタと、上記ループ
フィルタの打力によってパルス発振器の出力パルスのパ
ルスを加減パルス付加除去回路で構成されたタイミング
位相制御回路。
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189305A JPS5892162A (ja) | 1981-11-27 | 1981-11-27 | タイミング位相制御方法及びその装置 |
| US06/444,225 US4535295A (en) | 1981-11-27 | 1982-11-24 | Method and device for controlling the phase of timing signal |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP56189305A JPS5892162A (ja) | 1981-11-27 | 1981-11-27 | タイミング位相制御方法及びその装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS5892162A true JPS5892162A (ja) | 1983-06-01 |
Family
ID=16239107
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP56189305A Pending JPS5892162A (ja) | 1981-11-27 | 1981-11-27 | タイミング位相制御方法及びその装置 |
Country Status (2)
| Country | Link |
|---|---|
| US (1) | US4535295A (ja) |
| JP (1) | JPS5892162A (ja) |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61273038A (ja) * | 1985-05-28 | 1986-12-03 | Nec Corp | クロツク同期回路 |
| WO2004062223A1 (ja) * | 2002-12-27 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd. | シンボル位置検出装置およびシンボル位置検出方法 |
| RU2626332C1 (ru) * | 2016-07-27 | 2017-07-26 | Негосударственное (частное) образовательное учреждение высшего профессионального образования "Институт радиоэлектроники, сервиса и диагностики" | Способ демодуляции сигнала |
Families Citing this family (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US4965524A (en) * | 1988-06-09 | 1990-10-23 | National Semiconductor Corp. | Glitch free clock select |
| US5121061A (en) * | 1990-08-16 | 1992-06-09 | Milton Roy Company | Phase correction for streaming current signal |
| US5391996A (en) * | 1993-11-19 | 1995-02-21 | General Instrument Corporation Of Delaware | Techniques for generating two high frequency signals with a constant phase difference over a wide frequency band |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527715A (en) * | 1978-08-18 | 1980-02-28 | Toshiba Corp | Voltage control type phase shifter |
| JPS5546659A (en) * | 1978-09-29 | 1980-04-01 | Fujitsu Ltd | Data information reproduction system |
| JPS5640541A (en) * | 1979-09-06 | 1981-04-16 | Coal Industry Patents Ltd | Laminated heat insulating board |
Family Cites Families (10)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5239305A (en) * | 1975-09-25 | 1977-03-26 | Hitachi Ltd | Code transmission system |
| US4114111A (en) * | 1977-05-23 | 1978-09-12 | Winters Paul N | Constant phase delay network having a coherent reference |
| GB2026796B (en) * | 1978-07-14 | 1982-09-29 | Fujitsu Ltd | Clock synchronization circuit |
| JPS5575359A (en) * | 1978-12-01 | 1980-06-06 | Pioneer Electronic Corp | Phase control unit |
| US4216543A (en) * | 1979-02-26 | 1980-08-05 | Rockwell International Corporation | Means for deriving baud timing from an available AC signal |
| US4246546A (en) * | 1979-04-05 | 1981-01-20 | Motorola, Inc. | Apparatus and method for locking a PLL onto a selected offset frequency sideband |
| US4290022A (en) * | 1979-04-16 | 1981-09-15 | General Electric Company | Digitally programmable phase shifter |
| US4344179A (en) * | 1980-11-07 | 1982-08-10 | Motorola Inc. | Clock synchronizer and data detector |
| GB2089609A (en) * | 1980-12-12 | 1982-06-23 | Philips Electronic Associated | Clock pulse phase shifter |
| US4388595A (en) * | 1981-03-26 | 1983-06-14 | Bell Telephone Laboratories, Incorporated | Apparatus and method for removing bias distortion from a product demodulator |
-
1981
- 1981-11-27 JP JP56189305A patent/JPS5892162A/ja active Pending
-
1982
- 1982-11-24 US US06/444,225 patent/US4535295A/en not_active Expired - Lifetime
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS5527715A (en) * | 1978-08-18 | 1980-02-28 | Toshiba Corp | Voltage control type phase shifter |
| JPS5546659A (en) * | 1978-09-29 | 1980-04-01 | Fujitsu Ltd | Data information reproduction system |
| JPS5640541A (en) * | 1979-09-06 | 1981-04-16 | Coal Industry Patents Ltd | Laminated heat insulating board |
Cited By (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPS61273038A (ja) * | 1985-05-28 | 1986-12-03 | Nec Corp | クロツク同期回路 |
| WO2004062223A1 (ja) * | 2002-12-27 | 2004-07-22 | Matsushita Electric Industrial Co., Ltd. | シンボル位置検出装置およびシンボル位置検出方法 |
| RU2626332C1 (ru) * | 2016-07-27 | 2017-07-26 | Негосударственное (частное) образовательное учреждение высшего профессионального образования "Институт радиоэлектроники, сервиса и диагностики" | Способ демодуляции сигнала |
Also Published As
| Publication number | Publication date |
|---|---|
| US4535295A (en) | 1985-08-13 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US6067329A (en) | VSB demodulator | |
| KR970007618B1 (ko) | 자동 주파수 제어(afc)회로 | |
| US4583048A (en) | MSK digital demodulator for burst communications | |
| JP2541588B2 (ja) | 搬送波再生回路 | |
| US4750214A (en) | Digital FM demodulator using delayed signal product with arctangent | |
| US4887280A (en) | System for detecting the presence of a signal of a particular data rate | |
| US5524126A (en) | Symbol timing recovery using fir data interpolators | |
| KR960039596A (ko) | 주파수 변조 신호 복조 회로 및 이를 채용한 통신 터미날 장비 | |
| JPS5892162A (ja) | タイミング位相制御方法及びその装置 | |
| US5530382A (en) | Delayed detection type demodulator | |
| JPH04172840A (ja) | 復調装置 | |
| US5442656A (en) | Timing extraction device and data transmission device using the timing extraction device | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| AU650170B2 (en) | Phase divider for complex signals | |
| JPH05211535A (ja) | 復調器のａｆｃ回路 | |
| JPS6115610B2 (ja) | ||
| JP2555140B2 (ja) | サンプリング位相制御装置 | |
| US6914945B2 (en) | Clock recovery circuit | |
| JP2932291B2 (ja) | ４位相復調回路 | |
| JP2901427B2 (ja) | Ｆｍ復調器 | |
| JP2587160B2 (ja) | Ｏｑｐｓｋ用逆変調型復調回路 | |
| JP2003234791A (ja) | シンボルタイミング検出方法 | |
| RU2038703C1 (ru) | Цифровой приемник дискретных сигналов с "вращающейся фазой" | |
| JP2979326B2 (ja) | ４位相復調回路 | |
| JPH0626345B2 (ja) | Ｆｓｋ信号復調器 |