JP2555140B2 - サンプリング位相制御装置 - Google Patents
サンプリング位相制御装置Info
- Publication number
- JP2555140B2 JP2555140B2 JP63082329A JP8232988A JP2555140B2 JP 2555140 B2 JP2555140 B2 JP 2555140B2 JP 63082329 A JP63082329 A JP 63082329A JP 8232988 A JP8232988 A JP 8232988A JP 2555140 B2 JP2555140 B2 JP 2555140B2
- Authority
- JP
- Japan
- Prior art keywords
- sampling
- signal
- output
- phase
- timing
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
- Synchronisation In Digital Transmission Systems (AREA)
Description
【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多相位相変調や振幅位相変調等により変調
された受信変調波からデータを得るための装置に係り、
特に、受信変調波の復調出力からデータを抽出するため
のサンプリング信号の、位相を制御するサンプリング位
相制御装置に関するものである。
された受信変調波からデータを得るための装置に係り、
特に、受信変調波の復調出力からデータを抽出するため
のサンプリング信号の、位相を制御するサンプリング位
相制御装置に関するものである。
この種の従来の装置としては、例えば、特開昭60−22
3243号公報に記載されている様に、受信変調波から抽出
したタイミング信号をサンプリング信号によってサンプ
リングし、そして、２つのサンプリングされたタイミン
グ信号の値を除算し、その結果にアークタンジェント
（tan-1）の演算を施すことにより、零クロス点を検出
し、この検出された信号によって前記サンプリング信号
の位相制御を行うようにしていた。
3243号公報に記載されている様に、受信変調波から抽出
したタイミング信号をサンプリング信号によってサンプ
リングし、そして、２つのサンプリングされたタイミン
グ信号の値を除算し、その結果にアークタンジェント
（tan-1）の演算を施すことにより、零クロス点を検出
し、この検出された信号によって前記サンプリング信号
の位相制御を行うようにしていた。
上記した従来技術では、アークタンジェント（ta
n-1）の演算を行う必要があり、その為、その演算を演
算回路を用いて行う場合には、回路構成が複雑となった
り、或いは、シグナルプロセッサや汎用マイクロコンピ
ュータを用いて行う場合には、ソフト量が膨大となった
りするという問題があった。また、アークタンジェント
（tan-1）の変換テーブルを持つROM（リード・オンリー
・メモリ）を用いる場合には、ROMの容量が大きくなっ
てしまうと共に、その容量の制限から、サンプリング信
号の位相制御の精度が悪くなってしまうという問題があ
った。
n-1）の演算を行う必要があり、その為、その演算を演
算回路を用いて行う場合には、回路構成が複雑となった
り、或いは、シグナルプロセッサや汎用マイクロコンピ
ュータを用いて行う場合には、ソフト量が膨大となった
りするという問題があった。また、アークタンジェント
（tan-1）の変換テーブルを持つROM（リード・オンリー
・メモリ）を用いる場合には、ROMの容量が大きくなっ
てしまうと共に、その容量の制限から、サンプリング信
号の位相制御の精度が悪くなってしまうという問題があ
った。
本発明の目的は、上記した従来技術の問題点を解決
し、複雑な演算処理を行うことなく、精度の良いサンプ
リング信号の位相制御を行うことができるサンプリング
位相制御装置を提供することにある。
し、複雑な演算処理を行うことなく、精度の良いサンプ
リング信号の位相制御を行うことができるサンプリング
位相制御装置を提供することにある。
上記した目的を達成するために、本発明によるサンプ
リング位相制御装置は、入力された受信変調波を第１の
サンプリング信号によりサンプリングする第１のサンプ
リング手段と、該第１のサンプリング手段からのサンプ
リング出力を復調する復調手段と、該復調手段からの復
調出力を前記第１のサンプリング信号に同期した第２の
サンプリング信号によりサンプリングする第２のサンプ
リング手段と、前記復調手段からの復調出力よりタイミ
ング信号を抽出するタイミング信号抽出手段と、抽出さ
れた前記タイミング信号を前記第１のサンプリング信号
のサンプル周期毎に遅延する（ｎ−１）個の遅延手段
と、前記タイミング信号抽出手段出力と、前記（ｎ−
１）個の遅延手段出力と、のそれぞれの出力であるｎ個
のタイミング信号から、値の大小を判別して、少なくと
も３つのタイミング信号値を選択し、かつそれぞれの選
択タイミング信号値が前記遅延手段を何段通過したかを
示す情報を出力する判別手段と、該判別手段からの出力
に基づいて前記第２のサンプリング信号と前記復調手段
の復調出力との位相差を算出する位相差算出手段と、該
位相差が所望の位相差となるように前記第２のサンプリ
ング信号の位相差を制御する制御手段と、を有して成る
ものとした。
リング位相制御装置は、入力された受信変調波を第１の
サンプリング信号によりサンプリングする第１のサンプ
リング手段と、該第１のサンプリング手段からのサンプ
リング出力を復調する復調手段と、該復調手段からの復
調出力を前記第１のサンプリング信号に同期した第２の
サンプリング信号によりサンプリングする第２のサンプ
リング手段と、前記復調手段からの復調出力よりタイミ
ング信号を抽出するタイミング信号抽出手段と、抽出さ
れた前記タイミング信号を前記第１のサンプリング信号
のサンプル周期毎に遅延する（ｎ−１）個の遅延手段
と、前記タイミング信号抽出手段出力と、前記（ｎ−
１）個の遅延手段出力と、のそれぞれの出力であるｎ個
のタイミング信号から、値の大小を判別して、少なくと
も３つのタイミング信号値を選択し、かつそれぞれの選
択タイミング信号値が前記遅延手段を何段通過したかを
示す情報を出力する判別手段と、該判別手段からの出力
に基づいて前記第２のサンプリング信号と前記復調手段
の復調出力との位相差を算出する位相差算出手段と、該
位相差が所望の位相差となるように前記第２のサンプリ
ング信号の位相差を制御する制御手段と、を有して成る
ものとした。
本発明では、例えば、前記判別手段において、前記タ
イミング信号抽出手段により抽出された前記タイミング
信号の値と（ｎ−１）個の前記遅延手段により各々出力
されるｎ個のタイミング信号の値のうち、値の大小を判
別することにより、一番目に大きな値Ｘと二番目に大き
な値Ｙと三番目に大きな値Ｚの、少なくとも３つの値を
出力し、そして、値X,Yがそれぞれ（ｎ−１）個の前記
遅延手段のうち何個の遅延手段を通過したタイミング信
号の値であるか示す情報、例えば、値ＸがXn個の遅延手
段を通過したタイミング信号の値であり、値ＹがYn個の
遅延手段を通過したタイミング信号の値である時には、
Xn,Ynを出力するようにすれば、前記位相差算出手段に
おいて、前記判別手段からの出力に基づいて、前記第２
のサンプリング信号と前記復調手段の復調出力との位相
差θを次の様にして算出することができる。
イミング信号抽出手段により抽出された前記タイミング
信号の値と（ｎ−１）個の前記遅延手段により各々出力
されるｎ個のタイミング信号の値のうち、値の大小を判
別することにより、一番目に大きな値Ｘと二番目に大き
な値Ｙと三番目に大きな値Ｚの、少なくとも３つの値を
出力し、そして、値X,Yがそれぞれ（ｎ−１）個の前記
遅延手段のうち何個の遅延手段を通過したタイミング信
号の値であるか示す情報、例えば、値ＸがXn個の遅延手
段を通過したタイミング信号の値であり、値ＹがYn個の
遅延手段を通過したタイミング信号の値である時には、
Xn,Ynを出力するようにすれば、前記位相差算出手段に
おいて、前記判別手段からの出力に基づいて、前記第２
のサンプリング信号と前記復調手段の復調出力との位相
差θを次の様にして算出することができる。
尚、前記第１のサンプリング信号のサンプル周期をθ
ｓ、前記第１のサンプリング手段におけるサンプリング
の、１変調周期当たりのサンプル数をＮとする。
ｓ、前記第１のサンプリング手段におけるサンプリング
の、１変調周期当たりのサンプル数をＮとする。
１）Xn＞Ynのとき （ただし、Xn＝0,Yn＝Ｎ−１のときも） θ＝（Ｎ−Xn）・θｓ＋Δｘ ２）Xn＜Ynのとき （ただし、Xn＝Ｎ−1,Yn＝０のときも） θ＝（Ｎ−Xn）・θｓ−Δｘ ただし、 そして、この様に算出された位相差が、所望の位相差
となるように、前記第２のサンプリング信号の位相を制
御する。
となるように、前記第２のサンプリング信号の位相を制
御する。
以上により、本発明によれば、複雑な演算処理を行う
ことなく、精度の良いサンプリング信号の位相制御を行
うことができる。
ことなく、精度の良いサンプリング信号の位相制御を行
うことができる。
即ち、前記位相差算出手段において行われる演算が簡
単な四則演算で良いため、複雑な演算処理を行う必要が
なく、その演算を演算回路を用いて行う場合には、簡単
な回路構成で済み、回路規模の縮小が図れる。また、そ
の演算をシグナルプロセッサや汎用マイクロコンピュー
タを用いて行う場合には、ソフト量が少なくて済み、ま
た、変換テーブルを持つROMを用いる場合には、ROMの容
量が小さくて済む。
単な四則演算で良いため、複雑な演算処理を行う必要が
なく、その演算を演算回路を用いて行う場合には、簡単
な回路構成で済み、回路規模の縮小が図れる。また、そ
の演算をシグナルプロセッサや汎用マイクロコンピュー
タを用いて行う場合には、ソフト量が少なくて済み、ま
た、変換テーブルを持つROMを用いる場合には、ROMの容
量が小さくて済む。
以下、本発明の第１の実施例を第１図及び第２図を用
いて説明する。
いて説明する。
第１図は本発明の第１の実施例を示すブロック図であ
る。
る。
第１図において、１は入力端子、２はアナログ／ディ
ジタル変換器（以下、A/D変換器と言う）、3,4はそれぞ
れ乗算器、5,6はそれぞれ低域フィルタ（LPF）、7,8は
それぞれ出力端子、９はタイミング信号抽出回路、10a
〜10eはそれぞれ遅延回路、11は判別回路、12は位相差
算出回路、13は分周設定回路、14は分周回路、である。
また、タイミング信号抽出回路９は、狭帯域フィルタ
（BPF）９−1,9−２と、絶対値回路９−3,9−４と、加
算器９−５と、から成る。
ジタル変換器（以下、A/D変換器と言う）、3,4はそれぞ
れ乗算器、5,6はそれぞれ低域フィルタ（LPF）、7,8は
それぞれ出力端子、９はタイミング信号抽出回路、10a
〜10eはそれぞれ遅延回路、11は判別回路、12は位相差
算出回路、13は分周設定回路、14は分周回路、である。
また、タイミング信号抽出回路９は、狭帯域フィルタ
（BPF）９−1,9−２と、絶対値回路９−3,9−４と、加
算器９−５と、から成る。
第２図（ａ）は第１図のサンプリング信号fsを示すタ
イミングチャート、第２図（ｂ）はサンプリング信号fs
に同期した第２のサンプリング信号を示すタイミングチ
ャート、第２図（ｃ）及び第２図（ｄ）はそれぞれ第１
図の加算器９−５から出力されるタイミング信号を示す
タイミングチャート、である。
イミングチャート、第２図（ｂ）はサンプリング信号fs
に同期した第２のサンプリング信号を示すタイミングチ
ャート、第２図（ｃ）及び第２図（ｄ）はそれぞれ第１
図の加算器９−５から出力されるタイミング信号を示す
タイミングチャート、である。
以下、本実施例の動作について説明する。
入力端子１より入力された受信変調波は、A/D変換器
２において、分周回路14から出力される第２図（ａ）に
示すサンプリング信号fsによってサンプリングされ、デ
ィジタル信号に変換される。尚、本実施例では、サンプ
リング信号fsによるサンプリング周期は、変調周期Ｔの
1/6であるものとしている。
２において、分周回路14から出力される第２図（ａ）に
示すサンプリング信号fsによってサンプリングされ、デ
ィジタル信号に変換される。尚、本実施例では、サンプ
リング信号fsによるサンプリング周期は、変調周期Ｔの
1/6であるものとしている。
次に、A/D変換器２の出力は２分岐され、乗算器3,4に
おいて、直交する搬送波cosωt,sinωｔ（但し、ωは変
調周波数である。）と乗算され、低域フィルタ5,6にお
いて、符号間干渉の抑圧,2次高調波の除去が行われて、
ベースバンドの信号に復調される。
おいて、直交する搬送波cosωt,sinωｔ（但し、ωは変
調周波数である。）と乗算され、低域フィルタ5,6にお
いて、符号間干渉の抑圧,2次高調波の除去が行われて、
ベースバンドの信号に復調される。
復調された信号は出力端子7,8を介して図示せざる信
号処理回路に入力され、そこにおいて、前述したサンプ
リング信号fsに同期した第２図（ｂ）に示す第２のサン
プリング信号によって、データの抽出がなされる。尚、
この第２のサンプリング信号は、その周期が変調周期Ｔ
と同じであり、例えば、サンプリング信号fsを６分周し
て得られる。
号処理回路に入力され、そこにおいて、前述したサンプ
リング信号fsに同期した第２図（ｂ）に示す第２のサン
プリング信号によって、データの抽出がなされる。尚、
この第２のサンプリング信号は、その周期が変調周期Ｔ
と同じであり、例えば、サンプリング信号fsを６分周し
て得られる。
さて、このデータの抽出の際、第２のサンプリング信
号の位相と、出力端子7,8からの出力される復調された
信号の位相とが、所望の位相関係になっていなければ、
正しいデータを抽出することができない。従って、この
第２のサンプリング信号の位相と、復調された信号の位
相とが、所望の位相関係となる様に、第２のサンプリン
グ信号の位相を制御する必要がある。
号の位相と、出力端子7,8からの出力される復調された
信号の位相とが、所望の位相関係になっていなければ、
正しいデータを抽出することができない。従って、この
第２のサンプリング信号の位相と、復調された信号の位
相とが、所望の位相関係となる様に、第２のサンプリン
グ信号の位相を制御する必要がある。
そこで先ず、本実施例では、低減フィルタ5,6の出力
である復調された信号をタイミング抽出回路９に入力
し、タイミング信号の抽出を行う。
である復調された信号をタイミング抽出回路９に入力
し、タイミング信号の抽出を行う。
タイミング抽出回路９を構成する狭帯域フィルタ９−
1,9−２はそれぞれ、変調周期をＴとした時、1/（2T）
の周波数を通過域とするフィルタであり、低域フィルタ
5,6より出力された信号は、この狭帯域フィルタ９−1,9
−２により、1/（2T）の周波数成分が抽出され、その
後、絶対値回路９−3,9−４により絶対値がとられ、そ
して、加算器９−５で加算されて、タイミング信号が得
られる。
1,9−２はそれぞれ、変調周期をＴとした時、1/（2T）
の周波数を通過域とするフィルタであり、低域フィルタ
5,6より出力された信号は、この狭帯域フィルタ９−1,9
−２により、1/（2T）の周波数成分が抽出され、その
後、絶対値回路９−3,9−４により絶対値がとられ、そ
して、加算器９−５で加算されて、タイミング信号が得
られる。
ところで、前述した如く、A/D変換器２においてサン
プリング信号fsにより受信変調波をサンプリングしてい
るため、当然の事ながら、タイミング信号もサンプリン
グされ信号となっている。従って、タイミング信号は加
算器９−５から第２図（ｃ）または第２図（ｄ）に矢印
で示す様なサンプル値として出力される。
プリング信号fsにより受信変調波をサンプリングしてい
るため、当然の事ながら、タイミング信号もサンプリン
グされ信号となっている。従って、タイミング信号は加
算器９−５から第２図（ｃ）または第２図（ｄ）に矢印
で示す様なサンプル値として出力される。
さて、加算器９−５から出力される、ある任意のサン
プル値Siおよびその次のサンプル値Si+1は、サンプリン
グ信号fsのサンプル周期に相等する位相をθｓとすると
次のように表わされる。
プル値Siおよびその次のサンプル値Si+1は、サンプリン
グ信号fsのサンプル周期に相等する位相をθｓとすると
次のように表わされる。
Si＝A sinα Si+1＝A sin（α＋θｓ） 次に、加算器９−５から出力されたタイミング信号
は、遅延回路10aに入力される。この遅延回路10aの後段
には、遅延回路10b〜10eが直列に接続されており、入力
されたタイミング信号は順次遅延される。尚、各々の遅
延回路10a〜10eの遅延時間は、サンプリング信号fsのサ
ンプル周期と同じとなっている。
は、遅延回路10aに入力される。この遅延回路10aの後段
には、遅延回路10b〜10eが直列に接続されており、入力
されたタイミング信号は順次遅延される。尚、各々の遅
延回路10a〜10eの遅延時間は、サンプリング信号fsのサ
ンプル周期と同じとなっている。
次に、判別回路11は、加算器９−５から出力されたタ
イミング信号と、各遅延回路10a〜10eから出力されるタ
イミング信号とを、それぞれ、前述した第２のサンプリ
ング信号のパルスのタイミングにて取り込む。従って、
判別回路11には、第２図（ｃ）または第２図（ｄ）にお
いて、連続する６つのタイミング信号のサンプル値S0〜
S5がそれぞれ同時に入力されることになる。ここで、各
サンプル値S0〜S5は、５個の遅延回路10a〜10eのうち、
何個の遅延回路を通過して判別回路11に入力されたかを
考えて見ると、それぞれ、０個,1個，……,5個となる。
このことを第１図及び第２図では、，，……，と
表している。
イミング信号と、各遅延回路10a〜10eから出力されるタ
イミング信号とを、それぞれ、前述した第２のサンプリ
ング信号のパルスのタイミングにて取り込む。従って、
判別回路11には、第２図（ｃ）または第２図（ｄ）にお
いて、連続する６つのタイミング信号のサンプル値S0〜
S5がそれぞれ同時に入力されることになる。ここで、各
サンプル値S0〜S5は、５個の遅延回路10a〜10eのうち、
何個の遅延回路を通過して判別回路11に入力されたかを
考えて見ると、それぞれ、０個,1個，……,5個となる。
このことを第１図及び第２図では、，，……，と
表している。
次に、判定回路11では、入力された６つのサンプル値
S0〜S5を大小判別して、そのうちの最も値の大きなサン
プル値Ｘと、その次に大きなサンプル値Ｙと、さらにそ
の次に大きなサンプル値Ｚとを選択して出力する。そし
て、さらに、最も値の大きなサンプル値Ｘの、通過した
遅延回路10の個数Xnと、その次に大きなサンプル値Ｙ
の、通過した遅延回路10の個数Ynとを求めて出力する。
S0〜S5を大小判別して、そのうちの最も値の大きなサン
プル値Ｘと、その次に大きなサンプル値Ｙと、さらにそ
の次に大きなサンプル値Ｚとを選択して出力する。そし
て、さらに、最も値の大きなサンプル値Ｘの、通過した
遅延回路10の個数Xnと、その次に大きなサンプル値Ｙ
の、通過した遅延回路10の個数Ynとを求めて出力する。
さて、先に、出力端子7,8の後段の図示さぜる信号処
理回路において、復調された信号から正しいデータを抽
出するためには、第２のサンプリング信号の位相と復調
された信号の位相とが所望の位相関係にならなければな
らないということを述べた。ここで言う所望の位相関係
というのは、具体的には、第２図（ｂ）に示す第２のサ
ンプリング信号におけるパルスの位相と、第２図（ｃ）
または第２図（ｄ）に示すタイミング信号の最大値をと
るときの位相Ｍとの位相差θが、ちょうど零となったと
きの位相関係である。
理回路において、復調された信号から正しいデータを抽
出するためには、第２のサンプリング信号の位相と復調
された信号の位相とが所望の位相関係にならなければな
らないということを述べた。ここで言う所望の位相関係
というのは、具体的には、第２図（ｂ）に示す第２のサ
ンプリング信号におけるパルスの位相と、第２図（ｃ）
または第２図（ｄ）に示すタイミング信号の最大値をと
るときの位相Ｍとの位相差θが、ちょうど零となったと
きの位相関係である。
そこで、次に、位相差算出回路12では、判別回路11か
ら出力されたX,Y,Z,Xn,Ynの各値を用いて、前述の位相
差θを算出する。即ち、位相差算出回路12では、以下の
様な演算を行うことにより位相差θを算出する。
ら出力されたX,Y,Z,Xn,Ynの各値を用いて、前述の位相
差θを算出する。即ち、位相差算出回路12では、以下の
様な演算を行うことにより位相差θを算出する。
１）Xn＞Ynのとき （ただし、Xn＝0,Yn＝５のときも） θ＝（６−Xn）・θｓ＋Δｘ ……（１） ２）Xn＜Ynのとき （ただし、Xn＝5,Yn＝０のときも） θ＝（６−Xn）・θｓ−Δｘ ……（２） ここで、Δｘは位相Ｍとサンプル値Ｘの位相との位相
差であり、 の近似式より の連立方程式を解いて となる。
差であり、 の近似式より の連立方程式を解いて となる。
従って、例えば、判別回路11に入力されたサンプル値
S0〜S5が第２図（ｃ）の如くである場合、位相差算出回
路12に入力される各値は、Ｘ＝S4,Y＝S3,Z＝S5,Xn＝4,Y
n＝3,となるので、位相差θは、 θ＝２θｓ＋Δｘ ……（７） となる。
S0〜S5が第２図（ｃ）の如くである場合、位相差算出回
路12に入力される各値は、Ｘ＝S4,Y＝S3,Z＝S5,Xn＝4,Y
n＝3,となるので、位相差θは、 θ＝２θｓ＋Δｘ ……（７） となる。
また、第２図（ｄ）の如くである場合には、各値は、
Ｘ＝S3,Y＝S4,Z＝S2,Xn＝3,Yn＝4,となるので、位相差
θは、 θ＝３θｓ＋Δｘ ……（８） となる。
Ｘ＝S3,Y＝S4,Z＝S2,Xn＝3,Yn＝4,となるので、位相差
θは、 θ＝３θｓ＋Δｘ ……（８） となる。
一方、分周回路14は、分周設定回路13によって設定さ
れる分周比に基づいて、基準周波数を持つ基準信号f0を
分周し、前述のサンプリング信号fsを出力する。この
時、分周設定回路13が、上記の如く得られた位相差θに
応じて分周比の設定を行うことにより、分周回路14から
出力される第２図（ａ）に示したサンプリング信号fsの
位相は位相差θ分だけシフトする。
れる分周比に基づいて、基準周波数を持つ基準信号f0を
分周し、前述のサンプリング信号fsを出力する。この
時、分周設定回路13が、上記の如く得られた位相差θに
応じて分周比の設定を行うことにより、分周回路14から
出力される第２図（ａ）に示したサンプリング信号fsの
位相は位相差θ分だけシフトする。
これにより、サンプリング信号fsに同期した第２図
（ｂ）に示した第２のサンプリング信号の位相も位相差
θ分だけシフトするので、第２のサンプリング信号にお
けるパルスの位相と、タイミング信号が最大値をとると
きの位相Ｍとの位相差θは、零となる。従って、第２の
サンプリング信号の位相と復調された信号の位相とが所
望の位相関係となるので、図示せざる信号処理回路にお
いて、復調された信号から正しいデータを抽出すること
ができる。
（ｂ）に示した第２のサンプリング信号の位相も位相差
θ分だけシフトするので、第２のサンプリング信号にお
けるパルスの位相と、タイミング信号が最大値をとると
きの位相Ｍとの位相差θは、零となる。従って、第２の
サンプリング信号の位相と復調された信号の位相とが所
望の位相関係となるので、図示せざる信号処理回路にお
いて、復調された信号から正しいデータを抽出すること
ができる。
ところで、以上の説明は、サンプリング信号fsによ
り、１変調周期間で６回のサンプリングを行う場合につ
いての説明であるが、一般的に、Ｎ回（Ｎ＞２）サンプ
リングを行う場合には、位相差θは次のように求められ
る。
り、１変調周期間で６回のサンプリングを行う場合につ
いての説明であるが、一般的に、Ｎ回（Ｎ＞２）サンプ
リングを行う場合には、位相差θは次のように求められ
る。
１）Xn＞Ynのとき （ただし、Xn＝0,Yn＝Ｎ−１のときも） θ＝（Ｎ−Xn）・θｓ＋Δｘ ……（９） ２）Xn＜Ynのとき （ただし、Xn＝Ｎ−1,Yn＝０のときも） θ＝（Ｎ−Xn）・θｓ−Δｘ ……（10） ただし、 X:1変調周期内の１番目に大きいサンプル値 Y:1変調周期内の２番目に大きいサンプル値 Z:1変調周期内の３番目に大きいサンプル値 Xn:サンプル値Ｘの通過した遅延回路の個数 Yn:サンプル値Ｙの通過した遅延回路の個数 また、本実施例における位相差θの算出は近似式に基
づいているが、１変調周期間で６回のサンプリングを行
う場合の位相誤差は、θ＝7.5゜の場合が最大で、−0.1
3゜となる。しかし、本実施例では、変調周期Ｔを180゜
と考えているため、変調周期Ｔを360゜と考えると上記
位相誤差は約0.3゜となる。一方、従来技術におけるア
ークタンジェント（tan-1）の変換テーブルを持つROMを
用いる方式では、ROMの容量の制限から、ROMを64ワード
使用した場合、位相誤差は約5.6゜となる。従って、本
実施例の方が、従来技術におけるアークタンジェント
（tan-1）の変換テーブルを持つROMを用いる方式より
も、はるかに精度の良くサンプリング信号の位相制御を
行うことができる。
づいているが、１変調周期間で６回のサンプリングを行
う場合の位相誤差は、θ＝7.5゜の場合が最大で、−0.1
3゜となる。しかし、本実施例では、変調周期Ｔを180゜
と考えているため、変調周期Ｔを360゜と考えると上記
位相誤差は約0.3゜となる。一方、従来技術におけるア
ークタンジェント（tan-1）の変換テーブルを持つROMを
用いる方式では、ROMの容量の制限から、ROMを64ワード
使用した場合、位相誤差は約5.6゜となる。従って、本
実施例の方が、従来技術におけるアークタンジェント
（tan-1）の変換テーブルを持つROMを用いる方式より
も、はるかに精度の良くサンプリング信号の位相制御を
行うことができる。
次に、本発明の第２の実施例を第３図及び第４図を用
いて説明する。
いて説明する。
第３図は本発明の第２の実施例におけるタイミング信
号抽出回路の構成を示すブロック図である。
号抽出回路の構成を示すブロック図である。
第３図において、９−6,9−７はそれぞれ２乗回路、
９−８は帯域フィルタ、である。
９−８は帯域フィルタ、である。
本実施例は、第１図のタイミング信号抽出回路９の代
りに、第３図に示すタイミング信号抽出回路９′を設け
たものであり、その他の構成は第１図と同様である。
りに、第３図に示すタイミング信号抽出回路９′を設け
たものであり、その他の構成は第１図と同様である。
以下、本実施例の動作について、第１図の実施例と異
なる部分を主として説明する。
なる部分を主として説明する。
第３図に示すタイミング信号抽出回路９′を構成する
狭帯域フィルタ９−1,9−２は、第１図と同様、変調周
期をＴとした時、1/（2T）の周波数を通過域とするフィ
ルタであり、一方、帯域フィルタ９−８は、1/Tの周波
数を通過域とするフィルタである。そこで、第１図に示
す低域フィルタ5,6より出力される復調された信号は、
この狭帯域フィルタ９−1,9−２により1/（2T）の周波
数成分が抽出され、その後、２乗回路９−6,9−７によ
り２乗され、加算器９−５で加算されて、帯域フィルタ
９−８により1/Tの周波数成分が抽出され、タイミング
信号が得られる。
狭帯域フィルタ９−1,9−２は、第１図と同様、変調周
期をＴとした時、1/（2T）の周波数を通過域とするフィ
ルタであり、一方、帯域フィルタ９−８は、1/Tの周波
数を通過域とするフィルタである。そこで、第１図に示
す低域フィルタ5,6より出力される復調された信号は、
この狭帯域フィルタ９−1,9−２により1/（2T）の周波
数成分が抽出され、その後、２乗回路９−6,9−７によ
り２乗され、加算器９−５で加算されて、帯域フィルタ
９−８により1/Tの周波数成分が抽出され、タイミング
信号が得られる。
第４図は第３図の帯域フィルタ９−８から出力される
タイミング信号を示すタイミングチャートである。
タイミング信号を示すタイミングチャートである。
即ち、タイミング信号は、第３図の帯域フィルタ９−
８からは、第４図に示すようなサンプル値として出力さ
れる。
８からは、第４図に示すようなサンプル値として出力さ
れる。
従って、本実施例においても、第１図の実施例と同様
にして、判別回路11において、６つのサンプル値S0〜S5
のうちの最も大きな値のサンプル値Ｘと、その次に大き
なサンプル値Ｙと、さらにその次に大きなサンプル値Ｚ
と、サンプル値Ｘの通過した遅延回路の個数Xnと、サン
プル値Ｙの通過した遅延回路の個数Ynとをそれぞれ出力
させ、位相差算出回路12において、それら出力された各
値を基にして、前述の（１）式，（２）式により、第２
のサンプリング信号におけるパルスの位相と、タイミン
グ信号の最大値をとるときの位相Ｍと、の位相差θを求
めることができ、その結果として、第１図の実施例と同
様の効果を得ることができる。
にして、判別回路11において、６つのサンプル値S0〜S5
のうちの最も大きな値のサンプル値Ｘと、その次に大き
なサンプル値Ｙと、さらにその次に大きなサンプル値Ｚ
と、サンプル値Ｘの通過した遅延回路の個数Xnと、サン
プル値Ｙの通過した遅延回路の個数Ynとをそれぞれ出力
させ、位相差算出回路12において、それら出力された各
値を基にして、前述の（１）式，（２）式により、第２
のサンプリング信号におけるパルスの位相と、タイミン
グ信号の最大値をとるときの位相Ｍと、の位相差θを求
めることができ、その結果として、第１図の実施例と同
様の効果を得ることができる。
尚、本実施例において、第３図に示すタイミング信号
抽出回路９′を構成する帯域フィルタ９−８が、直流成
分を除去する高域フィルタであっても、得られるタイミ
ング信号は第４図とほぼ同様となるので、その場合にお
いても、同様の効果を得ることができる。
抽出回路９′を構成する帯域フィルタ９−８が、直流成
分を除去する高域フィルタであっても、得られるタイミ
ング信号は第４図とほぼ同様となるので、その場合にお
いても、同様の効果を得ることができる。
次に、本発明の第３の実施例を第５図及び第６図を用
いて説明する。
いて説明する。
第５図は本発明の第３の実施例におけるタイミング信
号抽出回路の構成を示すブロック図である。
号抽出回路の構成を示すブロック図である。
本実施例は、第１図のタイミング信号抽出回路９の代
わりに、第５図に示すタイミング信号抽出回路９″を設
けたものであり、その他の構成は第１図と同様である。
わりに、第５図に示すタイミング信号抽出回路９″を設
けたものであり、その他の構成は第１図と同様である。
第５図に示すタイミング信号抽出回路９″は、第３図
に示したタイミング信号抽出回路９′から帯域フィルタ
９−８を削除した構成となっている。
に示したタイミング信号抽出回路９′から帯域フィルタ
９−８を削除した構成となっている。
従って、第５図の加算器９−５からは、タイミング信
号が、第６図に矢印で示すようなサンプル値として出力
される。
号が、第６図に矢印で示すようなサンプル値として出力
される。
第６図は第５図の加算器９−５から出力されるタイミ
ング信号を示すタイミングチャートである。
ング信号を示すタイミングチャートである。
従って、本実施例においても、第１図及び第３図の実
施例と同様、第２のサンプリング信号におけるパルスの
位相と、タイミング信号の最大値をとるときの位相Ｍ
と、の位相差θを求めることができ、その結果として、
第１図及び第３図の実施例と同様の効果を得ることがで
きる。
施例と同様、第２のサンプリング信号におけるパルスの
位相と、タイミング信号の最大値をとるときの位相Ｍ
と、の位相差θを求めることができ、その結果として、
第１図及び第３図の実施例と同様の効果を得ることがで
きる。
尚、以上述べた各実施例では、判別回路11に入力され
る６つのサンプル値S0〜S5のうち、大きい値のサンプル
値３つを用いて、位相差θを算出すると述べたが、例え
ば、小さい値のサンプル値３つを用いても、同様の効果
を得ることができる。即ち、１番目に小さなサンプル値
をX,2番目に小さなサンプル値をY,3番目に小さなサンプ
ル値をZ,サンプル値Ｘの通過した遅延回路の個数をXn,
サンプル値Ｙの通過した遅延回路の個数をYnとし、１変
調周期間でＮ回（Ｎ＞２）サンプリングを行ったとする
と、第２のサンプリング信号のパスルの位相と、タイミ
ング信号の最大値をとるときの位相Ｍと、の位相差θ
は、次のようにして求められる。
る６つのサンプル値S0〜S5のうち、大きい値のサンプル
値３つを用いて、位相差θを算出すると述べたが、例え
ば、小さい値のサンプル値３つを用いても、同様の効果
を得ることができる。即ち、１番目に小さなサンプル値
をX,2番目に小さなサンプル値をY,3番目に小さなサンプ
ル値をZ,サンプル値Ｘの通過した遅延回路の個数をXn,
サンプル値Ｙの通過した遅延回路の個数をYnとし、１変
調周期間でＮ回（Ｎ＞２）サンプリングを行ったとする
と、第２のサンプリング信号のパスルの位相と、タイミ
ング信号の最大値をとるときの位相Ｍと、の位相差θ
は、次のようにして求められる。
のとき （ａ） Xn＞Ynのとき （Xn＝0,Yn＝Ｎ−１のときも） （ｂ） Xn＜Ynのとき のとき、 （ａ） Xn＞Ynのとき （ｂ） Xn＜Ynのとき （Xn＝Ｎ−1,Yn＝０のときも） ただし、 従って、この様に簡単な四則演算で位相差θが算出す
ることができ、前述と同様の効果が得られる。
ることができ、前述と同様の効果が得られる。
以上述べたように、本発明によれば、複雑な演算処理
を行うことなく、精度の良いサンプリング信号の位相制
御を行うことができる。
を行うことなく、精度の良いサンプリング信号の位相制
御を行うことができる。
即ち、本発明では、位相差算出手段において行われる
演算が簡単な四則演算で良いため、複雑な演算処理を行
う必要がなく、従って、その演算を演算回路を用いて行
う場合には、簡単な回路構成で済み、回路規模の縮小が
図れる。また、その演算をシグナルプロセッサや汎用マ
イクロコンピュータを用いて行う場合には、ソフト量が
少なくて済み、また、変換テーブルを持つROMを用いる
場合には、ROMの容量が小さくて済む。
演算が簡単な四則演算で良いため、複雑な演算処理を行
う必要がなく、従って、その演算を演算回路を用いて行
う場合には、簡単な回路構成で済み、回路規模の縮小が
図れる。また、その演算をシグナルプロセッサや汎用マ
イクロコンピュータを用いて行う場合には、ソフト量が
少なくて済み、また、変換テーブルを持つROMを用いる
場合には、ROMの容量が小さくて済む。
第１図は本発明の第１の実施例を示すブロック図、第２
図（ａ）は第１図のサンプリング信号fsを示すタイミン
グチャート、第２図（ｂ）はサンプリング信号fsに同期
した第２のサンプリング信号を示すタイミングチャー
ト、第２図（ｃ）及び第２図（ｄ）はそれぞれ第１図の
加算器９−５から出力されるタイミング信号を示すタイ
ミングチャート、第３図は本発明の第２の実施例におけ
るタイミング信号抽出回路の構成を示すブロック図、第
４図は第３図の帯域フィルタ９−８から出力されるタイ
ミング信号を示すタイミングチャート、第５図は本発明
の第３の実施例におけるタイミング信号抽出回路の構成
を示すブロック図、第６図は第５図の加算器９−５から
出力されるタイミング信号を示すタイミングチャート、
である。 符号の説明 ２……A/D変換器、3,4……乗算器、９……タイミング信
号抽出回路、９−1,9−２……狭帯域フィルタ、９−3,9
−４……絶対値回路、９−５……加算器、10a〜10e……
遅延回路、11……判別回路、12……位相差算出回路、13
……分周設定回路、14……分周回路。
図（ａ）は第１図のサンプリング信号fsを示すタイミン
グチャート、第２図（ｂ）はサンプリング信号fsに同期
した第２のサンプリング信号を示すタイミングチャー
ト、第２図（ｃ）及び第２図（ｄ）はそれぞれ第１図の
加算器９−５から出力されるタイミング信号を示すタイ
ミングチャート、第３図は本発明の第２の実施例におけ
るタイミング信号抽出回路の構成を示すブロック図、第
４図は第３図の帯域フィルタ９−８から出力されるタイ
ミング信号を示すタイミングチャート、第５図は本発明
の第３の実施例におけるタイミング信号抽出回路の構成
を示すブロック図、第６図は第５図の加算器９−５から
出力されるタイミング信号を示すタイミングチャート、
である。 符号の説明 ２……A/D変換器、3,4……乗算器、９……タイミング信
号抽出回路、９−1,9−２……狭帯域フィルタ、９−3,9
−４……絶対値回路、９−５……加算器、10a〜10e……
遅延回路、11……判別回路、12……位相差算出回路、13
……分周設定回路、14……分周回路。
Claims (1)
- 【請求項１】入力された受信変調波を第１のサンプリン
グ信号によりサンプリングする第１のサンプリング手段
と、 該第１のサンプリング手段からのサンプリング出力を復
調する復調手段と、 該復調手段からの復調出力を前記第１のサンプリング信
号に同期した第２のサンプリング信号によりサンプリン
グする第２のサンプリング手段と、 前記復調手段からの復調出力よりタイミング信号を抽出
するタイミング信号抽出手段と、 抽出された前記タイミング信号を前記第１のサンプリン
グ信号のサンプル周期毎に遅延する（ｎ−１）個の遅延
手段と、 前記タイミング信号抽出手段出力と、前記（ｎ−１）個
の遅延手段出力と、のそれぞれの出力であるｎ個のタイ
ミング信号から、値の大小を判別して、少なくとも３つ
のタイミング信号値を選択し、かつそれぞれの選択タイ
ミング信号値が前記遅延手段を何段通過したかを示す情
報を出力する判別手段と、 該判別手段からの出力に基づいて前記第２のサンプリン
グ信号と前記復調手段の復調出力との位相差を算出する
位相差算出手段と、 該位相差が所望の位相差となるように前記第２のサンプ
リング信号の位相を制御する制御手段と、 を有して成ることを特徴とするサンプリング位相制御装
置（但しｎは整数）。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082329A JP2555140B2 (ja) | 1988-04-05 | 1988-04-05 | サンプリング位相制御装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP63082329A JP2555140B2 (ja) | 1988-04-05 | 1988-04-05 | サンプリング位相制御装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH01255338A JPH01255338A (ja) | 1989-10-12 |
| JP2555140B2 true JP2555140B2 (ja) | 1996-11-20 |
Family
ID=13771518
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP63082329A Expired - Fee Related JP2555140B2 (ja) | 1988-04-05 | 1988-04-05 | サンプリング位相制御装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP2555140B2 (ja) |
Cited By (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005006694A1 (ja) * | 2003-07-11 | 2005-01-20 | Matsushita Electric Industrial Co., Ltd. | タイミング抽出装置及び方法並びにそのタイミング抽出装置を備えた復調装置 |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2801149B1 (fr) * | 1999-10-28 | 2002-02-01 | St Microelectronics Sa | Dispositif electronique de calcul du dephasage mutuel de deux signaux incidents echantillonnes |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH0657019B2 (ja) * | 1983-09-30 | 1994-07-27 | 富士通株式会社 | タイミング引込み方法 |
| JPS60223243A (ja) * | 1985-02-27 | 1985-11-07 | Hitachi Ltd | タイミング位相同期装置 |
| JPS62289966A (ja) * | 1986-06-09 | 1987-12-16 | Matsushita Electric Ind Co Ltd | デ−タ識別装置 |
-
1988
- 1988-04-05 JP JP63082329A patent/JP2555140B2/ja not_active Expired - Fee Related
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| WO2005006694A1 (ja) * | 2003-07-11 | 2005-01-20 | Matsushita Electric Industrial Co., Ltd. | タイミング抽出装置及び方法並びにそのタイミング抽出装置を備えた復調装置 |
| US7457375B2 (en) | 2003-07-11 | 2008-11-25 | Panasonic Corporation | Timing extractor, timing extraction method, and demodulator having the timing extractor |
Also Published As
| Publication number | Publication date |
|---|---|
| JPH01255338A (ja) | 1989-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP2526931B2 (ja) | Ｐｓｋ信号復調装置 | |
| US5465071A (en) | Information signal processing apparatus | |
| US5517689A (en) | Phase detecting method and phase detector and FM receiver using phase detecting method | |
| JP3166494B2 (ja) | 遅延検波方法および装置 | |
| JP2555140B2 (ja) | サンプリング位相制御装置 | |
| US4535295A (en) | Method and device for controlling the phase of timing signal | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| EP0151394A2 (en) | Demodulator for ditital FM signals | |
| JP3262608B2 (ja) | インパルス性雑音除去装置 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP2692434B2 (ja) | スペクトル拡散復調装置 | |
| JP4009373B2 (ja) | Ｐｓｋ変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JP2901427B2 (ja) | Ｆｍ復調器 | |
| JP2685433B2 (ja) | 復調方式 | |
| JP3017757B2 (ja) | ベースバンド遅延検波器 | |
| JPH0744576B2 (ja) | バースト信号復調装置 | |
| JP3346832B2 (ja) | デジタル処理型復調装置 | |
| JP3193081B2 (ja) | 角変調信号の復調装置 | |
| JPH0626345B2 (ja) | Ｆｓｋ信号復調器 | |
| JP2744123B2 (ja) | デジタル信号受信装置 | |
| CA1277723C (en) | Digital filters and demodulators | |
| JPH06105898B2 (ja) | 干渉補償回路 | |
| JPH02280494A (ja) | 信号帯域検出方法および信号分離回路 | |
| JPH01274548A (ja) | 復調装置 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |