JP3262608B2 - インパルス性雑音除去装置 - Google Patents
インパルス性雑音除去装置Info
- Publication number
- JP3262608B2 JP3262608B2 JP32783292A JP32783292A JP3262608B2 JP 3262608 B2 JP3262608 B2 JP 3262608B2 JP 32783292 A JP32783292 A JP 32783292A JP 32783292 A JP32783292 A JP 32783292A JP 3262608 B2 JP3262608 B2 JP 3262608B2
- Authority
- JP
- Japan
- Prior art keywords
- value
- digital
- output
- interpolation
- circuit
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Noise Elimination (AREA)
Description
【０００１】
【産業上の利用分野】本発明はディジタル信号処理によ
ってＦＭ信号を復調した復調ディジタル信号に混入され
ているインパルス性雑音を除去するインパルス性雑音除
去装置に関する。
ってＦＭ信号を復調した復調ディジタル信号に混入され
ているインパルス性雑音を除去するインパルス性雑音除
去装置に関する。
【０００２】
【従来の技術】周波数変調や位相変調（以後ＦＭ変調と
云う）は振幅変調に比べて雑音に対して強いという性質
を持っており、移動体との通信に多く使用されている。
しかし、ＦＭ変調を使用しても、移動体との通信におい
ては、建物等の反射によるマルチパスによって激しいフ
ェージングが発生し、復調出力にインパルス性雑音が発
生して通信の品質を低下させる。
云う）は振幅変調に比べて雑音に対して強いという性質
を持っており、移動体との通信に多く使用されている。
しかし、ＦＭ変調を使用しても、移動体との通信におい
ては、建物等の反射によるマルチパスによって激しいフ
ェージングが発生し、復調出力にインパルス性雑音が発
生して通信の品質を低下させる。
【０００３】従来、このようなインパルス性雑音を除去
する装置としては図３に示すような構成の装置が使用さ
れていた。すなわち、アンテナ４０で受信したＦＭ波
を、周波数変換器（ＭＩＸ）４１で、局部発振器（ＯＳ
Ｃ）４２よりの信号と乗算して中間周波数（ＩＦ）信号
を作る。
する装置としては図３に示すような構成の装置が使用さ
れていた。すなわち、アンテナ４０で受信したＦＭ波
を、周波数変換器（ＭＩＸ）４１で、局部発振器（ＯＳ
Ｃ）４２よりの信号と乗算して中間周波数（ＩＦ）信号
を作る。
【０００４】ＩＦ信号は分配器（ＨＹＢ）４３で２分配
され、一方はＦＭ検波器４４に入力してＦＭ検波され、
他方はＡＭ検波器４５に入力してＡＭ検波する。ＡＭ検
波器４５の検波出力は閾値回路４６に入力され、ＦＭ検
波器４４に出力にインパルス性雑音が発生する区間を判
別して出力する。すなわち、フェージングよって受信レ
ベルが低下すると、或る決められたレベル以下であるこ
とを判別して出力する。
され、一方はＦＭ検波器４４に入力してＦＭ検波され、
他方はＡＭ検波器４５に入力してＡＭ検波する。ＡＭ検
波器４５の検波出力は閾値回路４６に入力され、ＦＭ検
波器４４に出力にインパルス性雑音が発生する区間を判
別して出力する。すなわち、フェージングよって受信レ
ベルが低下すると、或る決められたレベル以下であるこ
とを判別して出力する。
【０００５】補間回路４７は閾値回路４６よりの決めら
れたレベル以下である区間に対して、その前後の信号値
より補間信号を作って補間する。
れたレベル以下である区間に対して、その前後の信号値
より補間信号を作って補間する。
【０００６】
【発明が解決しようとする課題】前述したように、従来
は受信した信号をＡＭ検波して、フェージングによって
インパルス性雑音が発生すると思われる区間を判別し、
その判別された区間のＦＭ復調出力を補間するようにし
ていた。
は受信した信号をＡＭ検波して、フェージングによって
インパルス性雑音が発生すると思われる区間を判別し、
その判別された区間のＦＭ復調出力を補間するようにし
ていた。
【０００７】この方法では、閾値回路の閾値を決めるの
が困難であり、また、フェージングによって受信レベル
が低下してもＦＭ復調出力にインパルス性雑音が生じて
いるとはかぎらず、過度な補正を行なうこともある。ま
た、今日ではＦＭ信号の復調をディジタル信号処理によ
って行なわせ、復調装置の構成を簡易化させるとともに
調整を無くすことが行なわれている。このようなディジ
タル信号処理によるＦＭ信号の復調の場合は、前述した
従来例の構成を用いると、装置構成が非常に複雑とな
る。
が困難であり、また、フェージングによって受信レベル
が低下してもＦＭ復調出力にインパルス性雑音が生じて
いるとはかぎらず、過度な補正を行なうこともある。ま
た、今日ではＦＭ信号の復調をディジタル信号処理によ
って行なわせ、復調装置の構成を簡易化させるとともに
調整を無くすことが行なわれている。このようなディジ
タル信号処理によるＦＭ信号の復調の場合は、前述した
従来例の構成を用いると、装置構成が非常に複雑とな
る。
【０００８】本発明はディジタル信号処理によってＦＭ
信号を復調する装置に適合し、かつインパルス性雑音を
適確に判定して補間するインパルス性雑音除去装置を提
供することを目的とする。
信号を復調する装置に適合し、かつインパルス性雑音を
適確に判定して補間するインパルス性雑音除去装置を提
供することを目的とする。
【０００９】
【課題を解決するための手段】前述の課題を解決するた
めに本発明が採用した手段を説明する。周波数変調され
た信号を復調したＦＭ復調出力におけるインパルス性雑
音除去装置であって、前記周波数変調された信号をディ
ジタル値に変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器
により変換されたディジタル値に基づき、ディジタル信
号処理によって前記ＦＭ復調出力を生成し、これをディ
ジタル復調出力値として出力する復調器と、 前記ディジ
タル復調出力値を遅延させるための縦続接続された複数
の遅延回路と、 前記複数の遅延回路の先頭の遅延回路へ
入力される前記ディジタル復調出力値と前記複数の遅延
回路の異なる位置に保持されている前記ディジタル復調
出力値との減算を各々行なう複数の減算回路と、前記複
数の減算回路の出力値各々について或る値以上であるか
否かを判別する複数の閾値回路と、前記複数の閾値回路
出力信号より前記インパルス性雑音の発生を判定し、且
つこれを除去するための前記ディジタル復調出力値の補
間区間を判定する補間区間判定回路と、前記補間区間判
定回路によって判定された前記補間区間に対応する前記
ディジタル復調出力値を補間する補間手段と、を備え
る。また、周波数変調された信号を復調したＦＭ復調出
力におけるインパルス性雑音除去装置であって、 前記周
波数変調された信号をディジタル値に変換するＡ／Ｄ変
換器と、 前記Ａ／Ｄ変換器により変換されたディジタル
値に基づき、ディジタル信号処理によって前記ＦＭ復調
出力を生成し、これをディジタル復調出力値として出力
する復調器と、 前記ディジタル復調出力値を遅延させる
ための縦続接続された複数の遅延回路 と、 第１の所定時
間だけ前の前記ディジタル復調出力値との出力差が第１
の所定値を超えるか否かを判別する第１の閾値回路と、
前記第１の所定時間より大なる第２の所定時間だけ前の
前記ディジタル復調出力値との出力差が前記第１の所定
値より大なる第２の所定値を超えるか否かを判別する第
２の閾値回路と、 少なくとも前記第１及び第２の閾値回
路出力信号より前記インパルス性雑音の発生を判定し、
且つこれを除去するための前記ディジタル復調出力値の
補間区間を判定する補間区間判定回路と、 前記補間区間
判定回路によって判定された前記補間区間に対応する前
記ディジタル復調出力値を補間する補間手段と、を備え
る。
めに本発明が採用した手段を説明する。周波数変調され
た信号を復調したＦＭ復調出力におけるインパルス性雑
音除去装置であって、前記周波数変調された信号をディ
ジタル値に変換するＡ／Ｄ変換器と、 前記Ａ／Ｄ変換器
により変換されたディジタル値に基づき、ディジタル信
号処理によって前記ＦＭ復調出力を生成し、これをディ
ジタル復調出力値として出力する復調器と、 前記ディジ
タル復調出力値を遅延させるための縦続接続された複数
の遅延回路と、 前記複数の遅延回路の先頭の遅延回路へ
入力される前記ディジタル復調出力値と前記複数の遅延
回路の異なる位置に保持されている前記ディジタル復調
出力値との減算を各々行なう複数の減算回路と、前記複
数の減算回路の出力値各々について或る値以上であるか
否かを判別する複数の閾値回路と、前記複数の閾値回路
出力信号より前記インパルス性雑音の発生を判定し、且
つこれを除去するための前記ディジタル復調出力値の補
間区間を判定する補間区間判定回路と、前記補間区間判
定回路によって判定された前記補間区間に対応する前記
ディジタル復調出力値を補間する補間手段と、を備え
る。また、周波数変調された信号を復調したＦＭ復調出
力におけるインパルス性雑音除去装置であって、 前記周
波数変調された信号をディジタル値に変換するＡ／Ｄ変
換器と、 前記Ａ／Ｄ変換器により変換されたディジタル
値に基づき、ディジタル信号処理によって前記ＦＭ復調
出力を生成し、これをディジタル復調出力値として出力
する復調器と、 前記ディジタル復調出力値を遅延させる
ための縦続接続された複数の遅延回路 と、 第１の所定時
間だけ前の前記ディジタル復調出力値との出力差が第１
の所定値を超えるか否かを判別する第１の閾値回路と、
前記第１の所定時間より大なる第２の所定時間だけ前の
前記ディジタル復調出力値との出力差が前記第１の所定
値より大なる第２の所定値を超えるか否かを判別する第
２の閾値回路と、 少なくとも前記第１及び第２の閾値回
路出力信号より前記インパルス性雑音の発生を判定し、
且つこれを除去するための前記ディジタル復調出力値の
補間区間を判定する補間区間判定回路と、 前記補間区間
判定回路によって判定された前記補間区間に対応する前
記ディジタル復調出力値を補間する補間手段と、を備え
る。
【００１０】
【作用】ＦＭ信号をディジタル信号処理によって復調さ
れたディジタル信号は複数の遅延回路が直列に接続され
た遅延回路群に入力されて遅延させられる。減算回路で
は復調ディジタル信号値と遅延回路で遅延された信号値
との減算が行なわれる。
れたディジタル信号は複数の遅延回路が直列に接続され
た遅延回路群に入力されて遅延させられる。減算回路で
は復調ディジタル信号値と遅延回路で遅延された信号値
との減算が行なわれる。
【００１１】閾値回路では減算回路で減算された出力値
が或る値以上であるか否かの判定を行なう。補間区間判
定手段では閾値回路での判定結果に基づいて補間区間を
判定する。補間手段では補間区間と判定された区間に対
して復調されたディジタル信号値を補間する。
が或る値以上であるか否かの判定を行なう。補間区間判
定手段では閾値回路での判定結果に基づいて補間区間を
判定する。補間手段では補間区間と判定された区間に対
して復調されたディジタル信号値を補間する。
【００１２】以上のように、復調されたディジタル信号
を遅延させ、複数の異なる遅延出力との差が或る値以上
であるか否かを判定し、この判定出力より補正区間を決
めて補正するようにしたのでインパルス性雑音が生じた
区間を確実に補間することができ、またディジタル信号
処理に適合したインパルス性雑音を除去する装置を提供
することができる。
を遅延させ、複数の異なる遅延出力との差が或る値以上
であるか否かを判定し、この判定出力より補正区間を決
めて補正するようにしたのでインパルス性雑音が生じた
区間を確実に補間することができ、またディジタル信号
処理に適合したインパルス性雑音を除去する装置を提供
することができる。
【００１３】
【実施例】本発明の一実施例を図１を参照して説明す
る。図１は本発明の実施例の構成図である。実施例の説
明の前に、まずＦＭ信号復調原理について説明する。
る。図１は本発明の実施例の構成図である。実施例の説
明の前に、まずＦＭ信号復調原理について説明する。
【００１４】角度変調された信号Ｃ（ｔ）は、一般に、 Ｃ（ｔ）＝Ａｃｏｓ｛２πｆc ｔ＋θ（ｔ）｝ ……（１） ただし、 Ａ：搬送波の振幅 ｆｃ：搬送波周波数 で表わされる。
【００１５】角度変調が位相変調（ＰＭ）ならばθ
（ｔ）は θ（ｔ）＝Ｋp Ｓ（ｔ） ……（２） ただし、 Ｋp ：定数 Ｓ（ｔ）：変調信号 で表わされ、周波数変調（ＦＭ）ならば、位相θ（ｔ）
の時間的変化、すなわち微分が周波数であるから、 θ（ｔ）＝Ｋf ∫Ｓ（ｔ）ｄｔ ……（３） ただし、 Ｋf ：定数 で表わされる式（１）で示される入力信号Ｃ（ｔ）を、
サンプリング周波数ｆs でサンプリングしてディジタル
信号に変換すると、変換された信号Ｃ（ｎＴ）は Ｃ（ｎＴ）＝Ａｃｏｓ｛２πｆc ｎＴ＋θ（ｎＴ）｝ ……（４） ただし Ｔ＝１／ｆs （ｆs ：サンプリング周波数） ｎ＝…，−２，−１，０，＋１，＋２，… そこで、入力搬送波に同期した直交する搬送波で乗算す
ると、乗算出力Ｉc （ｎＴ）およびＱc （ｎＴ）は、 Ｉc （ｎＴ）＝Ａｃｏｓ｛２πｆc ｎＴ＋θ（ｎＴ）｝ ・ｃｏｓ｛２πｆc ｎＴ｝ ＝Ａ〔ｃｏｓ｛２π（２ｆc ）ｎＴ＋θ（ｎＴ）｝ ＋ｃｏｓ｛θ（ｎＴ）｝〕／２ ……（５） Ｑc （ｎＴ）＝Ａｃｏｓ｛２πｆc ｎＴ＋θ（ｎＴ）｝ ・ｓｉｎ｛２πｆc ｎＴ｝ ＝Ａ〔ｓｉｎ｛２π（２ｆc ）ｎＴ＋θ（ｎＴ）｝ ＋ｓｉｎ｛θ（ｎＴ）｝〕／２ ……（６） で表わされる。
（ｔ）は θ（ｔ）＝Ｋp Ｓ（ｔ） ……（２） ただし、 Ｋp ：定数 Ｓ（ｔ）：変調信号 で表わされ、周波数変調（ＦＭ）ならば、位相θ（ｔ）
の時間的変化、すなわち微分が周波数であるから、 θ（ｔ）＝Ｋf ∫Ｓ（ｔ）ｄｔ ……（３） ただし、 Ｋf ：定数 で表わされる式（１）で示される入力信号Ｃ（ｔ）を、
サンプリング周波数ｆs でサンプリングしてディジタル
信号に変換すると、変換された信号Ｃ（ｎＴ）は Ｃ（ｎＴ）＝Ａｃｏｓ｛２πｆc ｎＴ＋θ（ｎＴ）｝ ……（４） ただし Ｔ＝１／ｆs （ｆs ：サンプリング周波数） ｎ＝…，−２，−１，０，＋１，＋２，… そこで、入力搬送波に同期した直交する搬送波で乗算す
ると、乗算出力Ｉc （ｎＴ）およびＱc （ｎＴ）は、 Ｉc （ｎＴ）＝Ａｃｏｓ｛２πｆc ｎＴ＋θ（ｎＴ）｝ ・ｃｏｓ｛２πｆc ｎＴ｝ ＝Ａ〔ｃｏｓ｛２π（２ｆc ）ｎＴ＋θ（ｎＴ）｝ ＋ｃｏｓ｛θ（ｎＴ）｝〕／２ ……（５） Ｑc （ｎＴ）＝Ａｃｏｓ｛２πｆc ｎＴ＋θ（ｎＴ）｝ ・ｓｉｎ｛２πｆc ｎＴ｝ ＝Ａ〔ｓｉｎ｛２π（２ｆc ）ｎＴ＋θ（ｎＴ）｝ ＋ｓｉｎ｛θ（ｎＴ）｝〕／２ ……（６） で表わされる。
【００１６】式（５）および（６）の第１項の高調波成
分を除去すると、 Ｉ（ｎＴ）＝Ａｃｏｓ｛θ（ｎＴ）｝／２ ……（７） Ｑ（ｎＴ）＝Ａｓｉｎ｛θ（ｎＴ）｝／２ ……（８） となる。
分を除去すると、 Ｉ（ｎＴ）＝Ａｃｏｓ｛θ（ｎＴ）｝／２ ……（７） Ｑ（ｎＴ）＝Ａｓｉｎ｛θ（ｎＴ）｝／２ ……（８） となる。
【００１７】Ｉ（ｎＴ）をＱ（ｎＴ）で除算すると、除
算出力Ｂ（ｎＴ）は Ｂ（ｎＴ）＝Ｑ（ｎＴ）／Ｉ（ｎＴ） ＝〔Ａｓｉｎ｛θ（ｎＴ）｝／２〕 ／〔Ａｃｏｓ｛θ（ｎＴ）｝／２〕 ＝ｔａｎ｛θ（ｎＴ）｝ ……（９） で表わされる。
算出力Ｂ（ｎＴ）は Ｂ（ｎＴ）＝Ｑ（ｎＴ）／Ｉ（ｎＴ） ＝〔Ａｓｉｎ｛θ（ｎＴ）｝／２〕 ／〔Ａｃｏｓ｛θ（ｎＴ）｝／２〕 ＝ｔａｎ｛θ（ｎＴ）｝ ……（９） で表わされる。
【００１８】式（９）のＢ（ｎＴ）に対する逆正接を求
めると逆正接値φ（ｎＴ）は φ（ｎＴ）＝ｔａｎ-1｛Ｂ（ｎＴ）｝＝ｔａｎ-1〔ｔａｎ｛θ（ｎＴ）｝〕 ＝θ（ｎＴ） ……（１０） で表わされる。
めると逆正接値φ（ｎＴ）は φ（ｎＴ）＝ｔａｎ-1｛Ｂ（ｎＴ）｝＝ｔａｎ-1〔ｔａｎ｛θ（ｎＴ）｝〕 ＝θ（ｎＴ） ……（１０） で表わされる。
【００１９】θ（ｔ）と変調信号Ｓ（ｔ）との関係は式
（３）で表わさせるため、θ（ｔ）を微分すればＳ
（ｔ）が求められる。すなわち、 Ｋf Ｓ（ｔ）＝ｄθ（ｔ）／ｄｔ ……（１１） で表わされ、式（１１）よりφ（ｔ）＝θ（ｔ）である
から Ｋf Ｓ（ｔ）＝ｄφ（ｔ）／ｄｔ ……（１２） で表わされる。
（３）で表わさせるため、θ（ｔ）を微分すればＳ
（ｔ）が求められる。すなわち、 Ｋf Ｓ（ｔ）＝ｄθ（ｔ）／ｄｔ ……（１１） で表わされ、式（１１）よりφ（ｔ）＝θ（ｔ）である
から Ｋf Ｓ（ｔ）＝ｄφ（ｔ）／ｄｔ ……（１２） で表わされる。
【００２０】そこで、ｄφ（ｔ）／ｄｔは ｄφ（ｔ）／ｄｔ≒〔φ｛ｎＴ｝−φ｛（ｎ−１）Ｔ｝〕／Ｔ …（１３） として求めることができ、 Ｓ（ｔ）＝〔φ｛ｎＴ｝−φ｛（ｎ−１）Ｔ｝〕／Ｋf Ｔ …（１４） として求めることができる。
【００２１】つぎに、図１を参照して実施例の構成につ
いて説明する。図１において、１０は発振器（ＯＳ
Ｃ）、１１は入力信号をディジタル信号に変換するアナ
ログディジタル変換器（Ａ／Ｄ）、１２は同相成分検出
器、１３は直交成分検出器、１４はＴＡＮ-1型復調器、
２０および２６はシフトレジスタ（ＳＲ）、２１および
２２は減算回路、２３および２４は閾値回路、２５はオ
ア回路、２７は補間区間判定部、２８は補間値算出部、
２９は補間回路である。
いて説明する。図１において、１０は発振器（ＯＳ
Ｃ）、１１は入力信号をディジタル信号に変換するアナ
ログディジタル変換器（Ａ／Ｄ）、１２は同相成分検出
器、１３は直交成分検出器、１４はＴＡＮ-1型復調器、
２０および２６はシフトレジスタ（ＳＲ）、２１および
２２は減算回路、２３および２４は閾値回路、２５はオ
ア回路、２７は補間区間判定部、２８は補間値算出部、
２９は補間回路である。
【００２２】Ａ／Ｄ１１の入力には式（１）で示される
信号Ｃ（ｔ）が入力される。ＯＳＣ１０では入力信号Ｃ
（ｔ）の搬送波周波数ｆc の４倍の周波数を発振する。
Ａ／Ｄ１１では、ＯＳＣ１０の出力でサンプリングして
式（４）で示すディジタル値Ｃ（ｎＴ）に変換して出力
する。したがって、式（４）で示される時間Ｔは Ｔ＝１／ｆs ＝１／４ｆc …（１５） となる。
信号Ｃ（ｔ）が入力される。ＯＳＣ１０では入力信号Ｃ
（ｔ）の搬送波周波数ｆc の４倍の周波数を発振する。
Ａ／Ｄ１１では、ＯＳＣ１０の出力でサンプリングして
式（４）で示すディジタル値Ｃ（ｎＴ）に変換して出力
する。したがって、式（４）で示される時間Ｔは Ｔ＝１／ｆs ＝１／４ｆc …（１５） となる。
【００２３】同相成分検出器１２は式（５）および
（７）の処理を行ってＩ（ｎＴ）を、また直交成分検出
器１３は式（６）および（８）の処理を行ってＱ（ｎ
Ｔ）を出力する。同相成分検出器１２では、式（５）の
ｃｏｓ（２πｆc ｎＴ）はＴが１／４ｆ c であるがら、 ｃｏｓ｛２πｆc ｎＴ｝＝ｃｏｓ｛２πｆc ｎ／４ｆc ｝ ＝ｃｏｓ｛ｎπ／２｝ …（１６） となり、ｃｏｓ｛ｎπ／２｝はｎ＝０，１，２，…とす
ると、 ｃｏｓ｛ｎπ／２｝＝１（ｎ＝０，４，８，…） ＝０（ｎ＝１，５，９，…） ＝−１（ｎ＝２，６，１０，…） ＝０（ｎ＝３，７，１１，…） …（１７） となる。
（７）の処理を行ってＩ（ｎＴ）を、また直交成分検出
器１３は式（６）および（８）の処理を行ってＱ（ｎ
Ｔ）を出力する。同相成分検出器１２では、式（５）の
ｃｏｓ（２πｆc ｎＴ）はＴが１／４ｆ c であるがら、 ｃｏｓ｛２πｆc ｎＴ｝＝ｃｏｓ｛２πｆc ｎ／４ｆc ｝ ＝ｃｏｓ｛ｎπ／２｝ …（１６） となり、ｃｏｓ｛ｎπ／２｝はｎ＝０，１，２，…とす
ると、 ｃｏｓ｛ｎπ／２｝＝１（ｎ＝０，４，８，…） ＝０（ｎ＝１，５，９，…） ＝−１（ｎ＝２，６，１０，…） ＝０（ｎ＝３，７，１１，…） …（１７） となる。
【００２４】したがって、式（５）の乗算結果は Ｉc （ｎＴ）＝Ｃ（ｎＴ）（ｎ＝０，４，８，…） ＝０（ｎ＝１，５，９，…） ＝−Ｃ（ｎＴ）（ｎ＝２，６，１０，…） ＝０（ｎ＝３，７，１１，…） …（１８） で表わされる。
【００２５】したがって同相成分検出器１２では、Ａ／
Ｄ１１よりの出力値Ｃ（ｎＴ）を、そのまま通過、通過
を阻止，反転して通過、および通過を阻止、を繰返して
Ｉc（ｎＴ）を作り、その後、図示しない低域通過型の
ディジタルフィルタを通して式（７）のＩ（ｎＴ）を出
力する。
Ｄ１１よりの出力値Ｃ（ｎＴ）を、そのまま通過、通過
を阻止，反転して通過、および通過を阻止、を繰返して
Ｉc（ｎＴ）を作り、その後、図示しない低域通過型の
ディジタルフィルタを通して式（７）のＩ（ｎＴ）を出
力する。
【００２６】一方、直交成分検出器１３では、式（６）
のｓｉｎ（２πｆc ｎＴ）はＴ＝１／４ｆc であるか
ら、 ｓｉｎ（２πｆc ｎＴ）＝ｓｉｎ｛ｎπ／２｝ …（１９） となり、ｎ＝０，１，２，…とすると、 ｓｉｎ｛ｎπ／２｝＝０（ｎ＝０，４，８，…） ＝１（ｎ＝１，５，９，…） ＝０（ｎ＝２，６，１０，…） ＝−１（ｎ＝３，７，１１，…） …（２０） となる。
のｓｉｎ（２πｆc ｎＴ）はＴ＝１／４ｆc であるか
ら、 ｓｉｎ（２πｆc ｎＴ）＝ｓｉｎ｛ｎπ／２｝ …（１９） となり、ｎ＝０，１，２，…とすると、 ｓｉｎ｛ｎπ／２｝＝０（ｎ＝０，４，８，…） ＝１（ｎ＝１，５，９，…） ＝０（ｎ＝２，６，１０，…） ＝−１（ｎ＝３，７，１１，…） …（２０） となる。
【００２７】したがって、式（６）の乗算結果は Ｑc （ｎＴ）＝０（ｎ＝０，４，８，…） ＝Ｃ（ｎＴ）（ｎ＝１，５，９，…） ＝０（ｎ＝２，６，１０，…） ＝−Ｃ（ｎＴ）（ｎ＝３，７，１１，…） …（２１） で表わされる。
【００２８】したがって、直交成分検出器１３では、Ａ
／Ｄ１１より出力値Ｃ（ｎＴ）を、通過を阻止，そのま
ま通過、通過を阻止、および反転して通過、を繰返して
Ｑc（ｎＴ）を作り、その後、図示しないディジタルフ
ィルタを通して式（８）のＱ（ｎＴ）を出力する。
／Ｄ１１より出力値Ｃ（ｎＴ）を、通過を阻止，そのま
ま通過、通過を阻止、および反転して通過、を繰返して
Ｑc（ｎＴ）を作り、その後、図示しないディジタルフ
ィルタを通して式（８）のＱ（ｎＴ）を出力する。
【００２９】ＴＡＮ-1型復調器１４では、同相成分検出
器１２よりのＩ（ｎＴ）を直交成分検出器１３よりのＱ
（ｎＴ）による乗算を行ない、Ｂ（ｎＴ）を求める。す
なわち、式（９）で示す演算を行なう。その後、Ｂ（ｎ
Ｔ）の逆正接φ（ｎＴ）を求める。逆正接の算出はプロ
セッサによる演算処理によって算出させることもできる
が、種々のＢ（ｎＴ）値をアドレスに対応させたメモリ
で構成させ、各メモリにはそのメモリのアドレスに対応
するＢ（ｎＴ）値の逆正接値を格納しておき、逆正接の
算出を、対応するアドレスに格納されているデータをリ
ードすることによって行なわせることもできる。
器１２よりのＩ（ｎＴ）を直交成分検出器１３よりのＱ
（ｎＴ）による乗算を行ない、Ｂ（ｎＴ）を求める。す
なわち、式（９）で示す演算を行なう。その後、Ｂ（ｎ
Ｔ）の逆正接φ（ｎＴ）を求める。逆正接の算出はプロ
セッサによる演算処理によって算出させることもできる
が、種々のＢ（ｎＴ）値をアドレスに対応させたメモリ
で構成させ、各メモリにはそのメモリのアドレスに対応
するＢ（ｎＴ）値の逆正接値を格納しておき、逆正接の
算出を、対応するアドレスに格納されているデータをリ
ードすることによって行なわせることもできる。
【００３０】また、入力信号がＦＭ信号である場合は式
（１４）の演算を行ってＳ（ｎＴ）を出力する。ＴＡＮ
-1型復調器１４で復調された信号Ｓ（ｎＴ）はシフトレ
ジスタ（ＳＲ）２０−１〜ｎに入力して遅延される。
（１４）の演算を行ってＳ（ｎＴ）を出力する。ＴＡＮ
-1型復調器１４で復調された信号Ｓ（ｎＴ）はシフトレ
ジスタ（ＳＲ）２０−１〜ｎに入力して遅延される。
【００３１】遅延された信号Ｓ（ｎＴ）は減算器２１で
１サンプリング前の信号と、また減算器２２では３サン
プリング前の信号との減算が行なわれ、それぞれ、閾値
回路２３および２４で或る一定値内に有るか否かの判定
が行なわれる。判定結果はオア回路２５に入力され、そ
のオア出力はＳＲ２６−１〜ｎに入力され、補間区間判
定部２７で補間区間を判定する。
１サンプリング前の信号と、また減算器２２では３サン
プリング前の信号との減算が行なわれ、それぞれ、閾値
回路２３および２４で或る一定値内に有るか否かの判定
が行なわれる。判定結果はオア回路２５に入力され、そ
のオア出力はＳＲ２６−１〜ｎに入力され、補間区間判
定部２７で補間区間を判定する。
【００３２】補間区間判定部２７での補間区間の判定は
オア回路２５より出力される出力値“１”が連続する区
間を補間区間と判定する。その詳細を図２を参照して説
明する。図２（ａ）はＴＡＮ-1型復調器１４より出力さ
れた信号値Ｓ（ｎＴ）でＡで示す期間にインパルス性雑
音が含まれている。
オア回路２５より出力される出力値“１”が連続する区
間を補間区間と判定する。その詳細を図２を参照して説
明する。図２（ａ）はＴＡＮ-1型復調器１４より出力さ
れた信号値Ｓ（ｎＴ）でＡで示す期間にインパルス性雑
音が含まれている。
【００３３】図２（ｂ）は図２（ａ）の期間Ａを拡大し
たものである。図２（ｃ）および（ｄ）は、それぞれ減
算器２１および２２で減算した出力値を、また、±ｈ１
および±ｈ２はそれぞれ閾値回路２３および２４での閾
値を示している。
たものである。図２（ｃ）および（ｄ）は、それぞれ減
算器２１および２２で減算した出力値を、また、±ｈ１
および±ｈ２はそれぞれ閾値回路２３および２４での閾
値を示している。
【００３４】すなわち、減算器２１ではＳ｛ｎＴ｝−Ｓ
｛（ｎ＋１）Ｔ｝なる減算を、また減算器２２ではＳ
｛ｎＴ｝−Ｓ｛（ｎ＋３）Ｔ｝なる減算を行なう。閾値
回路２３および２４での閾値±ｈ１および±ｈ２はイン
パルス性雑音が含まれない通常の信号に対しては減算器
２３および２４の出力値が、それぞれ±ｈ１および±ｈ
２内に入るよう設定される。したがって、ｈ２はｈ１よ
り大に設定されている。
｛（ｎ＋１）Ｔ｝なる減算を、また減算器２２ではＳ
｛ｎＴ｝−Ｓ｛（ｎ＋３）Ｔ｝なる減算を行なう。閾値
回路２３および２４での閾値±ｈ１および±ｈ２はイン
パルス性雑音が含まれない通常の信号に対しては減算器
２３および２４の出力値が、それぞれ±ｈ１および±ｈ
２内に入るよう設定される。したがって、ｈ２はｈ１よ
り大に設定されている。
【００３５】すなわち、信号Ｓ（ｔ）に対してサンプリ
ングレートを十分高く取っているので、信号間の相関は
高く、一方雑音はある程度の時間差を設ければ相関は小
さくなり、複数の減算回路と閾値回路を設ければ、閾値
回路のいづれか一個の出力からは雑音であると検出され
る確率が高くなる。
ングレートを十分高く取っているので、信号間の相関は
高く、一方雑音はある程度の時間差を設ければ相関は小
さくなり、複数の減算回路と閾値回路を設ければ、閾値
回路のいづれか一個の出力からは雑音であると検出され
る確率が高くなる。
【００３６】図２（ｅ）および（ｆ）はそれぞれ閾値回
路２３および２４で雑音であるか否かの判定結果を示
し、図２（ｇ）はオア回路２５の出力を示す。補間区間
判定部２７ではオア回路２５よりの出力“１”の連続区
間を補間区間として判定して出力する。すなわち、ｎ＝
３より９を補間区間として判定する。
路２３および２４で雑音であるか否かの判定結果を示
し、図２（ｇ）はオア回路２５の出力を示す。補間区間
判定部２７ではオア回路２５よりの出力“１”の連続区
間を補間区間として判定して出力する。すなわち、ｎ＝
３より９を補間区間として判定する。
【００３７】また、補間区間判定部２７では、例えば閾
値回路２４のｎ＝５、または閾値回路２４のｎ＝６での
判定出力が“０”となる場合もあり、このような場合に
対処するため、オア回路２５の出力値の連続する“１”
の中に“０”が含まれる場合は、“０”を“１”に変換
して補間区間を判定する。
値回路２４のｎ＝５、または閾値回路２４のｎ＝６での
判定出力が“０”となる場合もあり、このような場合に
対処するため、オア回路２５の出力値の連続する“１”
の中に“０”が含まれる場合は、“０”を“１”に変換
して補間区間を判定する。
【００３８】補間値算出部２８は補間区間判定部２７で
判定された区間の補間値を算出する。すなわち、図２
（ｇ）で示す場合は、補間区間判定部２７はｎ＝３〜９
を補間区間と判定し、補間値算出部２８にｎ＝２および
１０に対する信号値Ｓ（２Ｔ）およびＳ（１０Ｔ）をシ
フトレジスタ（ＳＲ）２０より読出して、Ｓ（３Ｔ）〜
Ｓ（９Ｔ）の値を、例えば直線補間によって算出する。
判定された区間の補間値を算出する。すなわち、図２
（ｇ）で示す場合は、補間区間判定部２７はｎ＝３〜９
を補間区間と判定し、補間値算出部２８にｎ＝２および
１０に対する信号値Ｓ（２Ｔ）およびＳ（１０Ｔ）をシ
フトレジスタ（ＳＲ）２０より読出して、Ｓ（３Ｔ）〜
Ｓ（９Ｔ）の値を、例えば直線補間によって算出する。
【００３９】補間回路２９は、シフトレジスタ２０−ｎ
より出力されるＳ（３Ｔ）〜Ｓ（９Ｔ）に替えて、補間
値算出部２８で算出されＳ（３Ｔ）〜Ｓ（９Ｔ）を補間
して出力する。なお実施例では、１サンプリング値およ
び３サンプリング値との差より雑音であるか否かを判定
するようにしたが、１サンプリング値および２サンプリ
ング値との差としても良いし、更に１，２および３サン
プリング値との差より判定させるようにしても良い。
より出力されるＳ（３Ｔ）〜Ｓ（９Ｔ）に替えて、補間
値算出部２８で算出されＳ（３Ｔ）〜Ｓ（９Ｔ）を補間
して出力する。なお実施例では、１サンプリング値およ
び３サンプリング値との差より雑音であるか否かを判定
するようにしたが、１サンプリング値および２サンプリ
ング値との差としても良いし、更に１，２および３サン
プリング値との差より判定させるようにしても良い。
【００４０】また、補間区間を図２で示した場合はｎ＝
３〜９としたが、遅延回路で信号が遅延されることから
ｎ＝８および９には雑音が含まれないため、ｎ＝３〜７
を補間区間と判定させるようにしても良い。また、ｎ＝
３は雑音が含まれないと判定される確率が高いため、安
全を取って、例えば最初の“１”より２サンプリング前
からのｎ＝１〜９、またはｎ＝１〜７を補間区間と判定
するようにしても良い。
３〜９としたが、遅延回路で信号が遅延されることから
ｎ＝８および９には雑音が含まれないため、ｎ＝３〜７
を補間区間と判定させるようにしても良い。また、ｎ＝
３は雑音が含まれないと判定される確率が高いため、安
全を取って、例えば最初の“１”より２サンプリング前
からのｎ＝１〜９、またはｎ＝１〜７を補間区間と判定
するようにしても良い。
【００４１】また、実施例では遅延回路としてシフトレ
ジスタを使用したが、ＲＡＭを使用し、書込および読出
しタイミングを制御することによって遅延回路を構成す
ることもできる。以上、本発明の一実施例について説明
したが、本発明はこの実施例に限定されるものではな
く、その発明の主旨に従って各種変形が可能である。
ジスタを使用したが、ＲＡＭを使用し、書込および読出
しタイミングを制御することによって遅延回路を構成す
ることもできる。以上、本発明の一実施例について説明
したが、本発明はこの実施例に限定されるものではな
く、その発明の主旨に従って各種変形が可能である。
【００４２】
【発明の効果】以上説明したように、本発明によれば次
の効果が得られる。復調されたディジタル信号を遅延さ
せ、複数の異なる遅延出力との差が或る値以上であるか
否を判定し、この判定出力より補正区間を決めて補正す
るようにしたのでインパルス性雑音が生じた区間を確実
に補間することができ、またディジタル信号処理に適合
したインパルス性雑音を除去する装置を提供することが
できる。
の効果が得られる。復調されたディジタル信号を遅延さ
せ、複数の異なる遅延出力との差が或る値以上であるか
否を判定し、この判定出力より補正区間を決めて補正す
るようにしたのでインパルス性雑音が生じた区間を確実
に補間することができ、またディジタル信号処理に適合
したインパルス性雑音を除去する装置を提供することが
できる。
【図１】本発明の実施例の構成図である。
【図２】同実施例の補間区間判定の説明図である。
【図３】従来例の構成図である。
１１ アナログディジタル変換器 １２ 同相成分検出器 １３ 直交成分検出器 １４ ＴＡＮ-1型復調器 ２０，２６ シフトレジスタ（ＳＲ） ２１，２２ 減算器 ２３，２４ 閾値回路 ２５ オア回路 ２７ 補間区間判定部 ２８ 補間値算出部 ２９ 補間回路
Claims (2)
- 【請求項１】 周波数変調された信号を復調したＦＭ復
調出力におけるインパルス性雑音除去装置であって、前記周波数変調された信号をディジタル値に変換するＡ
／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されたディジタル値に基づ
き、ディジタル信号処理によって前記ＦＭ復調出力を生
成し、これをディジタル復調出力値として出力する復調
器と、 前記ディジタル復調出力値を遅延させるための縦続接続
された複数の遅延回路と、 前記複数の遅延回路の先頭の遅延回路へ入力される前記
ディジタル復調出力値と前記複数の遅延回路の異なる位
置に保持されている前記ディジタル復調 出力値との減算
を各々行なう複数の減算回路と、 前記複数の減算回路の出力値各々について或る値以上で
あるか否かを判別する複数の閾値回路と、 前記複数の閾値回路出力信号より前記インパルス性雑音
の発生を判定し、且つこれを除去するための前記ディジ
タル復調出力値の補間区間を判定する補間区間判定回路
と、 前記補間区間判定回路によって判定された前記補間区間
に対応する前記ディジタル復調出力値を補間する補間手
段と、 を備えたことを特徴とするインパルス性雑音除去装置。 - 【請求項２】 周波数変調された信号を復調したＦＭ復
調出力におけるインパルス性雑音除去装置であって、 前記周波数変調された信号をディジタル値に変換するＡ
／Ｄ変換器と、 前記Ａ／Ｄ変換器により変換されたディジタル値に基づ
き、ディジタル信号処理によって前記ＦＭ復調出力を生
成し、これをディジタル復調出力値として出力する復調
器と、 前記ディジタル復調出力値を遅延させるための縦続接続
された複数の遅延回路と、 第１の所定時間だけ前の前記ディジタル復調出力値との
出力差が第１の所定値 を超えるか否かを判別する第１の
閾値回路と、 前記第１の所定時間より大なる第２の所定時間だけ前の
前記ディジタル復調出力値との出力差が前記第１の所定
値より大なる第２の所定値を超えるか否かを判別する第
２の閾値回路と、 少なくとも前記第１及び第２の閾値回路出力信号より前
記インパルス性雑音の発生を判定し、且つこれを除去す
るための前記ディジタル復調出力値の補間区間を判定す
る補間区間判定回路と、 前記補間区間判定回路によって判定された前記補間区間
に対応する前記ディジタル復調出力値を補間する補間手
段と、 を備えたことを特徴とするインパルス性雑音除去装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32783292A JP3262608B2 (ja) | 1992-12-08 | 1992-12-08 | インパルス性雑音除去装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP32783292A JP3262608B2 (ja) | 1992-12-08 | 1992-12-08 | インパルス性雑音除去装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH06177786A JPH06177786A (ja) | 1994-06-24 |
| JP3262608B2 true JP3262608B2 (ja) | 2002-03-04 |
Family
ID=18203484
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP32783292A Expired - Fee Related JP3262608B2 (ja) | 1992-12-08 | 1992-12-08 | インパルス性雑音除去装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3262608B2 (ja) |
Families Citing this family (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FI962965A (fi) * | 1996-07-25 | 1998-01-26 | Paavo Alku | Menetelmä ja laite impulssikohinan poistamiseksi puhesignaalista |
| JP3773817B2 (ja) | 2001-07-13 | 2006-05-10 | 三洋電機株式会社 | ノイズキャンセラ |
| JP4557702B2 (ja) * | 2004-12-17 | 2010-10-06 | 株式会社東芝 | 受信機 |
| JP4952573B2 (ja) * | 2007-12-27 | 2012-06-13 | 株式会社Ｊｖｃケンウッド | 無線機、制御方法及びプログラム |
| JP5598243B2 (ja) * | 2009-11-30 | 2014-10-01 | 株式会社Ｊｖｃケンウッド | Ｆｍ検波器、信号補間方法、及びプログラム |
-
1992
- 1992-12-08 JP JP32783292A patent/JP3262608B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH06177786A (ja) | 1994-06-24 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3839212B2 (ja) | タイミング再生装置および復調器 | |
| EP0601605B1 (en) | Clock recovery circuit of a demodulator | |
| US5052050A (en) | Direct conversion FM receiver | |
| US5216696A (en) | Programmable noise bandwidth reduction by means of digital averaging | |
| US11296739B2 (en) | Noise suppression device, noise suppression method, and reception device and reception method using same | |
| JPH0129469B2 (ja) | ||
| US5280538A (en) | Spread spectrum demodulator | |
| JP3508956B2 (ja) | 周波数変調信号復調回路及び通信端末装置 | |
| US5828707A (en) | Differential detecting apparatus for detecting phase difference of phase-modulated signal | |
| CA2180905C (en) | Digital demodulator | |
| JP3262608B2 (ja) | インパルス性雑音除去装置 | |
| JPH0427723B2 (ja) | ||
| US5712879A (en) | Differential detecting device | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JP2692434B2 (ja) | スペクトル拡散復調装置 | |
| KR100547770B1 (ko) | 디지털 수신기의 심볼동기 록 검출 장치 및 그 방법 | |
| JP3506562B2 (ja) | ダイレクトコンバージョン受信機 | |
| JPH10173632A (ja) | 受信装置 | |
| JP2564968B2 (ja) | 交差偏波干渉補償器 | |
| JPH04261248A (ja) | 一括復調装置 | |
| JP3729369B2 (ja) | 直接変換ｆｓｋ受信機 | |
| JPH0583314A (ja) | 復調回路 | |
| JP3215788B2 (ja) | トーンディスエーブラ装置 | |
| JP2811776B2 (ja) | 制御信号発生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20011113 |
|
| LAPS | Cancellation because of no payment of annual fees |