JP3215788B2 - トーンディスエーブラ装置 - Google Patents
トーンディスエーブラ装置Info
- Publication number
- JP3215788B2 JP3215788B2 JP30021795A JP30021795A JP3215788B2 JP 3215788 B2 JP3215788 B2 JP 3215788B2 JP 30021795 A JP30021795 A JP 30021795A JP 30021795 A JP30021795 A JP 30021795A JP 3215788 B2 JP3215788 B2 JP 3215788B2
- Authority
- JP
- Japan
- Prior art keywords
- tone
- signal
- band
- phase
- answer
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Filters That Use Time-Delay Elements (AREA)
- Cable Transmission Systems, Equalization Of Radio And Reduction Of Echo (AREA)
Description
【０００１】
【発明の属する技術分野】本発明は、電話回線における
２線ー４線変換回路や電子会議システム等に利用するエ
コーキャンセラやエコーサプレッサと共に用いるトーン
ディスエーブラに関するものである。
２線ー４線変換回路や電子会議システム等に利用するエ
コーキャンセラやエコーサプレッサと共に用いるトーン
ディスエーブラに関するものである。
【０００２】
【従来の技術】図４および図５は従来のトーンディスエ
ーブラの構成を二つの図に分けて示したものである。図
４において、受信入力端１０１は、音声またはアンサー
トーンを受け、ＰＣＭコーデック１０２にて８ｋＨｚサ
ンプリングのディジタル信号に変換され、さらにＬＯＧ
／ＬＩＮ変換器１０３にて線形コードに変換される。こ
の信号は、乗算器１０４、１０５にて各々２１００Ｈｚ
の余弦波および正弦波と掛けられて、位相制御器１０６
で周波数と位相のずれを補正された後、低域通過型フィ
ルタ１０７、１０８で基底帯域信号Ｉ，Ｑのみが抽出さ
れる。このＩ，Ｑ信号は、トーンと上記２１００Ｈｚの
間に周波数誤差があると、その誤差周波数で変動するの
で、その周期から周波数ずれ検出器１０９は、誤差周波
数を分解能１Ｈｚで検出する。８０００周期カウンタ１
１０の出力は、周波数ずれ検出器１０９の出力と乗算器
１１１で掛け合わされて周波数ずれによる回転位相が得
られ、加算器１１２を経て位相制御器１０６に入力す
る。位相制御器１０６は、この回転位相を打ち消すよう
にＩ，Ｑ信号を補正するので、やがてアンサートーン受
信時のＩ，Ｑ信号は、アンサートーンの位相反転信号
（周期４５０ｍｓ）のみが現れる。但し、ここでもトー
ンと上記２１００Ｈｚの間に位相誤差があると、Ｑ信号
レベルが大きいがＩ信号レベルが非常に小さくなる場合
があるので、位相ずれ検出器１１３でＩ信号レベルが大
きくなるように固定位相ずれ値を発生し、加算器１１２
を経て位相制御器１０６に入力し、周波数誤差と共に補
正する。
ーブラの構成を二つの図に分けて示したものである。図
４において、受信入力端１０１は、音声またはアンサー
トーンを受け、ＰＣＭコーデック１０２にて８ｋＨｚサ
ンプリングのディジタル信号に変換され、さらにＬＯＧ
／ＬＩＮ変換器１０３にて線形コードに変換される。こ
の信号は、乗算器１０４、１０５にて各々２１００Ｈｚ
の余弦波および正弦波と掛けられて、位相制御器１０６
で周波数と位相のずれを補正された後、低域通過型フィ
ルタ１０７、１０８で基底帯域信号Ｉ，Ｑのみが抽出さ
れる。このＩ，Ｑ信号は、トーンと上記２１００Ｈｚの
間に周波数誤差があると、その誤差周波数で変動するの
で、その周期から周波数ずれ検出器１０９は、誤差周波
数を分解能１Ｈｚで検出する。８０００周期カウンタ１
１０の出力は、周波数ずれ検出器１０９の出力と乗算器
１１１で掛け合わされて周波数ずれによる回転位相が得
られ、加算器１１２を経て位相制御器１０６に入力す
る。位相制御器１０６は、この回転位相を打ち消すよう
にＩ，Ｑ信号を補正するので、やがてアンサートーン受
信時のＩ，Ｑ信号は、アンサートーンの位相反転信号
（周期４５０ｍｓ）のみが現れる。但し、ここでもトー
ンと上記２１００Ｈｚの間に位相誤差があると、Ｑ信号
レベルが大きいがＩ信号レベルが非常に小さくなる場合
があるので、位相ずれ検出器１１３でＩ信号レベルが大
きくなるように固定位相ずれ値を発生し、加算器１１２
を経て位相制御器１０６に入力し、周波数誤差と共に補
正する。
【０００３】図５において、レベル計算器１１４は、Ｉ
2 ＋Ｑ2 の移動平均にてアンサートーン受信帯域のレベ
ルを求め、判定器１１５でレベルの観点からのトーンの
有無を判定する。デューティ計算器１１６は、Ｉ信号の
符号変化間隔を調べて平均化して出力し、判定器１１７
は、この周期とアンサートーンの位相判定周期４５０ｍ
ｓを比較してトーンの有無を判定する。論理積回路１１
８は、この二つの判定結果が共に真の時ディスエーブル
信号を発生し、出力端へ出力する。
2 ＋Ｑ2 の移動平均にてアンサートーン受信帯域のレベ
ルを求め、判定器１１５でレベルの観点からのトーンの
有無を判定する。デューティ計算器１１６は、Ｉ信号の
符号変化間隔を調べて平均化して出力し、判定器１１７
は、この周期とアンサートーンの位相判定周期４５０ｍ
ｓを比較してトーンの有無を判定する。論理積回路１１
８は、この二つの判定結果が共に真の時ディスエーブル
信号を発生し、出力端へ出力する。
【０００４】
【発明が解決しようとする課題】しかしながら、上記従
来のトーンディスエーブラでは、全ての処理が８ｋＨｚ
サンプリングで行われるため、乗算器１０４、１０５に
入力するキャリアデータには１６８０ワード（＝２×２
１×４０）のメモリが必要になり、さらに位相制御器１
０６内でも、１Ｈｚ分解能での余弦波、正弦波を発生さ
せることを想定すると、８０００ワードのメモリが必要
になる。また低域通過型フィルタ１０７、１０８につい
ても、アンサートーンの帯域（帯域幅３２Ｈｚ）を通過
させることを考慮すると、非巡回型フィルタの場合約２
５０タップ（＝８０００／３２）になるので、フィルタ
２個で１０００ワードのメモリが必要な上、１サンプル
時間に５００回もの積和演算が必要になる。さらに周波
数ずれ検出、位相ずれ検出などの同期処理が不可欠なた
め、処理が複雑で演算量が増大する。このように、従来
の構成では、所要メモリと所要演算量の低減を図ること
が困難であるといった問題を有していた。
来のトーンディスエーブラでは、全ての処理が８ｋＨｚ
サンプリングで行われるため、乗算器１０４、１０５に
入力するキャリアデータには１６８０ワード（＝２×２
１×４０）のメモリが必要になり、さらに位相制御器１
０６内でも、１Ｈｚ分解能での余弦波、正弦波を発生さ
せることを想定すると、８０００ワードのメモリが必要
になる。また低域通過型フィルタ１０７、１０８につい
ても、アンサートーンの帯域（帯域幅３２Ｈｚ）を通過
させることを考慮すると、非巡回型フィルタの場合約２
５０タップ（＝８０００／３２）になるので、フィルタ
２個で１０００ワードのメモリが必要な上、１サンプル
時間に５００回もの積和演算が必要になる。さらに周波
数ずれ検出、位相ずれ検出などの同期処理が不可欠なた
め、処理が複雑で演算量が増大する。このように、従来
の構成では、所要メモリと所要演算量の低減を図ること
が困難であるといった問題を有していた。
【０００５】本発明は、上記従来の問題を解決するもの
で、所要メモリと演算量を低減することのできるトーン
ディスエーブラ装置を提供することを目的とする。
で、所要メモリと演算量を低減することのできるトーン
ディスエーブラ装置を提供することを目的とする。
【０００６】
【課題を解決するための手段】上記目的を達成するため
に、本発明は、８ｋＨｚサンプリングで少ないメモリで
処理しやすい２ｋＨｚと１００Ｈｚの２回に分けてアン
サートーンの周波数変換と直交検波を行い、所要メモリ
の少ないリセット付きディジタル積分にて間引き処理を
行うことにより、主な処理を低サンプリングレートで実
行するようにしたものである。さらに反転位相の検出
は、同期処理とフィルタ処理の不要なベースバンド遅延
検波で行うことにより、演算量の削減を図るものであ
り、その際用いる２２５ｍｓ遅延線は、上記間引き処理
にて少ないメモリで実現することができる。
に、本発明は、８ｋＨｚサンプリングで少ないメモリで
処理しやすい２ｋＨｚと１００Ｈｚの２回に分けてアン
サートーンの周波数変換と直交検波を行い、所要メモリ
の少ないリセット付きディジタル積分にて間引き処理を
行うことにより、主な処理を低サンプリングレートで実
行するようにしたものである。さらに反転位相の検出
は、同期処理とフィルタ処理の不要なベースバンド遅延
検波で行うことにより、演算量の削減を図るものであ
り、その際用いる２２５ｍｓ遅延線は、上記間引き処理
にて少ないメモリで実現することができる。
【０００７】
【発明の実施の形態】本発明の請求項１に記載の発明
は、Ｖ２５シリーズ等の有線モデムの２１００Ｈｚ位相
反転アンサートーンを検出し、エコーキャンセラまたは
エコーサプレッサのディスエーブル信号を発生するトー
ンディスエーブラにおいて、８ｋＨｚサンプリングで２
ｋＨｚと１００Ｈｚの２回に分けてアンサートーンの周
波数変換と直交検波を行ってＩ，Ｑ信号を得、このＩ，
Ｑ信号をリセット付きディジタル積分により帯域制限し
て間引き処理を行うことを特徴とするものであり、所要
メモリの低減を図ることができる。
は、Ｖ２５シリーズ等の有線モデムの２１００Ｈｚ位相
反転アンサートーンを検出し、エコーキャンセラまたは
エコーサプレッサのディスエーブル信号を発生するトー
ンディスエーブラにおいて、８ｋＨｚサンプリングで２
ｋＨｚと１００Ｈｚの２回に分けてアンサートーンの周
波数変換と直交検波を行ってＩ，Ｑ信号を得、このＩ，
Ｑ信号をリセット付きディジタル積分により帯域制限し
て間引き処理を行うことを特徴とするものであり、所要
メモリの低減を図ることができる。
【０００８】本発明の請求項２に記載の発明は、間引き
処理後の反転位相の検出をベースバンド遅延検波で行う
ことを特徴とするものであり、所要演算の低減を図るこ
とができる。
処理後の反転位相の検出をベースバンド遅延検波で行う
ことを特徴とするものであり、所要演算の低減を図るこ
とができる。
【０００９】本発明の請求項３に記載の発明は、Ｖ２５
シリーズ等の有線モデムの２１００Ｈｚ位相反転アンサ
ートーンを検出し、エコーキャンセラまたはエコーサプ
レッサのディスエーブル信号を発生するトーンディスエ
ーブラにおいて、８ｋＨｚサンプリング入力信号に2kＨ
ｚ周波数変換する手段と、前記入力信号を１００Ｈｚで
直交検波してＩ，Ｑ信号を得る手段と、前記Ｉ，Ｑ信号
をリセット付ディジタル積分器で帯域制限して間引く手
段と、前記間引かれたＩ，Ｑ信号の位相変化からアンサ
ートーンの位相変化の有無を検出するためのベースバン
ド遅延検波手段と、前記サンプリング入力信号から全帯
域の信号レベルを求める手段と、前記間引かれたＩ，Ｑ
信号からトーン帯域の信号レベルを求める手段と、前記
アンサートーンの位相変化が検出され、かつ前記トーン
帯域の信号レベルが所望の値より大きく、かつ前記トー
ン帯域の信号レベルと前記全帯域の信号レベルの比が所
望の値より大きくなる時にアンサートーン有りと判定す
るものであり、所要演算量と所要メモリの低減を図るこ
とができるとともに、装置の小型化・低価格化・低消費
電力化を図ることができるとう効果を有する。
シリーズ等の有線モデムの２１００Ｈｚ位相反転アンサ
ートーンを検出し、エコーキャンセラまたはエコーサプ
レッサのディスエーブル信号を発生するトーンディスエ
ーブラにおいて、８ｋＨｚサンプリング入力信号に2kＨ
ｚ周波数変換する手段と、前記入力信号を１００Ｈｚで
直交検波してＩ，Ｑ信号を得る手段と、前記Ｉ，Ｑ信号
をリセット付ディジタル積分器で帯域制限して間引く手
段と、前記間引かれたＩ，Ｑ信号の位相変化からアンサ
ートーンの位相変化の有無を検出するためのベースバン
ド遅延検波手段と、前記サンプリング入力信号から全帯
域の信号レベルを求める手段と、前記間引かれたＩ，Ｑ
信号からトーン帯域の信号レベルを求める手段と、前記
アンサートーンの位相変化が検出され、かつ前記トーン
帯域の信号レベルが所望の値より大きく、かつ前記トー
ン帯域の信号レベルと前記全帯域の信号レベルの比が所
望の値より大きくなる時にアンサートーン有りと判定す
るものであり、所要演算量と所要メモリの低減を図るこ
とができるとともに、装置の小型化・低価格化・低消費
電力化を図ることができるとう効果を有する。
【００１０】（実施の形態）以下、本発明の実施の形態
について、図を用いて説明する。図１、図２、図３は本
発明の一実施の形態におけるトーンディスエーブラ装置
の構成を三つの図に分けて示している。図１において、
１は受信入力端、２はＰＣＭコーディック、３はＬＯＧ
／ＬＩＮ変換器、４、５、６は乗算器、７、８は加算
器、９、１０は遅延器である。また６０は２乗和器、６
１は２乗器、６２は加算器、６３は遅延器、６４はレベ
ル比較器、６５はＳＮ確認器、６６は論理積回路であ
る。図２において、１１から２２および３１から４２は
それぞれ遅延器である。図３において、２３、２４、２
５、２６は乗算器、２７は加算器、２８は減算器、２
９、３０は符号判定器、４３、４４は３ビットシフトレ
ジスタ、４５、４６は多数決回路、４７、４８は遅延
器、４９、５０は排他論理和回路、５１、５２は自走カ
ウンタ、５３、５４はレジスタ、５５、５６は比較器、
５７は論理和回路、５８はＯＮ／ＯＦＦ部、５９は出力
端である。
について、図を用いて説明する。図１、図２、図３は本
発明の一実施の形態におけるトーンディスエーブラ装置
の構成を三つの図に分けて示している。図１において、
１は受信入力端、２はＰＣＭコーディック、３はＬＯＧ
／ＬＩＮ変換器、４、５、６は乗算器、７、８は加算
器、９、１０は遅延器である。また６０は２乗和器、６
１は２乗器、６２は加算器、６３は遅延器、６４はレベ
ル比較器、６５はＳＮ確認器、６６は論理積回路であ
る。図２において、１１から２２および３１から４２は
それぞれ遅延器である。図３において、２３、２４、２
５、２６は乗算器、２７は加算器、２８は減算器、２
９、３０は符号判定器、４３、４４は３ビットシフトレ
ジスタ、４５、４６は多数決回路、４７、４８は遅延
器、４９、５０は排他論理和回路、５１、５２は自走カ
ウンタ、５３、５４はレジスタ、５５、５６は比較器、
５７は論理和回路、５８はＯＮ／ＯＦＦ部、５９は出力
端である。
【００１１】図１において、受信入力端１は音声または
アンサートーンを受け、ＰＣＭコーデック２にて８ｋＨ
ｚサンプリングのディジタル信号に変換され、さらにＬ
ＯＧ／ＬＩＮ変換器３にて線形コードに変換される。こ
の信号は乗算器４にて２ｋＨｚ周波数変換を受けるが、
８ｋＨｚサンプリングでの２ｋＨｚ波は１，０，−１
０，１，…のサンプル列なので、実際は乗算は不要で符
号反転のみで行うことができる。周波数変換出力は、乗
算器５および６にて各々１００Ｈｚの余弦波および正弦
波と掛けられ、乗算器５の出力は、加算器７と遅延器９
からなるリセット付きディジタル積分器、乗算器６の出
力は加算器８と遅延器１０からなるリセット付きディジ
タル積分器によって各々基底帯域信号Ｉ，Ｑが抽出され
る。なお、リセット付きディジタル積分器は、入力を１
５０サンプル累算すると出力とリセットを行うことを繰
り返す動作を行うもので、１５０タップの櫛形低域通過
型フィルタと１／１５０間引き処理をメモリ１ワードで
実行することができる。
アンサートーンを受け、ＰＣＭコーデック２にて８ｋＨ
ｚサンプリングのディジタル信号に変換され、さらにＬ
ＯＧ／ＬＩＮ変換器３にて線形コードに変換される。こ
の信号は乗算器４にて２ｋＨｚ周波数変換を受けるが、
８ｋＨｚサンプリングでの２ｋＨｚ波は１，０，−１
０，１，…のサンプル列なので、実際は乗算は不要で符
号反転のみで行うことができる。周波数変換出力は、乗
算器５および６にて各々１００Ｈｚの余弦波および正弦
波と掛けられ、乗算器５の出力は、加算器７と遅延器９
からなるリセット付きディジタル積分器、乗算器６の出
力は加算器８と遅延器１０からなるリセット付きディジ
タル積分器によって各々基底帯域信号Ｉ，Ｑが抽出され
る。なお、リセット付きディジタル積分器は、入力を１
５０サンプル累算すると出力とリセットを行うことを繰
り返す動作を行うもので、１５０タップの櫛形低域通過
型フィルタと１／１５０間引き処理をメモリ１ワードで
実行することができる。
【００１２】８ｋＨｚサンプリングの信号が１／１５０
倍に間引かれて得られた（１６０／３）Ｈｚサンプリン
グＩ，Ｑ信号は、図２に示すように、遅延器１１〜２２
および３１〜４２で各々１２サンプル（２２５ｍｓ）遅
延され、Ｉd ，Ｑd となり、図３に示すように乗算器２
３、２４、２５、２６および加算器２７と減算器２８に
よって下記式(1) のベースバンド遅延検波が行われる。 Ｉ' ＝Ｉ・ Ｉd ＋ Ｑ・ Ｑd Ｑ' ＝Ｑ・ Ｉd ー Ｉ・ Ｑd ・・・（１）
倍に間引かれて得られた（１６０／３）Ｈｚサンプリン
グＩ，Ｑ信号は、図２に示すように、遅延器１１〜２２
および３１〜４２で各々１２サンプル（２２５ｍｓ）遅
延され、Ｉd ，Ｑd となり、図３に示すように乗算器２
３、２４、２５、２６および加算器２７と減算器２８に
よって下記式(1) のベースバンド遅延検波が行われる。 Ｉ' ＝Ｉ・ Ｉd ＋ Ｑ・ Ｑd Ｑ' ＝Ｑ・ Ｉd ー Ｉ・ Ｑd ・・・（１）
【００１３】遅延検波は、受信信号自身をキャリアの代
わりに用いるので、従来例のような同期検波に比べる
と、雑音の多い回線では性能が劣るが、電話回線のよう
なＳＮのよい回線では特に問題とならず、むしろ周波数
や位相の同期処理を行う必要はない点で優れている。ア
ンサートーンを受信した場合、式(1) のＩ' とＱ' は位
相誤差によってレベル差はあっても、共に２２５ｍｓで
符号反転する矩形波になる。
わりに用いるので、従来例のような同期検波に比べる
と、雑音の多い回線では性能が劣るが、電話回線のよう
なＳＮのよい回線では特に問題とならず、むしろ周波数
や位相の同期処理を行う必要はない点で優れている。ア
ンサートーンを受信した場合、式(1) のＩ' とＱ' は位
相誤差によってレベル差はあっても、共に２２５ｍｓで
符号反転する矩形波になる。
【００１４】符号判定器２９、３０は、各々Ｉ' とＱ'
の符号判定を行い、Ｉ' については３ビットシフトレジ
スタ４３と多数決器４５で構成する３タップメディアン
フィルタ、Ｑ' については３ビットシフトレジスタ４４
と多数決器４６で構成する３タップメディアンフィルタ
にて、各々の判定符号のひげを除去する。さらにＩｃｈ
のフィルタ出力は、１ビット遅延器４７と排他論理和回
路４９で符号変化パルスを発生させ、これを基に自走カ
ウンタ５１の値をレジスタ５３にロードしてからカウン
タ５１をクリアする。同様にＱｃｈのフィルタ出力も、
１ビット遅延器４８と排他論理和回路５０で符号変化パ
ルスを発生させ、これを基に自走カウンタ５２の値をレ
ジスタ５４にロードしてからカウンタ５２をクリアす
る。
の符号判定を行い、Ｉ' については３ビットシフトレジ
スタ４３と多数決器４５で構成する３タップメディアン
フィルタ、Ｑ' については３ビットシフトレジスタ４４
と多数決器４６で構成する３タップメディアンフィルタ
にて、各々の判定符号のひげを除去する。さらにＩｃｈ
のフィルタ出力は、１ビット遅延器４７と排他論理和回
路４９で符号変化パルスを発生させ、これを基に自走カ
ウンタ５１の値をレジスタ５３にロードしてからカウン
タ５１をクリアする。同様にＱｃｈのフィルタ出力も、
１ビット遅延器４８と排他論理和回路５０で符号変化パ
ルスを発生させ、これを基に自走カウンタ５２の値をレ
ジスタ５４にロードしてからカウンタ５２をクリアす
る。
【００１５】上記動作によりレジスタ５３とレジスタ５
４にはアンサートーン受信時は値’１２’がセットされ
るので、各々比較器５５と５６でこの値を確認し、論理
和回路５７でどちらかが正しい値になった時にアンサー
トーンの位相反転を検出したものと見なしてＯＮ／ＯＦ
Ｆ部５８に出力する。
４にはアンサートーン受信時は値’１２’がセットされ
るので、各々比較器５５と５６でこの値を確認し、論理
和回路５７でどちらかが正しい値になった時にアンサー
トーンの位相反転を検出したものと見なしてＯＮ／ＯＦ
Ｆ部５８に出力する。
【００１６】これらの処理の他に、図１に示すように、
ＬＰＧ／ＬＩＮ変換器３の出力を２乗器６１で２乗した
後、加算器６２と遅延器６３からなるリセット付きディ
ジタル積分器で、全受信帯域の受信信号レベルを計算し
て（１６０／３）ＨｚサンプリングでＳＮ確認器６５に
出力する。また上記基底帯域信号Ｉ，Ｑも、２乗和器６
０でトーンレベルＩ2 ＋Ｑ2 を計算し、（１６０／３）
Ｈｚサンプリングでレベル比較器６４とＳＮ確認器６５
に出力する。レベル比較器６４は上記トーンレベルが所
望レベル以上であるか否かを判定し、ＳＮ確認器６５
は、トーンレベル対受信信号レベル比が所望のＳＮ比以
上であるか否かを判定し、論理積回路６６でこれらが共
に成り立つか否かをＯＮ／ＯＦＦ部５８に出力する。Ｏ
Ｎ／ＯＦＦ部５８は、上記論理和回路５７出力と論理和
回路６６の出力が共に真の時にディスエーブル信号を出
力端５９に出力する。
ＬＰＧ／ＬＩＮ変換器３の出力を２乗器６１で２乗した
後、加算器６２と遅延器６３からなるリセット付きディ
ジタル積分器で、全受信帯域の受信信号レベルを計算し
て（１６０／３）ＨｚサンプリングでＳＮ確認器６５に
出力する。また上記基底帯域信号Ｉ，Ｑも、２乗和器６
０でトーンレベルＩ2 ＋Ｑ2 を計算し、（１６０／３）
Ｈｚサンプリングでレベル比較器６４とＳＮ確認器６５
に出力する。レベル比較器６４は上記トーンレベルが所
望レベル以上であるか否かを判定し、ＳＮ確認器６５
は、トーンレベル対受信信号レベル比が所望のＳＮ比以
上であるか否かを判定し、論理積回路６６でこれらが共
に成り立つか否かをＯＮ／ＯＦＦ部５８に出力する。Ｏ
Ｎ／ＯＦＦ部５８は、上記論理和回路５７出力と論理和
回路６６の出力が共に真の時にディスエーブル信号を出
力端５９に出力する。
【００１７】
【発明の効果】以上のように、本発明によれば、８ｋＨ
ｚサンプリングで少ないメモリで処理しやすい２ｋＨｚ
と１００Ｈｚの２回に分けてアンサートーンの周波数変
換と直交検波を行うので、所要メモリを８０ワード（従
来例１６８０ワード）に低減できる。またリセット付き
ディジタル積分にて１／１５０間引き処理を行うことに
より、フィルタ処理の所要メモリは１ワード（従来例２
５０ワード），１サンプル時間当たりの演算も加算１回
（従来例では２５０回の積和）に低減できる。さらに反
転位相の検出を同期処理とフィルタ処理の不要なベース
バンド遅延検波で行うことにより、演算量の削減を図る
ことができる。これらにより、装置の小型化・低価格化
・低消費電力化を図ることができるとう効果を有する。
ｚサンプリングで少ないメモリで処理しやすい２ｋＨｚ
と１００Ｈｚの２回に分けてアンサートーンの周波数変
換と直交検波を行うので、所要メモリを８０ワード（従
来例１６８０ワード）に低減できる。またリセット付き
ディジタル積分にて１／１５０間引き処理を行うことに
より、フィルタ処理の所要メモリは１ワード（従来例２
５０ワード），１サンプル時間当たりの演算も加算１回
（従来例では２５０回の積和）に低減できる。さらに反
転位相の検出を同期処理とフィルタ処理の不要なベース
バンド遅延検波で行うことにより、演算量の削減を図る
ことができる。これらにより、装置の小型化・低価格化
・低消費電力化を図ることができるとう効果を有する。
【図１】本発明の一実施の形態を示すトーンディスエー
ブラ装置のブロック図（部分）
ブラ装置のブロック図（部分）
【図２】本発明の一実施の形態を示すトーンディスエー
ブラ装置のブロック図（部分）
ブラ装置のブロック図（部分）
【図３】本発明の一実施の形態を示すトーンディスエー
ブラ装置のブロック図（部分）
ブラ装置のブロック図（部分）
【図４】従来例を示すトーンディスエーブラ装置のブロ
ック図（部分）
ック図（部分）
【図５】従来例を示すトーンディスエーブラ装置のブロ
ック図（部分）
ック図（部分）
１ 受信入力端 ２ ＰＣＭコーデック ３ ＬＯＧ／ＬＩＮ変換 ４ 乗算器 ５ 乗算器 ６ 乗算器 ７ 加算器 ８ 加算器 ９ 遅延器 １０ 遅延器 １１〜２２ 遅延器 ２３ 乗算器 ２４ 乗算器 ２５ 乗算器 ２６ 乗算器 ２７ 加算器 ２８ 減算器 ２９ 符号判定器 ３０ 符号判定器 ３１〜４２ 遅延器 ４３ ３ビットシフトレジスタ ４４ ３ビットシフトレジスタ ４５ 多数決回路 ４６ 多数決回路 ４７ 遅延器 ４８ 遅延器 ４９ 排他論理和回路 ５０ 排他論理和回路 ５１ 自走カウンタ ５２ 自走カウンタ ５３ レジスタ ５４ レジスタ ５５ 比較器 ５６ 比較器 ５７ 論理和回路 ５８ ＯＮ／ＯＦＦ部 ６０ ２乗和器 ６１ ２乗器 ６２ 加算器 ６３ 遅延器 ６４ レベル比較器 ６５ ＳＮ確認器 ６６ 論理積回路 Ｉ 間引き同相信号 Ｑ 間引き直交信号 Ｉd ２２５ｍｓ遅延間引き同相信号 Ｑd ２２５ｍｓ遅延間引き直交信号 Ｉ' ベースバンド遅延検波同相出力 Ｑ’ ベースバンド遅延検波直交出力
Claims (3)
- 【請求項１】 Ｖ２５シリーズ等の有線モデムの２１０
０Ｈｚ位相反転アンサートーンを検出し、エコーキャン
セラまたはエコーサプレッサのディスエーブル信号を発
生するトーンディスエーブラにおいて、８ｋＨｚサンプ
リングで２ｋＨｚと１００Ｈｚの２回に分けてアンサー
トーンの周波数変換と直交検波を行ってＩ，Ｑ信号を
得、このＩ，Ｑ信号をリセット付きディジタル積分によ
り帯域制限して間引き処理を行うことを特徴とするトー
ンディスエーブラ装置。 - 【請求項２】 間引き処理後の反転位相の検出をベース
バンド遅延検波で行うことを特徴とする請求項１記載の
トーンディスエーブラ装置。 - 【請求項３】 Ｖ２５シリーズ等の有線モデムの２１０
０Ｈｚ位相反転アンサートーンを検出し、エコーキャン
セラまたはエコーサプレッサのディスエーブル信号を発
生するトーンディスエーブラにおいて、８ｋＨｚサンプ
リング入力信号に２kＨｚ周波数変換する手段と、前記
入力信号を１００Ｈｚで直交検波してＩ，Ｑ信号を得る
手段と、前記Ｉ，Ｑ信号をリセット付ディジタル積分器
で帯域制限して間引く手段と、前記間引かれたＩ，Ｑ信
号の位相変化からアンサートーンの位相変化の有無を検
出するためのベースバンド遅延検波手段と、前記サンプ
リング入力信号から全帯域の信号レベルを求める手段
と、前記間引かれたＩ，Ｑ信号からトーン帯域の信号レ
ベルを求める手段と、前記アンサートーンの位相変化が
検出され、かつ前記トーン帯域の信号レベルが所望の値
より大きく、かつ前記トーン帯域の信号レベルと前記全
帯域の信号レベルの比が所望の値より大きくなる時にア
ンサートーン有りと判定する手段とを備えたトーンディ
スエーブラ装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30021795A JP3215788B2 (ja) | 1995-11-17 | 1995-11-17 | トーンディスエーブラ装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP30021795A JP3215788B2 (ja) | 1995-11-17 | 1995-11-17 | トーンディスエーブラ装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH09148964A JPH09148964A (ja) | 1997-06-06 |
| JP3215788B2 true JP3215788B2 (ja) | 2001-10-09 |
Family
ID=17882137
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP30021795A Expired - Fee Related JP3215788B2 (ja) | 1995-11-17 | 1995-11-17 | トーンディスエーブラ装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3215788B2 (ja) |
-
1995
- 1995-11-17 JP JP30021795A patent/JP3215788B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH09148964A (ja) | 1997-06-06 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US7966360B2 (en) | Finite impulse response filter and digital signal receiving apparatus | |
| US5889826A (en) | Apparatus and method for diversity combining | |
| JPH06232933A (ja) | クロック再生回路 | |
| JPH10200594A (ja) | ディジタル復調器におけるシンボルタイミング復元回路 | |
| US20140159929A1 (en) | Delta-modulation signal processors: linear, nonlinear and mixed | |
| KR100301887B1 (ko) | 위상변조신호로부터위상차를검출하는지연검파장치 | |
| JP2879374B2 (ja) | ディジタルｆｓｋ復調器 | |
| JP3215788B2 (ja) | トーンディスエーブラ装置 | |
| EP1693954B1 (en) | Demodulation circuit for use in receiver using IF sampling scheme | |
| KR101000972B1 (ko) | 수중 음향 통신용 수신기의 전단 신호 처리 방법 및 장치 | |
| JP4312782B2 (ja) | Ａｃ電圧パルスの評価回路 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JPS58215698A (ja) | 音声合成装置 | |
| JPH10173632A (ja) | 受信装置 | |
| US7577696B2 (en) | Multirate filter as well as display system and mobile telephone comprising said multirate filter | |
| JP2002271431A (ja) | 低域通過フィルタ | |
| JP2002300224A (ja) | 受信装置 | |
| JPH09135150A (ja) | ディジタルフィルタと受信装置 | |
| JP2003318674A (ja) | ゲイン調整装置 | |
| JP2007129596A (ja) | Ｆｓｋ復調回路 | |
| JP2564968B2 (ja) | 交差偏波干渉補償器 | |
| JP3219877B2 (ja) | フェージング歪補償方式 | |
| KR20010056885A (ko) | 디지탈 심볼 복구용 보간기 | |
| JP3148319B2 (ja) | 変調位相検出装置及び復調装置 | |
| TWI411298B (zh) | Frequency conversion device and conversion method and filter thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| LAPS | Cancellation because of no payment of annual fees |