JP3148319B2 - 変調位相検出装置及び復調装置 - Google Patents
変調位相検出装置及び復調装置Info
- Publication number
- JP3148319B2 JP3148319B2 JP35550291A JP35550291A JP3148319B2 JP 3148319 B2 JP3148319 B2 JP 3148319B2 JP 35550291 A JP35550291 A JP 35550291A JP 35550291 A JP35550291 A JP 35550291A JP 3148319 B2 JP3148319 B2 JP 3148319B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- sampling
- amplitude
- output
- phase
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【０００１】
【産業上の利用分野】本発明は変調位相検出装置及びそ
れを使用した復調装置に関する。
れを使用した復調装置に関する。
【０００２】
【従来の技術】従来、受信した変調信号の位相情報を検
出するには、シフトレジスタにより位相シフトさせたｎ
相の基準信号と受信信号とを位相比較する手法（「全デ
ィジタル化ＡＣＴ同期検波回路」，電子情報通信学会，
無線通信システム研究会ＲＣＳ８９−６４）、アナログ
直交検波器を用いて受信信号を直交検波し、受信信号の
Ｉ成分とＱ成分とを取り出した後に角度演算等により位
相情報を得る手法（「PSK ベースバンド遅延検波復調器
の構成と特性」, 1991電子情報通信学会春季全国大会B3
60) 等が知られている。
出するには、シフトレジスタにより位相シフトさせたｎ
相の基準信号と受信信号とを位相比較する手法（「全デ
ィジタル化ＡＣＴ同期検波回路」，電子情報通信学会，
無線通信システム研究会ＲＣＳ８９−６４）、アナログ
直交検波器を用いて受信信号を直交検波し、受信信号の
Ｉ成分とＱ成分とを取り出した後に角度演算等により位
相情報を得る手法（「PSK ベースバンド遅延検波復調器
の構成と特性」, 1991電子情報通信学会春季全国大会B3
60) 等が知られている。
【０００３】前者は、構成は単純であるが、位相の分解
能が低い。一方、後者は位相の分解能は高いが、アナロ
グ直交検波器を使用しているため、受信信号を二つのミ
キサーに分割する分割器と、受信信号と搬送波とを掛け
合わせるミキサーと、搬送波の位相をπ／２遅延させる
位相器と、ミキサーの出力からベースバンド成分を分離
するローパスフィルタ等のアナログ素子が必要になる。
能が低い。一方、後者は位相の分解能は高いが、アナロ
グ直交検波器を使用しているため、受信信号を二つのミ
キサーに分割する分割器と、受信信号と搬送波とを掛け
合わせるミキサーと、搬送波の位相をπ／２遅延させる
位相器と、ミキサーの出力からベースバンド成分を分離
するローパスフィルタ等のアナログ素子が必要になる。
【０００４】
【発明が解決しようとする課題】変調位相検出装置によ
り変調信号の位相検出を行う際に、位相の分解能を高く
すると、上述のようにアナログ直交検波器が必要にな
り、装置の小型化を困難にする要因となっている。
り変調信号の位相検出を行う際に、位相の分解能を高く
すると、上述のようにアナログ直交検波器が必要にな
り、装置の小型化を困難にする要因となっている。
【０００５】本発明はこのような事情に鑑みてなされた
ものであり、直交検波器あるいはフィルタ等のアナログ
素子を必要とせず、構成の全てをディジタル化すること
により、位相の分解能が高く、且つ容易にIC化が可能な
変調位相検出装置の提供を目的とする。
ものであり、直交検波器あるいはフィルタ等のアナログ
素子を必要とせず、構成の全てをディジタル化すること
により、位相の分解能が高く、且つ容易にIC化が可能な
変調位相検出装置の提供を目的とする。
【０００６】
【課題を解決するための手段】本発明の変調位相検出装
置は、位相変位を有する変調方式の変調信号を振幅制限
する振幅制限手段と、該振幅制限手段により振幅制限さ
れた信号をサンプリングするサンプリング手段と、該サ
ンプリング手段によりサンプリングされたデータをシフ
ト入力するシフトレジスタと、前記サンプリング手段に
よりサンプリングされたデータパタンをアドレスとして
各データパタンに対応する変調信号の位相情報を予め格
納してある記憶手段とを備え、所定時間に亙って前記振
幅制限手段へ入力された変調信号を処理したデータを前
記シフトレジスタに保持し、このシフトレジスタに保持
されたデータを並列データとして出力してそのデータパ
タンをアドレスとして前記記憶手段から変調波の位相情
報を出力すべくなしてあることを特徴とする。また、サ
ンプリング手段によるサンプリング周波数を搬送波の周
波数と同期させる構成も採っている。
置は、位相変位を有する変調方式の変調信号を振幅制限
する振幅制限手段と、該振幅制限手段により振幅制限さ
れた信号をサンプリングするサンプリング手段と、該サ
ンプリング手段によりサンプリングされたデータをシフ
ト入力するシフトレジスタと、前記サンプリング手段に
よりサンプリングされたデータパタンをアドレスとして
各データパタンに対応する変調信号の位相情報を予め格
納してある記憶手段とを備え、所定時間に亙って前記振
幅制限手段へ入力された変調信号を処理したデータを前
記シフトレジスタに保持し、このシフトレジスタに保持
されたデータを並列データとして出力してそのデータパ
タンをアドレスとして前記記憶手段から変調波の位相情
報を出力すべくなしてあることを特徴とする。また、サ
ンプリング手段によるサンプリング周波数を搬送波の周
波数と同期させる構成も採っている。
【０００７】また本発明の変調位相検出装置を使用した
復調装置は、上述の変調位相検出装置と、前記記憶手段
から出力された位相情報を前記記憶手段に与えられるデ
ータの１乃至数周期遅延させる遅延手段と、該遅延手段
から出力される位相情報と前記記憶手段から出力される
位相情報との差を出力する手段とを備え、該手段から得
られる１乃至数周期の位相変化に基づいて受信信号の検
波を行うべくなしてあることを特徴とする。
復調装置は、上述の変調位相検出装置と、前記記憶手段
から出力された位相情報を前記記憶手段に与えられるデ
ータの１乃至数周期遅延させる遅延手段と、該遅延手段
から出力される位相情報と前記記憶手段から出力される
位相情報との差を出力する手段とを備え、該手段から得
られる１乃至数周期の位相変化に基づいて受信信号の検
波を行うべくなしてあることを特徴とする。
【０００８】
【作用】本発明の変調位相検出装置では、所定時間に亙
って受信した変調信号が処理されてシフトレジスタに保
持され、これがシフトレジスタから並列出力されること
により並列パターンのデータがアドレスとして記憶手段
に与えられて変調波の位相情報が出力される。またサン
プリング周波数を送信側の搬送波の周波数と同期させる
ことにより、入力された変調信号の絶対位相が得られ
る。
って受信した変調信号が処理されてシフトレジスタに保
持され、これがシフトレジスタから並列出力されること
により並列パターンのデータがアドレスとして記憶手段
に与えられて変調波の位相情報が出力される。またサン
プリング周波数を送信側の搬送波の周波数と同期させる
ことにより、入力された変調信号の絶対位相が得られ
る。
【０００９】更に本発明の復調装置では、IC化された変
調位相検出装置を使用することが出来るので、復調装置
そものもIC化することが可能になる。
調位相検出装置を使用することが出来るので、復調装置
そものもIC化することが可能になる。
【００１０】
【実施例】以下、本発明をその実施例を示す図面に基づ
いて詳述する。図１は本発明の変調位相検出装置の一実
施例の構成を示すブロック図である。
いて詳述する。図１は本発明の変調位相検出装置の一実
施例の構成を示すブロック図である。
【００１１】図１において、参照符号１は変調信号が入
力される入力端子、２は変調信号を振幅制限する振幅制
限手段としてのリミッタ、３はリミッタ２の出力をサン
プリングするサンプリング手段としてのラッチ、４はラ
ッチ３のデータをシフトするシフトレジスタ、５はラッ
チ３及びシフトレジスタ４にクロックを供給するクロッ
ク発振器、６はシフトレジスタ４から出力されるパラレ
ルデータを記憶手段であるメモリ７のアドレスとして供
給するデータバスである。また、メモリ７にはデータパ
タンから算出される位相情報がデータパタンに対応する
アドレスに予め書き込まれている。参照符号８はデータ
バスであり、メモリ７から位相情報が出力される。
力される入力端子、２は変調信号を振幅制限する振幅制
限手段としてのリミッタ、３はリミッタ２の出力をサン
プリングするサンプリング手段としてのラッチ、４はラ
ッチ３のデータをシフトするシフトレジスタ、５はラッ
チ３及びシフトレジスタ４にクロックを供給するクロッ
ク発振器、６はシフトレジスタ４から出力されるパラレ
ルデータを記憶手段であるメモリ７のアドレスとして供
給するデータバスである。また、メモリ７にはデータパ
タンから算出される位相情報がデータパタンに対応する
アドレスに予め書き込まれている。参照符号８はデータ
バスであり、メモリ７から位相情報が出力される。
【００１２】次に、データパタンからベースバンドデー
タを算出する手法について、図２の模式図を参照して説
明する。
タを算出する手法について、図２の模式図を参照して説
明する。
【００１３】図２において、入力端子１から入力された
受信信号はリミッタ２により振幅制限されて方形波に変
換された後、乗算器10, 11に入力されて搬送波と掛け合
わされる。また、乗算器10, 11からの出力は搬送波に同
期した搬送周波数のＮ倍（但し、Ｎは２以上の整数）の
周波数のクロックで A/D変換器12, 13によりそれぞれデ
ィジタルデータに変換される。
受信信号はリミッタ２により振幅制限されて方形波に変
換された後、乗算器10, 11に入力されて搬送波と掛け合
わされる。また、乗算器10, 11からの出力は搬送波に同
期した搬送周波数のＮ倍（但し、Ｎは２以上の整数）の
周波数のクロックで A/D変換器12, 13によりそれぞれデ
ィジタルデータに変換される。
【００１４】なお、図２においては、 A/D変換器の変換
クロックと搬送波とを同期させるために A/D変換器の変
換クロック発振器５を搬送波のＮ倍とし、そのクロック
をＮ分周して搬送波を発生している。この際、リミッタ
２の出力データをｄi とすると、サンプリングクロック
が搬送波の整数倍で且つ同期していることから、サンプ
リングデータはＩチャネルに関してはｄi ・cos(２πi/
N)に、Ｑチャネルに関してはｄi ・sin(２πi/N)にそれ
ぞれなる。この時点ではサンプリングデータには、ベー
スバンド信号成分以外の不要成分も含まれているため、
FIRディジタルフィルタ14, 15にサンプリングデータを
それぞれ通して不要成分を取り除く。
クロックと搬送波とを同期させるために A/D変換器の変
換クロック発振器５を搬送波のＮ倍とし、そのクロック
をＮ分周して搬送波を発生している。この際、リミッタ
２の出力データをｄi とすると、サンプリングクロック
が搬送波の整数倍で且つ同期していることから、サンプ
リングデータはＩチャネルに関してはｄi ・cos(２πi/
N)に、Ｑチャネルに関してはｄi ・sin(２πi/N)にそれ
ぞれなる。この時点ではサンプリングデータには、ベー
スバンド信号成分以外の不要成分も含まれているため、
FIRディジタルフィルタ14, 15にサンプリングデータを
それぞれ通して不要成分を取り除く。
【００１５】ここで、 FIRディジタルフィルタ14, 15は
いずれも図３の模式図に示されているように構成されて
いる。このため、フィルタのタップ係数をａi とし、タ
ップ数をＭとすると、 FIRディジタルフィルタ14, 15の
出力、即ちベースバンドデータＩd , Ｑd はＩチャネル
に関しては下記式(1) のように、Ｑチャネルに関しては
下記式(2) のようにそれぞれなる
いずれも図３の模式図に示されているように構成されて
いる。このため、フィルタのタップ係数をａi とし、タ
ップ数をＭとすると、 FIRディジタルフィルタ14, 15の
出力、即ちベースバンドデータＩd , Ｑd はＩチャネル
に関しては下記式(1) のように、Ｑチャネルに関しては
下記式(2) のようにそれぞれなる
【００１６】
【数１】
【００１７】
【数２】
【００１８】また、リミッタ２の出力がサンプリングさ
れているため、サンプリングデータｄi は”０”また
は”１”となり、サンプリングデータの各１データをメ
モリ７の１アドレスに割り当てることが可能になる。式
(1) 及び式(2) において、ａi及びsin(２πi/N), cos
(２πi/N)は既知数であるので、式(1) 及び式(2) の
値、即ちベースバンドデータはサンプリングデータｄi
により一意的に求めることが可能である。そして式(1)
と式(2) とにより変調信号の位相Θは下記式(3) により
求められる。
れているため、サンプリングデータｄi は”０”また
は”１”となり、サンプリングデータの各１データをメ
モリ７の１アドレスに割り当てることが可能になる。式
(1) 及び式(2) において、ａi及びsin(２πi/N), cos
(２πi/N)は既知数であるので、式(1) 及び式(2) の
値、即ちベースバンドデータはサンプリングデータｄi
により一意的に求めることが可能である。そして式(1)
と式(2) とにより変調信号の位相Θは下記式(3) により
求められる。
【００１９】
【数３】
【００２０】メモリ７には各サンプリングデータｄi を
アドレスとし、各サンプリングデータｄi に対応して予
め式(3) により求められた位相Θがデータとして格納さ
れている。次に本発明の変調位相検出装置の動作につい
て図２を参照して説明する。
アドレスとし、各サンプリングデータｄi に対応して予
め式(3) により求められた位相Θがデータとして格納さ
れている。次に本発明の変調位相検出装置の動作につい
て図２を参照して説明する。
【００２１】入力端子１に入力された受信信号はリミッ
タ２により振幅制限を受け、”０”または”１”のディ
ジタル信号に変換され、クロック発振器５からのクロッ
クに同期してラッチ３にサンプリングされる。ラッチ３
にサンプリングされたデータはシフトレジスタ４に入力
され、クロック発振器５からのクロックに同期して順次
シフトされる。
タ２により振幅制限を受け、”０”または”１”のディ
ジタル信号に変換され、クロック発振器５からのクロッ
クに同期してラッチ３にサンプリングされる。ラッチ３
にサンプリングされたデータはシフトレジスタ４に入力
され、クロック発振器５からのクロックに同期して順次
シフトされる。
【００２２】ここで、クロック発振器５の出力は搬送波
の整数倍（但し、２倍以上）の周波数を用いる。そし
て、シフトレジスタ４のデータ列をデータバス６を通じ
てメモリ７のアドレスに入力することにより、メモリ７
からテーブル式の変換により変調信号の位相情報が得ら
れる。ここで具体的には、受信信号の搬送波の周波数は
１．２ＭＨｚ、クロック発振器出力の周波数は４．８Ｍ
Ｈｚ（４倍）、そのとき、タップ数Ｍは４である。
の整数倍（但し、２倍以上）の周波数を用いる。そし
て、シフトレジスタ４のデータ列をデータバス６を通じ
てメモリ７のアドレスに入力することにより、メモリ７
からテーブル式の変換により変調信号の位相情報が得ら
れる。ここで具体的には、受信信号の搬送波の周波数は
１．２ＭＨｚ、クロック発振器出力の周波数は４．８Ｍ
Ｈｚ（４倍）、そのとき、タップ数Ｍは４である。
【００２３】図４は上述のような本発明の変調位相検出
装置を使用した本発明の復調装置の構成例を示すブロッ
ク図である。
装置を使用した本発明の復調装置の構成例を示すブロッ
ク図である。
【００２４】図４において、参照符号20は上述の図１の
ブロック図にその構成が示されている変調位相検出装置
であり、データバス８へ位相データを出力する。このデ
ータバス８へ出力された位相データは遅延回路21及び減
算器22に与えられており、遅延回路21により１乃至数周
期遅延された位相データも減算器22に与えられている。
減算器22は本発明の変調位相検出装置により検出された
位相データと遅延回路21により遅延された位相データと
を減算することにより得られる位相変化データを出力す
る。この位相変化データはクロック再生・データ判定回
路23に与えられてクロックとデータとが出力される。
ブロック図にその構成が示されている変調位相検出装置
であり、データバス８へ位相データを出力する。このデ
ータバス８へ出力された位相データは遅延回路21及び減
算器22に与えられており、遅延回路21により１乃至数周
期遅延された位相データも減算器22に与えられている。
減算器22は本発明の変調位相検出装置により検出された
位相データと遅延回路21により遅延された位相データと
を減算することにより得られる位相変化データを出力す
る。この位相変化データはクロック再生・データ判定回
路23に与えられてクロックとデータとが出力される。
【００２５】
【発明の効果】以上に詳述したように本発明の変調位相
検出装置によれば、直交検波器あるいはフィルタ等のア
ナログ素子が不要になるのみならず、構成も全てディジ
タル回路で構成可能になるので、IC化も容易に実現され
る。
検出装置によれば、直交検波器あるいはフィルタ等のア
ナログ素子が不要になるのみならず、構成も全てディジ
タル回路で構成可能になるので、IC化も容易に実現され
る。
【００２６】また、本発明の復調装置によれば、上述の
本発明の変調位相検出装置を使用するので、IC化が可能
になる。
本発明の変調位相検出装置を使用するので、IC化が可能
になる。
【図１】本発明の変調位相検出装置の一実施例の構成を
示すブロック図である。
示すブロック図である。
【図２】データパタンからベースバンドデータを算出す
る手法を説明する模式図である。
る手法を説明する模式図である。
【図３】FIRディジタルフィルタの構成を示す模式図で
ある。
ある。
【図４】本発明の変調位相検出装置を使用した本発明の
復調装置の構成例を示すブロック図である。
復調装置の構成例を示すブロック図である。
１ 入力端子 ２ リミッタ ３ ラッチ ４ シフトレジスタ ７ メモリ 20 変調位相検出装置 21 遅延回路 22 減算回路
───────────────────────────────────────────────────── フロントページの続き (72)発明者 浜 光司 大阪府守口市京阪本通２丁目18番地 三 洋電機株式会社内 (72)発明者 小坂 明雄 鳥取県鳥取市南吉方３丁目201番地 鳥 取三洋電機株式会社内 (56)参考文献 特開 昭55−27799（ＪＰ，Ａ) (58)調査した分野(Int.Cl.7，ＤＢ名) H03D 3/00 H04L 27/22
Claims (3)
- 【請求項１】 位相変位を有する変調方式の変調信号を
振幅制限する振幅制限手段と、 該振幅制限手段により振幅制限された信号をサンプリン
グするサンプリング手段と、 該サンプリング手段によりサンプリングされたデータを
シフト入力するシフトレジスタと、 前記サンプリング手段によりサンプリングされたデータ
パタンをアドレスとして各データパタンに対応する変調
信号の位相情報を予め格納してある記憶手段とを備え、 所定時間に亙って前記振幅制限手段へ入力された変調信
号を処理したデータを前記シフトレジスタに保持し、こ
のシフトレジスタに保持されたデータを並列データとし
て出力してそのデータパタンをアドレスとして前記記憶
手段から変調波の位相情報を出力すべくなしてあること
を特徴とする変調位相検出装置。 - 【請求項２】 所定のサンプリング周波数の搬送波に搬
送された位相変位を有する変調方式の変調信号を振幅制
限する振幅制限手段と、 該振幅制限手段により振幅制限された信号を前記搬送波
のサンプリング周波数と同期したサンプリング周波数で
サンプリングするサンプリング手段と、 該サンプリング手段によりサンプリングされたデータを
シフト入力するシフトレジスタと、 前記サンプリング手段によりサンプリングされたデータ
パタンをアドレスとして各データパタンに対応する変調
信号の位相情報を予め格納してある記憶手段とを備え、 所定時間に亙って前記振幅制限手段へ入力された変調信
号を処理したデータを前記シフトレジスタに保持し、こ
のシフトレジスタに保持されたデータを並列データとし
て出力してそのデータパタンをアドレスとして前記記憶
手段から変調波の絶対位相情報を出力すべくなしてある
ことを特徴とする変調位相検出装置。 - 【請求項３】 位相変位を有する変調方式の変調信号を
振幅制限する振幅制限手段と、該振幅制限手段により振
幅制限された信号をサンプリングするサンプリング手段
と、該サンプリング手段によりサンプリングされたデー
タをシフト入力するシフトレジスタと、前記サンプリン
グ手段によりサンプリングされたデータパタンをアドレ
スとして各データパタンに対応する変調信号の位相情報
を予め格納してある記憶手段とを有し、所定時間に亙っ
て前記振幅制限手段へ入力された変調信号を処理したデ
ータを前記シフトレジスタに保持し、このシフトレジス
タに保持されたデータを並列データとして出力してその
データパタンをアドレスとして前記記憶手段から変調波
の位相情報を出力すべくなしてある変調位相検出装置
と、 前記記憶手段から出力された位相情報を前記記憶手段に
与えられるデータの１乃至数周期遅延させる遅延手段
と、 該遅延手段から出力される位相情報と前記記憶手段から
出力される位相情報との差を出力する手段とを備え、 該手段から得られる１乃至数周期の位相変化に基づいて
受信信号の検波を行うべくなしてあることを特徴とする
復調装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35550291A JP3148319B2 (ja) | 1991-11-20 | 1991-11-20 | 変調位相検出装置及び復調装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP35550291A JP3148319B2 (ja) | 1991-11-20 | 1991-11-20 | 変調位相検出装置及び復調装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH05259741A JPH05259741A (ja) | 1993-10-08 |
| JP3148319B2 true JP3148319B2 (ja) | 2001-03-19 |
Family
ID=18444326
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP35550291A Expired - Fee Related JP3148319B2 (ja) | 1991-11-20 | 1991-11-20 | 変調位相検出装置及び復調装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JP3148319B2 (ja) |
-
1991
- 1991-11-20 JP JP35550291A patent/JP3148319B2/ja not_active Expired - Fee Related
Also Published As
| Publication number | Publication date |
|---|---|
| JPH05259741A (ja) | 1993-10-08 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US4583048A (en) | MSK digital demodulator for burst communications | |
| US5926065A (en) | Digital modulator having a digital filter including low-speed circuit components | |
| US5172070A (en) | Apparatus for digitally demodulating a narrow band modulated signal | |
| CN106165366A (zh) | 利用符号定时恢复对调制信号进行频率与相位偏移补偿 | |
| EP0533208A2 (en) | PSK demodulator with feedback circuit for correcting phase and freqency errors | |
| RU2431919C1 (ru) | Корреляционный приемник шумоподобных сигналов | |
| CA2180905C (en) | Digital demodulator | |
| EP0833483A2 (en) | Phase comparator for demodulator using differential detection | |
| JPH10294711A (ja) | Ｏｆｄｍ復調装置 | |
| EP0695028B1 (en) | Small-scale signal adding device and differential detecting device | |
| KR970072643A (ko) | 디지탈 fm 복조기 | |
| JP3148319B2 (ja) | 変調位相検出装置及び復調装置 | |
| JP2931454B2 (ja) | ディジタル位相変調信号復調回路 | |
| JPH0779363B2 (ja) | 遅延検波回路 | |
| JPS63109626A (ja) | デジタル通信方式 | |
| JPS6331987B2 (ja) | ||
| Webber et al. | Implementing a/4 shift D-QPSK baseband modem using the TMS320C50 | |
| JPH0870332A (ja) | クロック再生装置 | |
| JPH05344093A (ja) | スペクトラム拡散通信用復調装置 | |
| JP3541722B2 (ja) | ディジタル信号受信装置 | |
| JPWO2005006694A1 (ja) | タイミング抽出装置及び方法並びにそのタイミング抽出装置を備えた復調装置 | |
| JP3177266B2 (ja) | デジタル変調信号復調回路 | |
| EP0534180B1 (en) | MSK signal demodulating circuit | |
| JPH0646096A (ja) | デジタル復調器 | |
| JPS6331985B2 (ja) |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
| S533 | Written request for registration of change of name |
Free format text: JAPANESE INTERMEDIATE CODE: R313533 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090112 Year of fee payment: 8 |
|
| R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
| LAPS | Cancellation because of no payment of annual fees |