CN100531175C - 内插模块、内插器及其方法 - Google Patents

Abstract

一种内插模块，其用于恢复一时序恢复电路的时序，包括：一第一符号反向单元、一内插器、以及一第二符号反向单元。该第一符号反向单元是用于将一数字输入信号的相位作180度的反向以产生一第一反向信号，其中该第一反向信号包含有多个取样值。该内插器，耦接于该第一符号反向单元，其用于依据一分数区间值来内插该第一反向信号内的该多个取样值，以产生一内插信号，其中该内插信号包含有多个内插子。该第二符号反向单元，耦接于该内插器，其用于将该内插信号的相位作180度反向以输出一第二反向信号。

Description

内插模块、内插器及其方法

技术领域

本发明涉及一种内插模块、内插器及其方法，特别是涉及一种恢复一时序恢复电路的时序的内插模块、内插器及其方法。

背景技术

正交频分多路复用(Orthogonal Frequency Division Multiplexing，OFDM)是一种相当有效率的多通道调制技术，其是利用多个相互垂直的子载波分别执行正向快速傅利叶转换(Fast Fourier Transform，FFT)以及逆向快速傅利叶转换(Inverse Fast Fourier Transform，IFFT)以调制或解调制信号。然而在正交频分多路复用系统中，介于正交频分多路复用发射器(OFDM transmitter)以及正交频分多路复用接收器(OFDM receiver)的时序通常是处于异步的情况，故需在正交频分多路复用接收器中另外内建一时序恢复电路(timing recovery apparatus)，以恢复发射端的时序，来达到同步的目的。

图1是现有时序恢复电路100的方块图。时序恢复电路100包含有一模/数转换器(analog-to-digital converter，ADC)102、一内插器(interpolator)104、一正向快速傅利叶转换模块(FFT module)106以及一时序控制模块(timing control module)108。模/数转换器102是利用一参考取样时钟c(其时钟通常是固定的常数值且可由一本地振荡器例如锁相环来产生)来将一模拟输入信号S_A转换为一数字输入信号S_D(由多个取样值组成)。由于模/数转换器102的操作程序是为业界所现有，故在此不加以详述。内插器104则依据一分数区间值μ_k(0＜μ_k＜1，代表对应于取样时间k的时序错误区间)来决定如何内插数字输入信号S_D内的多个取样值，以产生一内插信号(interpolated signal)S_INT，而内插信号S_INT以由多个内插值(interpolant)表示之。关于内插器104的详细说明留待后述。最后，正向快速傅利叶转换模块106对内插信号S_INT进行调制并输出一数字输出信号S_OUT。时序控制模块108利用数字输出信号S_OUT和数字输入信号S_D来计算出上述的分数区间值μ_k，其运算模式同于一数字锁相环(digital phase locked loop，DPLL)，包含有一时误检测器(timing errordetector)110、一回路滤波器(loop filter)112以及一时序控制器(timingcontroller)114。由于数字锁相环的操作程序是为业界所现有，为求简洁，在此不另详述。以下进一步说明内插器104的运作方式。

请同时参阅图2以及图3，图2为图1内插器104的一电路示意图，图3则显示内插器104取样时序关系的示意图。内插器的种类繁多，在此是以片段抛物法拉内插器(piecewise-parabolic Farrow interpolator)为例，其包含有多个延迟模块204、206、208、210、212、一常数比例缩放模块202、多个加法器(adder)214、216、218、220、222、224、226、228、以及多个乘法器230、232。数字输入信号S_D内的多个取样值不断输入上述组件，各组件并执行相关运算来输出最后系统所需的内插信号S_INT。同样地，内插信号S_INT亦由多个内插子(interpolant)组成，每一内插子可表示如下(请同时参关图3)：

S_INT[k]＝S_D[m_k+2](-αμ_k+αμ² _k)+S_D[m_k+1]((α+1)μ_k-αμ² _k)+S_D[m_k](1-αμ_k-αμ² _k)+S_D[m_k-1](-αμ_k+αμ² _k)公式1

α是一预定的常数值，k为一取样时间点，而m_k则为对应于取样时间k的另一取样时间点。在此，预定常数α是以0.5为例，不但可以简化乘法的运算，还可以降低硬件的复杂度，而介于取样时间点m_k和m_k+1间的取样错误量则为1-μ_k。关于内插器104内每一组件的进一步说明如下。

延迟模块210对取样值S_D[m_k]进行延迟运算后产生一新的取样值S_D[m_k-1]，延迟模块212再对取样值S_D[m_k-1]进行延迟运算以产生另一取样值S_D[m_k-2]；而由公式(1)可以看出，由延迟模块212所输出的取样值S_D[m_k-2]即属于零阶取样值(zero order sampling value)。常数比例缩放模块202将取样值S_D[m_k]乘以其绝对值大小为α的一负数值(在此为-0.5)后，输出新的取样值(-0.5*S_D[m_k])。延迟模块204接着对新的取样值(-0.5*S_D[m_k])进行延迟运算后产生一新的取样值(-0.5*S_D[m_k-1])，同理，延迟模块206和208分别再对取样值(-0.5*S_D[m_k-1])和(-0.5*S_D[m_k-2])进行延迟运算以产生新的取样值(-0.5*S_D[m_k-2])和(-0.5*S_D[m_k-3])。接着这些取样值(-0.5*S_D[m_k]、-0.5*S_D[m_k-1]、-0.5*S_D[m_k-2]、-0.5*S_D[m_k-3])会用来当作加法器214、216、218以及乘法器230的输入并自乘法器230输出对应的二阶取样值(second order sampling value)。同样地，这些取样值(-0.5*S_D[m_k]、-0.5*S_D[m_k-1]、-0.5*S_D[m_k-2]、-0.5*S_D[m_k-3]、S_D[m_k-1])另用来当作加法器220、222、224的输入并自加法器224输出对应的一阶取样值(first order sampling value)。接着加法器226将上述的一阶以及二阶取样值加起来后再经过乘法器232乘以分数区间值μ_k。最后，加法器228将由延迟模块212所输出的零阶取样值和由乘法器232所输出的一阶与二阶取样值的和再加起来，即可输出对应于取样时间点k的内插子S_INT[k]。

上述内插器104是广泛应用于时序恢复电路的时序恢复运作上，相关细节可参阅Garder F.M.的论文(Interpolation in Digital Modems Part I：Fundamentals)或是Erup L.，Garder F.M.，与Harris R.A.另一篇论文(Interpolation in digital modems Part II：Implementation andPerformance)。然而，以N次(Ts＝T/N，其中Ts为取样周期，T为正交频分多路复用符号的周期)取样时序恢复为例，其错误向量量度(Error VectorMagnitude，EVM)会在分数区间值μ_k等于1/2N时达到最大程度的恶化。请参阅图4，图4是数字输出信号S_OUT的星状图(constellation diagram)，在此以μ_k等于0.25且取样速率sampling rate等于4为例。由图可知，当分数区间值μ_k等于1/2N时，星状图(例如QPSK或QAM)中的各信号相当分散，换句话说，错误向量量度更加恶化，系统效能亦随之下降。

发明内容

有鉴于此，本发明提供一种内插模块，其用于恢复一时序恢复电路的时序，包括：一第一符号反向单元、一内插器、以及一第二符号反向单元。该第一符号反向单元是用于将一数字输入信号的相位作180度的反向以产生一第一反向信号，其中该第一反向信号包含有多个取样值。该内插器，耦接于该第一符号反向单元，其用于依据一分数区间值来内插该第一反向信号内的该多个取样值，以产生一内插信号，其中，该内插信号包含有多个内插子。该第二符号反向单元，耦接于该内插器，其用于将该内插信号的相位作180度反向以输出一第二反向信号。

本发明另提供一种内插方法，其用于恢复一时序恢复电路的时序，包括：将一数字输入信号的相位作180度的反向以产生一第一反向信号，其中，该第一反向信号是包含有多个取样值；依据一分数区间值来内插该第一反向信号内的该多个取样值，以产生一内插信号，其中该内插信号包含有多个内插子；以及将该内插信号的相位作180度反向以输出一第二反向信号。

本发明另提供一种内插器，其用于恢复一时序恢复电路的时序，包括：一片段抛物内插器，其用于内插一数字输入信号，以产生一内插信号。该内插信号包含有多个内插子，每一内插子：

y[k]＝x[m_k+2](αμ_k-αμ² _k)+x[m_k+1](-(α+1)μ_k+αμ² _k)+x[m_k](1+αμ+αμ² _k)+x[m_k-1](αμ_k-αμ² _k)

其中，α是为一预定正分数值，k是为一取样时间点，m_k是为对应于取样时间k的一另一取样时间点，μ_k是为对应于取样时间k的该分数区间值，y是为该内插信号，x是为该数字输入信号。

本发明另提供一种内插方法，其用于恢复一时序恢复电路的时序，包括：内插一数字输入信号，以产生一内插信号。该内插信号包含有多个内插子，其中每一内插子：

y[k]＝x[m_k+2](αμ_k-αμ² _k)+x[m_k+1](-(α+1)μ_k+αμ² _k)+x[m_k](1+αμ+αμ² _k)+x[m_k-1](αμ_k-αμ² _k)

其中，α是为一预定正分数值，k是为一取样时间点，m_k是为对应于取样时间k的一另一取样时间点，μ_k是为对应于取样时间k的该分数区间值，y是为该内插信号，x是为该数字输入信号。

附图说明

图1是为现有时序恢复电路的方块图。

图2为图1内插器的一电路示意图。

图3则显示内插器取样时序关系的示意图。

图4是为数字输出信号的星状图。

图5是为应用于时序恢复电路的内插模块的一实施例方块图。

图6为图5内插器的一电路示意图。

图7是为本发明内插器的数字输出信号的星状图。

附图符号说明

时序恢复电路           100、400

模/数转换器            102、402

正向快速傅利叶转换模块 106、406

时序控制模块      108、408

内插器            104、422

时误检测器        110、410

回路滤波器        112、412

时序控制器        114、414

常数比例缩放模块  202、502

加法器            214、216、218、220、222、224、

                  226、228、514、516、518、520、

                  522、524、526、528

乘法器            230、232、530、532

内插模块          404

符号反向单元      420、424

具体实施方式

请参阅图5，图5是为应用于时序恢复电路的内插模块的一实施例方块图。时序恢复电路400包含有一模/数转换器(analog-to-digital converter，ADC)402、一内插模块(interpolation module)404、一正向快速傅利叶转换模块406、以及一时序控制模块408。模/数转换器402是利用一参考取样时钟c(其时钟通常是固定的常数值且可由一本地振荡器例如锁相环来产生)来将一模拟输入信号S_A转换为一数字输入信号S_D(由多个取样值组成)。由于模/数转换器402的操作程序是为业界所现有，故在此不加以详述。内插模块404则依据一分数区间值μ_k(0＜μ_k＜1，代表对应于取样时间k的时序错误区间)来决定如何内插数字输入信号S_D内的多个取样值，以产生一反向信号(inverted signal)S_INT2。关于内插模块404的详细说明留待后述。最后，正向快速傅利叶转换模块406对反向信号S_INT2进行调制并输出一数字输出信号S_OUT。时序控制模块408利用数字输出信号S_OUT和数字输入信号S_D来计算出上述的分数区间值μ_k，其运算模式同于一数字锁相环(digital phase locked loop，DPLL)，包含有一时误检测器(timing errordetector)410、一回路滤波器(loop filter)412、以及一时序控制器(timingcontroller)414。由于数字锁相环的操作程序是为业界所现有，为求简洁，在此不另详述。以下进一步说明内插模块404的运作方式。

内插模块404包含有一内插器422、以及多个符号反向单元(symbolinverse unit)420以及424。符号反向单元420是将数字输入信号S_D的相位作180度的反向以产生第一反向信号S_INV1(由多个取样值所组成)。举例来说，将输入信号a，b，c重新排序为c，b，a后即可达到反向180度的目的。接着内插器422依据分数区间值μ_k来决定如何内插第一反向信号S_INV1内的多个取样值，以产生一内插信号(interpolated signal)S_INT。关于内插器422的详细说明留待后述。最后，符号反向单元424再将内插信号S_INT的相位作180度的反向以产生第二反向信号S_INV2。

请参阅图6，图6为图5内插器422的一电路示意图。内插器的种类繁多，在此是以片段抛物法拉内插器(piecewise-parabolic Farrowinterpolator)为例，其包含有多个延迟模块504、506、508、510、512、一常数比例缩放模块502、多个加法器(adder)514、516、518、520、522、524、526、528、以及多个乘法器530、532。本发明内插器422的架构与现有内插器相似，然二者的运作模式不尽相同，主要的差异在于其最后加法器(228与528)的运作方式。加法器228(内插器104内)是将零阶取样值与另一路取样值(即一阶取样值与二阶取样值之和)作相加，而加法器528(内插器422内)则是将零阶取样值与另一路取样值(即一阶取样值与二阶取样值之和)作相减。以下进一步说明内插器422的运作方式。

内插器422是依据依据一分数区间值μ_k来决定如何内插不断输入的取样值，以产生内插信号S_INT。同样地，内插信号S_INT亦由多个内插子(interpolant)组成，每一内插子可表示如下：

S_INT[k]＝S_INV1[m_k+2](αμ_k-αμ² _k)+S_INV1[m_k+1](-(α+1)μ_k+αμ² _k)+S_INV1[m_k](1+αμ_k+αμ² _k)+S_INV1[m_k-1](αμ_k-αμ² _k)公式2

α是为一预定的常数值，k为一取样时间点，而m_k则为对应于取样时间k的另一取样时间点。在此，预定常数α是以0.5为例，不但可以简化乘法的运算，还可以降低硬件的复杂度。然而，α等于0.5仅为一实施例，本发明并未限定α的值。关于内插器422内每一组件的进一步说明如下。

延迟模块510对取样值S_INV1[m_k]进行延迟运算后产生一新的取样值S_INV1[m_k-1]，延迟模块512再对取样值S_INV1[m_k-1]进行延迟运算以产生另一取样值S_INV1[m_k-2]；而由公式(2)可以看出，由延迟模块512所输出的取样值S_INV1[m_k-2]即属于零阶取样值(zero order sampling value)。常数比例缩放模块502将取样值S_INV1[m_k]乘以其绝对值大小为α的一负数值(在此为-0.5)后，输出新的取样值(-0.5*S_INV1[m_k])。延迟模块504接着对新的取样值(-0.5*S_INV1[m_k])进行延迟运算后产生一新的取样值(-0.5*S_INV1[m_k-1])，同理，延迟模块506和508分别再对取样值(-0.5*S_INV1[m_k-1])和(-0.5*S_INV1[m_k-2])进行延迟运算以产生新的取样值(-0.5*S_INV1[m_k-2])和(-0.5*S_INV1[m_k-3])。接着这些取样值(-0.5*S_INV1[m_k]、-0.5*S_INV1[m_k-1]、-0.5*S_INV1[m_k-2]、-0.5*S_INV1[m_k-3])会用来当作加法器514、516、518以及乘法器530的输入并自乘法器530输出对应的二阶取样值(second order sampling value)。同样地，这些取样值(-0.5*S_INV1[m_k]、-0.5*S_INV1[m_k-1]、-0.5*S_INV1[m_k-2]、-0.5*S_INV1[m_k-3]、S_INV1[m_k-1])另用来当作加法器520、522、524的输入并自加法器524输出对应的一阶取样值(first order sampling value)。接着加法器526将上述的一阶以及二阶取样值加起来后再经过乘法器532乘以分数区间值μ_k。最后，加法器528将由延迟模块512所输出的零阶取样值和由乘法器532所输出的一阶与二阶取样值之和再加起来，即可输出对应于取样时间点k的内插子S_INT[k]。

相较于现有技术，同样以N次(T_s＝T/N，其中T_s为取样周期，T为正交频分多路复用符号的周期)取样时序恢复为例，本发明系统的错误向量量度(Error Vector Magnitude，EVM)会在分数区间值μ_k等于1/N时达到最大程度的恶化。请参阅图7，图7是为本发明内插器的数字输出信号S_OUT的星状图(constellation diagram)，在此以μ_k等于0.25且取样速率samplingrate等于4为例。由图可知，相较于现有技术，本发明星状图(例如QPSK或QAM)中的各信号分布显得相当集中，换句话说，当外在环境的信噪比(signal to noise ratio，SNR)愈来愈大到超过一定值时，本发明内插器具有较好的系统效能。

Claims (11)

1.一种内插模块，用于恢复一时序恢复电路的时序，包括：

一第一符号反向单元，用于将一数字输入信号的相位作180度的反向以产生一第一反向信号，其中，该第一反向信号包含有多个取样值；

一内插器，耦接于该第一符号反向单元，其用于依据一分数区间值来内插该第一反向信号内的该多个取样值，以产生一内插信号，其中，该内插信号包含有多个内插子；以及

一第二符号反向单元，耦接于该内插器，用于将该内插信号的相位作180度反向以输出一第二反向信号。

2.如权利要求1所述的内插模块，另包含有：

一模/数转换器，耦接于该第一符号反向单元，用于利用一参考取样时钟来将一模拟输入信号转换为一数字输入信号；以及

一时序控制模块，耦接于该第二符号反向单元、该模/数转换器以及该内插器，用于依据该数字输入信号以及该第二反向信号进行运算以输出该分数区间值。

3.如权利要求2所述的内插模块，另包含有一正向快速傅利叶转换模块，耦接于该第二符号反向单元以及该时序控制模块，用于对该第二反向信号进行调制并产生一调制量位输出信号以输出至该时序控制模块。

4.如权利要求2所述的内插模块，其中，该内插器是为一片段抛物内插器，其用来输出该多个内插子，其中，每一内插子：

y[k]＝x[m_k+2](αμ_k-αμ² _k)+x[m_k+1](-(α+1)μ_k+αμ² _k)+x[m_k](1+αμ_k+αμ² _k)+x[m_k-1](αμ_k-αμ² _k)

其中，α是为一预定正分数值，k是为一取样时间点，m_k是为对应于取样时间k的一另一取样时间点，μ_k是为对应于取样时间k的该分数区间值，y是为该内插信号，x是为该数字输入信号。

5.如权利要求4所述的内插模块，其中，该预定正分数值是为0.5。

6.一种内插方法，用于恢复一时序恢复电路的时序，包括：

将一数字输入信号的相位作180度的反向以产生一第一反向信号，其中，该第一反向信号是包含有多个取样值；

依据一分数区间值来内插该第一反向信号内的该多个取样值，以产生一内插信号，其中，该内插信号包含有多个内插子；以及

将该内插信号的相位作180度反向以输出一第二反向信号。

7.如权利要求6所述的内插方法，另包含有：

利用一参考取样时钟来将一模拟输入信号转换为一数字输入信号；以及

依据该数字输入信号以及该第二反向信号进行运算以输出该分数区间值。

8.如权利要求7所述的内插方法，其中，该内插信号内的一内插子：

y[k]＝x[m_k+2](αμ_k-αμ² _k)+x[m_k+1](-(α+1)μ_k+αμ² _k)+x[m_k](1+αμ_k+αμ² _k)+x[m_k-1](αμ_k-αμ² _k)

其中，α是为一预定正分数值，k是为一取样时间点，m_k是为对应于取样时间k的一另一取样时间点，μ_k是为对应于取样时间k的该分数区间值，y是为该内插信号，x是为该数字输入信号。

9.如权利要求8所述的内插方法，其中，该预定正分数值是为0.5。

10.一种内插器，用于恢复一时序恢复电路的时序，包括：

一片段抛物内插器，用于内插一数字输入信号，以产生一内插信号，其中该内插信号包含有多个内插子，其中，每一内插子：

y[k]＝x[m_k+2](αμ_k-αμ² _k)+x[m_k+1](-(α+1)μ_k+αμ² _k)+x[m_k](1+αμ+αμ² _k)+x[m_k-1](αμ_k-αμ² _k)

其中，α是为一预定正分数值，k是为一取样时间点，m_k是为对应于取样时间k的一另一取样时间点，μ_k是为对应于取样时间k的该分数区间值，y是为该内插信号，x是为该数字输入信号。

11.一种内插方法，用于恢复一时序恢复电路的时序，包括：

内插一数字输入信号，以产生一内插信号，其中，该内插信号包含有多个内插子，其中每一内插子：

y[k]＝x[m_k+2](αμ_k-αμ² _k)+x[m_k+1](-(α+1)μ_k+αμ² _k)+x[m_k](1+αμ+αμ² _k)+x[m_k-1](αμ_k-αμ² _k)

其中，α是为一预定正分数值，k是为一取样时间点，m_k是为对应于取样时间k的一另一取样时间点，μ_k是为对应于取样时间k的该分数区间值，y是为该内插信号，x是为该数字输入信号。

Images