JPH04346532A - フレーム同期方法および装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】本発明は、通信装置の受信部で行
われるフレーム同期に用いられるフレーム同期方法およ
び装置に関するものである。

【０００２】

【従来の技術】従来のフレーム同期装置においては、通
常、図７に示すような構成をとっている。ここで入力さ
れるフレーム化された信号１０は、図８に示すようなフ
レーム構成を持つものとする。図７において、９１は図
８に示すフレーム内の固定パターンと同一のパターンを
繰り返し発生させる固定パターン信号発生器、９２は入
力信号１０と固定パターン信号の相関を求める相関器で
ある。

【０００３】フレーム内の固定パターンを　ａ１，　ａ
２，…，ａｎと表すと、相関器９２においては入力信号
　ｘｋ　に対し、固定パターン信号発生器９１から発生
された固定パターンとの複素相関値　Ｃｋ’を

【数１】 として計算して出力する。なお、ここで　ａｉ，　ｘｉ
（ｉ＝　１〜ｎ）としては一般化のため複素数を考えて
おり、ａ＊はａの共役複素数を表す。ｘｋ−ｎ＋１，　
…，ｘｋ　がフレーム内の固定パターンの部分の信号に
相当するとき、｜Ｃｋ’｜　はピークの値をとる。従っ
て図９に示すように　｜Ｃｋ’｜はフレーム周期毎にピ
ークとなり、フレーム同期を行うための信号として用い
ることができる。

【０００４】

【発明が解決しようとする課題】しかしながら、従来の
方法では、入力信号の周波数が伝送路の影響等により偏
移している場合に問題が生ずる。すなわち、例えば周波
数がΔｆだけ偏移している場合、フレーム内の固定パタ
ーンの部分に相当する信号は、ｘｋ−ｎ＋ｉ　＝　ａｉ
　・ｅｘｐ（ｊ２πΔｆｉΔＴ＋θ０）　　　　　　　
　　　（２）ΔＴ　：サンプル間隔 θ０　：初期位相 と表すことができるので、固定パターンとの複素相関値
は、

【数２】 となってΔｆに依存し、｜Ｃｋ’｜　は必ずしもフレー
ム内の固定パターンの位置においてピークになるとは限
らない。特に、固定パターン長Ｌに対し、周波数偏移量
ΔｆがΔｆ・Ｌ＞１というような大きな値となっている
場合は、｜Ｃｋ’｜　はフレーム内の固定パターンの位
置においてもまったくピークを生じなくなる。すなわち
、｜Ｃｋ’｜　をフレーム同期用信号として用いること
はできなくなる。

【０００５】本発明は、上述した従来技術の問題点を解
決するためになされたもので、入力されるフレーム化さ
れた信号の周波数が偏移していても、フレーム同期に用
いることのできる信号を生成することのできる簡便な方
法を提供することを目的とする。

【０００６】

【課題を解決するための手段】本発明の特徴は、フレー
ム内の特定の位置に固定パターンの信号を持つようにフ
レーム化された信号に対するフレーム同期方法において
、入力されるフレーム化された信号と、該フレーム化さ
れた信号をフレームに相当する時間あるいはその整数倍
だけ遅延した信号との相関値をフレーム同期用の信号と
して出力することにある。

【０００７】

【作用】本発明は、上述のように入力されるフレーム化
された信号と、入力信号を遅延した信号の相関を計算し
ているため、周波数の偏移が大きくても、異なるフレー
ムの固定パターンの部分の信号間の相関が高いため大き
な相関値を得ることができ、これをフレーム同期の引き
込みおよび保持などに用いることによって安定なフレー
ム同期を達成することが可能となる。

【０００８】

【実施例】本発明によるフレーム同期装置は、必ずしも
ディジタル回路で実現する必要はないが、ディジタル回
路による実現の方が容易であるので、以下の説明におい
ては、ディジタル回路による実現を念頭において説明す
る。したがって、入力信号はあらかじめ一定の周期ΔＴ
でサンプリングされてディジタル化されているものとす
る。

【０００９】入力されるフレーム化された信号のフォー
マットは、図８に示すように、同一の固定パターンが一
定の周期で繰り返し現れるものとする。なお、ここでは
、固定パターンの繰り返しの周期をフレーム長と考える
。入力されるフレーム化された信号のｋ番目の複素のサ
ンプル値をｘｋと表す。フレーム長をＴとし、実用上フ
レーム長Ｔはサンプリング周期ΔＴのほぼ整数倍となっ
ていることが多いので、ここでは、Ｔ＝Ｎ・ΔＴ　（Ｎ
は整数）とする。また、フレーム内の固定パターンの部
分の信号のｎ点のサンプル値を

【数３】 とする。このとき、固定パターンの部分の長さをＬとす
ると、Ｌ≧ｎΔＴである。固定パターンはフレーム毎に
繰り返し現れるので、

【数４】 （ｍは整数）も固定パターンの部分のサンプル値となる
。

【００１０】２箇所の固定パターンの部分の信号間の相
関はきわめて高いことから、フレーム長離れた２箇所の
信号の複素相関値

【数５】 を計算すると、図９に示すように、

【数６】 のところで複素相関値　｜Ｃｋ｜　が繰り返しピークと
なる。

【００１１】たとえば、伝送される前の固定パターンを
間隔ΔＴでサンプリングしたサンプル値を　ａ１，　ａ
２，…，　ａｎとし、伝送路上で周波数がΔｆだけ偏移
したとすると、隣接するフレームのそれぞれの固定パタ
ーンの部分の信号のサンプル値は、

【数７】

【数８】 と表せるから、式（４）　より

【数９】 となり、｜ｅｘｐ（ｊ２　πΔｆＴ）｜＝１であるから
、周波数の偏移量Δｆにかかわらず

【数１０】 はピークの値をとる。したがって、伝送路上で、フレー
ム化された信号に周波数偏移が生じても、式（４）　に
よって計算される複素相関値Ｃｋの絶対値は、時間に対
してフレーム周期毎に繰り返しピークが現れる変化をす
る。よって、周波数偏移量によらず複素相関値Ｃｋをフ
レーム同期の引き込みおよび保持などに利用することが
可能である。

【００１２】図１は、本発明によるフレーム同期装置の
回路構成例である。同図において、１は遅延器であり、
入力されるフレーム化された信号をフレーム長Ｔだけ遅
延して出力する。このとき、遅延器１の入力サンプルを
ｘｋとすると、遅延器１からはサンプルｘｋ−Ｎが出力
される。２は相関器であり、２つの入力系列ｘｋ−ｎ＋
１，　…，　ｘｋおよび　ｘｋ−Ｎ−ｎ＋１，…，　ｘ
ｋ−Ｎをもとに、式（４）　で表される複素相関値Ｃｋ
を計算して出力する。

【００１３】相関器の実現方法としては、例えば、以下
のようないくつかの方法が考えられる。１つは複素相関
値Ｃｋを直接的に計算する回路で、図２に示すような回
路構成によるものである。同図において、３１，３２　
はそれぞれｎ段のシフトレジスタ、３３１　〜　３３ｎ
は乗算器、３４は加算器である。シフトレジスタ３１に
は、信号ｘｋが入力され、入力される毎にシフトされて
蓄積される。すなわち、ｘｋが入力されたときのシフト
レジスタ３１の第ｉ段の出力は、ｘｋ−ｉ＋１となる。 一方、シフトレジスタ３２には遅延器１の出力ｘｋ−Ｎ
が入力される。このとき、シフトレジスタ３２の第ｉ段
の出力はｘｋ−Ｎ−ｉ＋１となる。乗算器３３１　〜　
３３ｎにおいて、ｘｋ−ｉ＋１・ｘ＊ｋ−Ｎ−ｉ＋１　
（１≦ｉ≦ｎ）が計算され、加算器３４において

【数１１】 が計算される。これは式（４）　の右辺に等しく、すな
わち複素相関値Ｃｋが求まったことになる。

【００１４】図２の構成を少し改良したものとして、図
３に示すような回路構成が考えられる。同図において、
４１は乗算器、４２はｎ段のシフトレジスタ、３４は加
算器である。信号ｘｋと遅延された信号ｘｋ−Ｎは乗算
器４１に入力され、計算されたｘｋ・ｘ＊ｋ−Ｎ　がシ
フトレジスタ４２に入力される。このときシフトレジス
タ４２の第ｉ段の出力はｘｋ−ｉ＋１・ｘ＊ｋ−Ｎ−ｉ
＋１　となり、加算器３４において

【数１２】 が計算される。すなわち、図２に示した回路よりも少し
小さい規模の回路により、図２に示した回路と同等の結
果を得ることができる。

【００１５】もう一つの構成は、複素相関値Ｃｋを再帰
的に計算する回路で、図４に示すような構成によるもの
である。同図において、４１は乗算器、４２はｎ＋１段
のシフトレジスタ、４３は加算器、４４は遅延器である
。信号ｘｋおよび遅延された信号ｘｋ−Ｎは乗算器４１
に入力され、ｘｋ・ｘ＊ｋ−Ｎ　が計算されシフトレジ
スタ４２に入力される。シフトレジスタ４２の第１段の
出力ｘｋ・ｘ＊ｋ−Ｎ　と第ｎ＋１　段の出力ｘｋ−ｎ
・ｘ＊ｋ−Ｎ−ｎ　が加算器４３に入力され、以下の計
算が行われる。

【００１６】ｙｋ＋１　＝　ｙｋ　＋　ｘｋ・ｘ＊ｋ−
Ｎ　−　ｘｋ−ｎ・ｘ＊ｋ−Ｎ−ｎ　　　　　　　　（
８） ここで、ｙｋは遅延器４４の出力であり、ｙｋ＋１が加
算器４３から出力され遅延器４４に入力される。遅延器
４４は入力を１サンプル遅延して出力する。シフトレジ
スタ４２の各段に保持される値および遅延器の出力値の
初期設定をすべて０として、乗算器４１にｘ１およびｘ
１−Ｎが入力された時点から回路の動作を開始したとす
ると、シフトレジスタ４２にｎ個の値が入力された時点
において

【数１３】 となり、これはＣｎに等しい。更に式（８）　により再
帰的に計算される値は、

【数１４】 となり、Ｃｋに等しくなる。すなわち、乗算器４１の出
力は複素相関値Ｃｋとなる。図４の構成によれば、式（
８）　により複素相関値Ｃｋの差分の加算だけを行って
いるので、式（４）　により直接的に計算する図２およ
び図３の構成に比べて、サンプル毎の処理量が大幅に少
なくて済むという利点がある。また、従来方法において
は、相関値の差分は簡単な形にならないため、サンプル
毎に式（１）　に従って相関値を計算する必要があり、
よって、図４の構成を採用すれば、従来方法に比べても
サンプル毎の処理量が大幅に少なくて済むことになる。

【００１７】図１の相関器を図２の回路により実現する
場合は、図５のような回路に変換することも可能である
。同図において、５はＮ＋ｎ段のシフトレジスタであり
、遅延器１とシフトレジスタ３１，３２　を合わせた機
能を実現する。上述のように本発明はフレーム内の特定
の位置にある固定パターンの部分の信号間に高い相関が
あることを利用して、入力されるフレーム化された信号
と、入力信号を１フレーム分遅延した信号との相関を求
めることにより、フレーム周期毎にピークが現れる信号
を生成する。この信号は、フレーム同期の引き込みおよ
び保持などに利用することができる。

【００１８】上述したフレーム同期方法および装置に関
し、以下のような拡張が可能である。・信号伝送時に、
フレーム化された信号が変調される場合、変調後の信号
にフレーム毎の固定パターンがあれば、変調後の信号に
ついて上述の説明がそのまま当てはまる。このとき、変
調方式はいかなる方式でも構わない。・上述の説明にお
いては、１フレーム長Ｔだけ遅延した信号との相関を求
めているが、一般に遅延量はフレーム長の整数倍とする
ことができる。・上述の説明においては、毎フレームに
同一のパターンの信号が含まれていることを仮定してい
るが、必ずしも同一である必要はなく、相互に相関の高
い複数のパターンであっても、本発明によるフレーム同
期方法および装置を適用することができる。・式（７）
　より、絶対値がピーク値となる複素相関値をもとにフ
レーム間の信号の位相差（２　πΔｆＴ）を計算するこ
とができ、これを何らかの処理に利用することができる
。

【００１９】図６は、無線通信において用いられること
を想定した、本発明によるフレーム同期装置の構成例で
ある。同図において、１は遅延器、２は相関器、６は複
素検波器、７はピーク検出器、８はタイミング検出器で
ある。複素検波器６に入力される信号は、フレーム毎に
固定パターンを持つ信号が変調された後無線伝送された
信号を受信した無線周波数帯の信号あるいは該受信信号
を周波数変換して得られる中間周波数帯の信号である。 この無線周波数帯あるいは中間周波数帯の信号をｒ（ｔ
）　＝　Ａ・ｃｏｓ（２　πｆｔ＋　θ）　＋　ｎ（ｔ
）Ａ：受信信号の振幅 ｆ：受信信号の周波数 θ：受信信号の位相 ｎ（ｔ）：受信信号に含まれる雑音成分と表すと、複素
検波器６においては、次の式に基づいて複素信号の出力
を得る。すなわち、ｒ（ｔ）　　に対して、互いに直交
する基準信号

【００２０】Ｒｃ（ｔ）　＝　　ａ・ｃｏｓ（２　πｆ
０ｔ）Ｒｓ（ｔ）　＝　−ａ・ｓｉｎ（２　πｆ０ｔ）
ａ：基準信号の振幅 ｆ０：基準信号の周波数 を乗じて得られる信号

【００２１】ｒ（ｔ）・Ｒｃ（ｔ） ＝　Ｂ　・［ｃｏｓ（２π（ｆ−ｆ０）ｔ＋θ）＋ｃｏ
ｓ（２　π（ｆ＋ｆ０）ｔ＋θ）］＋ｎｃ（ｔ） ｒ（ｔ）・Ｒｓ（ｔ） ＝　Ｂ　・［ｓｉｎ（２π（ｆ−ｆ０）ｔ＋θ）−ｓｉ
ｎ（２　π（ｆ＋ｆ０）ｔ＋θ）］＋ｎｓ（ｔ） Ｂ　＝　Ａ　・ａ／２ ｎｃ（ｔ），ｎｓ（ｔ）：変換された雑音成分のそれぞ
れを低域通過フィルタを通すことにより、複素信号

【００２２】ｓｃ（ｔ）　＝　Ｂ・ｃｏｓ（２　π（ｆ
−ｆ０）ｔ＋θ）＋ｎｃ’（ｔ）ｓｓ（ｔ）　＝　Ｂ・
ｓｉｎ（２　π（ｆ−ｆ０）ｔ＋θ）＋ｎｓ’（ｔ）ｎ
ｃ’（ｔ），ｎｓ’（ｔ）：変換された雑音成分を得る
。このような式に基づく処理を行う回路の１例として、
図６に示すところの基準信号発生器６１、９０°移相器
６２、乗算器６３，６４　、および低域通過フィルタ６
５，６６　からなる回路が考えられる。

【００２３】得られた複素信号出力に対し、既に説明し
た、遅延器１と相関器２からなる回路によって、複素相
関信号を求めると、図９に示したようにフレーム毎にピ
ークの現れる信号（Ｃｋ）となる。この信号に対し、ピ
ーク検出器７において、ピークの検出を行う。すなわち
、例えば閾値ｖを設定し、｜Ｃｋ｜＞ｖとなったタイミ
ングあるいは｜Ｃｋ｜＞ｖとなった後｜Ｃｋ｜がピーク
の値をとったタイミングを検出する。ピーク検出器７か
らは、検出されたピークのタイミングあるいはピークの
タイミングに関する情報が出力される。ピーク検出器７
で検出されるピークタイミングは、雑音等による変動が
小さい場合は、そのままフレームタイミングとして用い
ることができる。 また、タイミングの変動が大きい場合は、タイミング整
形器８によって変動の少ないフレームタイミングを得る
ことができる。

【００２４】例えばタイミング整形器８は図６に示すよ
うにタイミング比較器８１とタイミング発生器８２から
構成することができる。タイミング比較器８１は、ピー
ク検出器７から入力される検出されたピークタイミング
あるいはピークタイミングに関する情報と、タイミング
発生器８２から入力されるフレームタイミングあるいは
フレームタイミングに関する情報をもとに、ピークタイ
ミングに対するフレームタイミングの進みあるいは遅れ
に関する情報を出力する。タイミング発生回路８２は、
タイミングの進みあるいは遅れに関する情報の入力に対
応して、生成するフレームタイミングを遅らせるように
あるいは進ませるように補正しながらフレームタイミン
グを出力し、必要ならばタイミング比較器８１に対して
フレームタイミングに関する情報を出力する。

【００２５】以上述べたように、図６に示す構成のフレ
ーム同期装置により、フレーム毎に固定パターンを持つ
信号が変調された後無線伝送された信号を受信した信号
より、フレームに同期した信号を抽出することができる
。

【００２６】

【発明の効果】本発明は、入力されるフレーム化された
信号の周波数が偏移して、たとえ周波数偏移量Δｆが固
定パターン長Ｌに対しΔｆ・Ｌ＞１という関係を満たす
ような大きな値となっていても、フレーム周期毎に必ず
ピークが現れる信号を抽出することができ、これをフレ
ームタイミングとして用いることができる。そのため、
本発明は、伝送速度が低く相対的な周波数偏移量の大き
い移動体通信などに特に適している。また、相関値の計
算を、差分の加算による再帰的な方法によって行うこと
により、従来方法における相関値計算よりも処理量を少
なくすることも可能である。このことは、移動体通信に
おける端末の低消費電力化および小型化に寄与する。

【図面の簡単な説明】

【図１】本発明による回路構成を示す図である。

【図２】本発明において用いる相関器を実現する回路構
成例を示す図である。

【図３】本発明において用いる相関器を実現する回路構
成例を示す図である。

【図４】本発明において用いる相関器を実現する回路構
成例を示す図である。

【図５】図１における相関器を図２の回路で実現した場
合の回路を変換した回路例を示す図である。

【図６】無線通信における本発明によるフレーム同期装
置の構成例を示す図である。

【図７】従来のフレーム同期方法の構成を示す図である
。

【図８】入力信号のフレーム構成を示す図である。

【図９】フレーム同期パターンの複素相関値の絶対値の
時間変化を示す図である。

【符号の説明】

１，４４　　遅延器 ２，９２　　相関器 ５，３１，３２，４２　　シフトレジスタ６　　複素検
波器 ７　　ピーク検出器 ８　　タイミング整形器 ３３１，…，３３ｎ，４１　　乗算器 ３４，４３　　加算器 ９１　　固定パターン信号発生器

Claims (5)

【特許請求の範囲】
1. 【請求項１】　　フレーム内の特定の位置に固定パター
   ンの信号を持つようにフレーム化された複素信号に対す
   るフレーム同期方法において、前記複素信号をフレーム
   に相当する時間あるいはその整数倍だけ遅延して出力し
   、前記複素信号と遅延された前記複素信号との相関値を
   計算して出力することを特徴とするフレーム同期方法。
2. 【請求項２】　　フレーム内の特定の位置に固定パター
   ンの信号を持つようにフレーム化された複素信号に対す
   るフレーム同期装置において、前記複素信号をフレーム
   に相当する時間あるいはその整数倍だけ遅延して出力す
   る第１の手段と、前記複素信号と遅延された前記複素信
   号との相関値を計算して出力する第２の手段とを有する
   ことを特徴とするフレーム同期装置。
3. 【請求項３】　　前記第２の手段が、フレーム化された
   信号と遅延されたフレーム化された信号を乗算して結果
   を出力する乗算器と、該乗算器の出力に接続され入力さ
   れる値を順次シフトしながら蓄積し、第１段に蓄積され
   た値と第ｎ段に蓄積された値を出力するシフトレジスタ
   と、入力された値を１サンプルに相当する時間だけ遅延
   する遅延器と、前記シフトレジスタの第１段に蓄積され
   た値の出力と、第ｎ段に蓄積された値の出力より計算さ
   れる相関値の差分を前記遅延器の出力に加算することに
   より相関値を再帰的に計算して結果を出力するとともに
   前記相関値を前記遅延器に入力する加算器とから構成さ
   れる請求項２記載のフレーム同期装置。
4. 【請求項４】　　フレーム内の特定の位置に固定パター
   ンの信号を持つようにフレーム化された複素信号に対す
   るフレーム同期装置において、フレーム内の特定の位置
   に固定のパターンを持つようにフレーム化された後変調
   された信号を検波して複素信号を得る第１の手段と、該
   第１の手段の出力の前記複素信号をフレームに相当する
   時間あるいはその整数倍だけ遅延して出力する第２の手
   段と、前記第１の手段の出力の前記複素信号と前記第２
   の手段の出力の遅延された前記複素信号との相関値を計
   算して出力する第３の手段と、該第３の手段の出力の前
   記相関値に対してピーク検出を行うことによりフレーム
   タイミングを抽出する第４の手段とを有することを特徴
   とするフレーム同期装置。
5. 【請求項５】　　フレーム内の特定の位置に固定パター
   ンの信号を持つようにフレーム化された複素信号に対す
   るフレーム同期装置において、フレーム内の特定の位置
   に固定のパターンを持つようにフレーム化された後変調
   された信号を検波して複素信号を得る第１の手段と、該
   第１の手段の出力の前記複素信号をフレームに相当する
   時間あるいはその整数倍だけ遅延して出力する第２の手
   段と、前記第１の手段の出力の前記複素信号と前記第２
   の手段の出力の遅延された前記複素信号との相関値を計
   算して出力する第３の手段と、該第３の手段の出力の前
   記相関値に対してピーク検出を行うことによりフレーム
   タイミングを抽出する第４の手段と、該第４の手段によ
   り抽出されたフレームタイミングに対してタイミングの
   整形を行う第５の手段を有することを特徴とするフレー
   ム同期装置。