JPH0799486A

JPH0799486A - Ｏｆｄｍ受信同期回路

Info

Publication number: JPH0799486A
Application number: JP5241688A
Authority: JP
Inventors: Tatsuya Ishikawa; 石川　　達也; Yasushi Sugita; 康杉田; Takashi Seki; 隆史関
Original assignee: Toshiba Corp
Current assignee: Toshiba Corp
Priority date: 1993-09-28
Filing date: 1993-09-28
Publication date: 1995-04-11
Anticipated expiration: 2015-05-15
Also published as: JP3041171B2

Abstract

(57)【要約】【目的】この発明は、特別な基準シンボルを伝送せずに
情報の伝送効率を高め、しかも容易に送信側との正確な
クロック同期をとることが可能であるＯＦＤＭ受信同期
回路を提供することを目的としている。【構成】有効シンボル期間の一部に該有効シンボル期間
の信号の一部が複写されたガード期間を有するＯＦＤＭ
変調信号から、有効シンボル期間の信号を取り込むため
の同期信号を生成するＯＦＤＭ受信同期回路において、
ＯＦＤＭ変調信号をガード期間の信号が複写されたもと
の波形と一致するタイミングまで遅延させる遅延手段
と、この遅延手段から出力されるＯＦＤＭ変調信号と遅
延手段によって遅延されないＯＦＤＭ変調信号との相関
を求める相関演算手段と、この相関演算手段の出力に基
づいて有効シンボル期間に対応したタイミング信号を生
成する同期生成手段とを備えている。

Description

【発明の詳細な説明】

【０００１】

【産業上の利用分野】この発明は、デジタル化されたテ
レビジョンデータをＯＦＤＭ（直交周波数分割多重）変
調して伝送するデジタル伝送システムの受信装置に係
り、特に受信データに基づいて送信側との正確なクロッ
ク同期をとり得るようにしたＯＦＤＭ受信同期回路に関
する。

【０００２】

【従来の技術】周知のように、ＯＦＤＭ変調方式は、文
献（ＮＨＫ発行ＶＩＥＷ誌１９９３年５月号第１頁〜第
６頁）に説明されているように、デジタル伝送システム
において特に問題となっているところの、伝送路におけ
るマルチパス歪の影響を受けにくいデジタル変調方式と
して注目されている。

【０００３】ＯＦＤＭ変調は、周波数多重方式における
複数の搬送波の位相を直交させたものであり、各搬送波
に対応する変調波のスペクトルは重なりあっているが、
直交条件が満足されるように重なりあっているため、受
信側で完全に分離することが可能である。

【０００４】この直交の様子は、ちょうど時間領域にお
ける符号間干渉のないナイキスト条件と同じである。符
号間干渉は、ナイキスト条件が満たされれば、各パルス
の応答波形は互いに重なりあっているものの、適切な標
本化タイミングで信号を抽出することにより完全にパル
ス間で干渉のない受信が可能となる。

【０００５】これを周波数領域で実現するようにしたも
のが、ＯＦＤＭ変調方式である。このため、従来の周波
数分割多重のように、各変調波の間にスペクトル重なり
を防ぐためのガード帯域が必要なくなり、高い周波数利
用効率が達成される。

【０００６】また、ＯＦＤＭ変調は、複数の搬送波を利
用するが、これらは直交関係になければならない。これ
を実現するため、ＯＦＤＭの変復調回路には、フーリエ
変換回路が用いられる。このフーリエ変換回路は、一般
にデジタル信号処理によるＦＦＴ（高速離散フーリエ変
換）回路で実現することができ、搬送波の数はほぼ任意
に設定可能である。すなわち、数１００から数１０００
の搬送波を利用することが可能である。

【０００７】このため、各搬送波に割り当てられるデジ
タルデータのレートは、数１００分の１から数１０００
分の１になり、各搬送波は、非常に低速なレートで変調
される。よって、各搬送波毎にみれば、変調シンボルレ
ートが非常に低くなり、シンボル期間は長くなる。この
ため、通常のマルチパスは、ほとんど近接したマルチパ
スとみなすことができ、マルチパスの影響を大幅に軽減
することができる。

【０００８】さらに、ＯＦＤＭ変調では、マルチパスの
影響を完全に除去するために、シンボル期間の一部にガ
ード期間を用意する手法が知られている。ガード期間
は、有効シンボル内の信号波形の一部をそのまま複写し
たものである。

【０００９】このガード期間により、マルチパスが発生
して前シンボルが次のシンボルに干渉するような場合で
も、マルチパスの遅延時間がガード期間内であるときに
は、つまり自分自身が複写された信号しか漏れ込まない
ときには、原理的に符号間干渉とはならない。

【００１０】ただし、直接波とマルチパス波との合成が
受信信号となるため、マルチパス妨害の大きさ（一般に
Ｄ／Ｕと呼ばれる）に依存して各搬送波の変調シンボル
の位相及び振幅がずれる。このため、一定期間毎に、既
知の位相及び振幅を有する基準信号を、予め伝送してお
く必要がある。

【００１１】一方、ＯＦＤＭ復調ではＦＦＴ回路を用い
るが、ＦＦＴは上記ガード期間を除いた（ガード期間が
なければ１シンボル期間は全て有効シンボル期間とな
る）有効シンボル期間の１シンボル期間のみを規定のク
ロックで正確に取り込み、フーリエ変換演算することで
各搬送波の位相及び振幅情報を得る必要がある。すなわ
ち、これが復調動作となる。

【００１２】もし、この正確な有効期間を検出すること
ができないと、上記各搬送波の直交性が満たされないこ
とになり、各搬送波間に干渉を生じてデジタル情報の正
常な復調が不可能となる。従来のＯＦＤＭ復調回路は、
受信側における有効シンボル期間の検出を特別な基準シ
ンボルの伝送により行なっている。

【００１３】すなわち、図９は、上記基準シンボルとし
て無変調シンボル、つまり信号が存在していないシンボ
ルを伝送する例を示している。このような無変調シンボ
ルが周期的に伝送されると、受信側では、図１０に示す
ように、入力端子１１に供給された検波出力から、変調
波のエンベロープ検出回路１２を用いて、そのエンベロ
ープ成分を検出する。そして、エンベロープ検出回路１
２の出力が、判定回路１３によって基準レベルとレベル
比較されることにより、無信号つまりゼロキャリアが検
出され、この検出期間が１シンボル期間となる。

【００１４】この無変調シンボルの検出タイミングは、
安定なクロックで動作するタイミング回路１４をリセッ
トする。そして、次の基準シンボルが伝送されるまで
は、このタイミング回路１４から出力される信号が、検
波出力からガード期間を除去して有効シンボル期間のデ
ータのみを抽出するためのゲート信号として、出力端子
１５を介して取り出される。

【００１５】ところで、上記のように基準シンボルを周
期的に伝送して、受信側のＦＦＴに供給するための有効
シンボルを抽出するタイミングを得る手法は、劣悪な受
信状態において有効な手法ではあるが、基準シンボルを
伝送するためにその分だけ情報を伝送することができな
くなり、短い周期で基準シンボルを伝送すると情報の伝
送効率が低下するという不都合がある。

【００１６】逆に、長い周期で基準シンボルを伝送する
と、雑音によりエンベロープ検出に誤動作があった場
合、長期間に渡って正常なＦＦＴ復調が不可能になると
いった問題が生じる。もともとＯＦＤＭの１シンボル期
間は、入力デジタルデータを数１００から数１０００に
シリアル／パラレル展開して、各パラレル出力で各搬送
波を変調するため、１シンボル期間は単一搬送波変調に
比べて数１００から数１０００倍長くなっている。

【００１７】このため、上述した周期的に伝送される基
準シンボルが、比較的頻繁に伝送されるとしても、この
基準シンボルが伝送される時間間隔は非常に長いものと
なって、１度のエンベロープ検出の誤動作の影響が長時
間続くことになる。

【００１８】また、受信側で用いるクロックの周波数精
度が低い場合には、周期的に伝送される基準シンボル相
互間で、タイミング回路１４で設定されるから有効シン
ボル期間タイミングが徐々にずれるという問題も発生す
る。高い精度のクロック発振源は、高価であるばかりで
なく、移動体での受信を考慮するとドップラー効果によ
るクロック周波数のシフトも同様の問題を生じる。この
結果、基準シンボルの直前では、正確なＦＦＴ復調がで
きなくなり、デジタルデータの伝送誤り率が劣化すると
いう問題もある。

【００１９】

【発明が解決しようとする課題】以上のように、基準シ
ンボルを周期的に伝送することで受信側の有効シンボル
期間タイミングを得る従来の手段では、基準シンボルを
伝送する分だけ情報を伝送することができず伝送効率が
低下するとともに、送信側との正確なクロック同期をと
ることが困難であるという問題を有している。

【００２０】そこで、この発明は上記事情を考慮してな
されたもので、特別な基準シンボルを伝送せずに情報の
伝送効率を高め、しかも容易に送信側との正確なクロッ
ク同期をとることが可能である極めて良好なＯＦＤＭ受
信同期回路を提供することを目的とする。

【００２１】

【課題を解決するための手段】この発明に係るＯＦＤＭ
受信同期回路は、有効シンボル期間の一部に該有効シン
ボル期間の信号の一部が複写されたガード期間を有する
ＯＦＤＭ変調信号から、有効シンボル期間の信号を取り
込むための同期信号を生成するものを対象としている。
そして、ＯＦＤＭ変調信号をガード期間の信号が複写さ
れたもとの波形と一致するタイミングまで遅延させる遅
延手段と、この遅延手段から出力されるＯＦＤＭ変調信
号と遅延手段によって遅延されないＯＦＤＭ変調信号と
の相関を求める相関演算手段と、この相関演算手段の出
力に基づいて有効シンボル期間に対応したタイミング信
号を生成する同期生成手段とを備えるようにしている。

【００２２】また、この発明に係るＯＦＤＭ受信同期回
路は、有効シンボル期間の一部に該有効シンボル期間の
信号の一部が複写されたガード期間を有し、所定位置に
有効シンボル期間検出用の基準シンボルが周期的に挿入
されたＯＦＤＭ変調信号から、有効シンボル期間の信号
を取り込むための同期信号を生成するものを対象として
いる。そして、ＯＦＤＭ変調信号をガード期間の信号が
複写されたもとの波形と一致するタイミングまで遅延さ
せる遅延手段と、この遅延手段から出力されるＯＦＤＭ
変調信号と遅延手段によって遅延されないＯＦＤＭ変調
信号との相関を求める相関演算手段と、ＯＦＤＭ変調信
号から基準シンボルを検出する検出手段と、この検出手
段の出力及び相関演算手段の出力に基づいて有効シンボ
ル期間に対応したタイミング信号を生成する同期生成手
段とを備えるようにしている。

【００２３】

【作用】上記のような構成によれば、ガード期間の信号
が複写されたもとの波形と一致するタイミングまで遅延
させたＯＦＤＭ変調信号と、遅延されないＯＦＤＭ変調
信号との相関に基づいて有効シンボル期間に対応したタ
イミング信号を生成するようにしたので、従来のように
特別な基準シンボルを伝送する必要がなくなり、情報の
伝送効率を高めることができる。また、基準シンボルが
伝送されている場合には、ＯＦＤＭ変調信号から基準シ
ンボルを検出した出力と相関とに基づいて有効シンボル
期間に対応したタイミング信号を生成することにより、
相関によるタイミング検出の性能を補強することができ
る。

【００２４】

【実施例】以下、この発明の一実施例について図面を参
照して詳細に説明する。図１は、ＯＦＤＭ復調システム
の全体的な構成を示している。すなわち、入力端子１６
に供給されたＩＦ（中間周波）帯域の変調信号は、ＢＰ
Ｆ（帯域通過フィルタ）１７により帯域外雑音が除去さ
れた後、混合回路１８，１９よりなる直交検波回路によ
って、局部発振回路２０から出力される局部発振信号と
該局部発振信号を９０°移相回路２１で９０°移相した
信号とそれぞれ混合されることにより、ベースバンド帯
に変換される。

【００２５】各混合回路１８，１９の出力は、それぞれ
ＬＰＦ（低域通過フィルタ）２２，２３により高調波成
分が除去された後、クロック発振回路２４から出力され
るクロックに基づいて駆動されるＡ／Ｄ（アナログ／デ
ジタル）変換回路２５，２６によってデジタルデータに
変換される。Ａ／Ｄ変換回路２５，２６の出力データは
複素デジタルデータであり、Ａ／Ｄ変換回路２６の出力
データが同相軸検波成分（実数部）Ｉであり、Ａ／Ｄ変
換回路２５の出力データが直交軸検波成分（虚数部）Ｑ
である。

【００２６】これらＡ／Ｄ変換回路２６，２５の出力デ
ータＩ，Ｑは、ガード期間除去回路２７に供給されて有
効シンボル期間のデータのみが取り出されて、Ｓ／Ｐ
（シリアル／パラレル）変換回路２８に供給される。こ
のＳ／Ｐ変換回路２８は、有効シンボル期間でサンプリ
ングされたデータを全てパラレル化している。この場
合、有効シンボル期間のデータ数は、一般にＯＦＤＭ変
調における搬送波数に一致するように、Ａ／Ｄ変換され
ている。

【００２７】Ｓ／Ｐ変換回路２８でパラレル化されたデ
ータは、ＦＴＴ回路２９に供給されて、クロック発振回
路２４から出力されるクロックに基づいて高速離散フー
リエ変換され、各搬送波の位相及び振幅が出力される。
ＦＴＴ回路２９の出力は、Ｐ／Ｓ（パラレル／シリア
ル）変換回路３０によりシリアルなデータ系列に変換さ
れた後、シンボル識別回路３１により位相及び振幅が識
別され、ここに、伝送された情報が復調される。

【００２８】一方、Ａ／Ｄ変換回路２６，２５から出力
された複素デジタルデータは、その実数部Ｉ及び虚数部
Ｑのいずれか一方または両方（図示の場合は実数部Ｉ）
が、シンボル同期回路３２に供給されて同期検出に供さ
れる。すなわち、Ａ／Ｄ変換回路２６から出力された複
素デジタルデータの実数部Ｉは、シフトレジスタ等で構
成される遅延回路３３により後述する規定時間だけ遅延
された後、相関回路３４により遅延されたデータと遅延
されていないデータとの相関が求められる。

【００２９】相関回路３４で求められた相関係数は、フ
ライホイールタイミング回路３５により２値化される。
フライホイールタイミング回路３５は、前記タイミング
回路１４を内蔵しており、２値化された相関係数に基づ
いてタイミング回路１４がリセットされる。タイミング
回路１４は、一度リセットされると以降はリセットしな
くても周期的に必要なガード期間または有効シンボル期
間のタイミングを示す信号を出力し続けることができ
る。これは、フライホイール機能としての周知の技術で
あり、簡単なカウンタ回路で実現することができる。

【００３０】このようにしてフライホイールタイミング
回路３５から発生されたタイミング信号は、ガード期間
除去回路２７に供給されて有効シンボル期間のデータの
みを抽出するのに用いられる。このため、ＦＦＴ回路２
９では、有効シンボル期間のデータのみで演算を行ない
正確な復調を行なうことができる。

【００３１】図２及び図３は、以上の動作を説明するた
め図である。まず、図２は、ここで前提としているＯＦ
ＤＭ変調波形（１シンボル期間ＴS ）を示している。Ｏ
ＦＤＭ変調波形には、周期的にガード期間ＴG が挿入さ
れており、これは有効シンボル期間ＴS'の波形の一部の
複写である。また、図３は、相関演算によるシンボルタ
イミング検出の動作原理を示している。

【００３２】すなわち、図３（ａ）に示すＡ／Ｄ変換回
路２６から出力された複素デジタルデータの実数部Ｉ
は、遅延回路３３により同図（ｂ）に示すようにＴS'だ
け遅延される。これにより、本来ガード期間の信号が複
写されたもとの波形と一致するタイミングとなる。この
ため、相関回路３４により、遅延されたデータと遅延さ
れていないデータとの相関を求めると、図３（ｃ）に示
すように、周期的に大きな相関係数が得られる。

【００３３】この大きな相関係数の得られた位置がシン
ボルの境界のタイミングとなり、この位置を基準にフラ
イホイールタイミング回路３５は、図３（ｄ）に示すよ
うに復調動作に必要なタイミング信号を発生することに
なる。フライホイールタイミング回路３５は、前述した
ようにフライホイール特性を持たせてあるので、十分に
高いスレッショルドで相関係数を２値化するようにすれ
ば、雑音や信号のランダム性により生じる疑似的な相関
のピークを除去することができる。この点に加えて、一
般的な同期保護技術（前方保護及び後方保護）を応用す
ることも可能である。

【００３４】したがって、上記実施例のような構成によ
れば、有効シンボル期間のデータの一部が複写されたガ
ード期間を有するＯＦＤＭ変調信号を、ガード期間の信
号が複写されたもとの波形と一致するタイミングまで遅
延させ、遅延されたデータと遅延されていないデータと
の相関を求め、この相関係数の大きさに基づいて有効シ
ンボル期間タイミングを検出するようにしたので、従来
のように特別な基準シンボルを伝送する必要がなくな
り、情報の伝送効率を高めることができる。

【００３５】また、上記実施例では、フライホイールタ
イミング回路３５から出力されるタイミング信号を用い
て、Ａ／Ｄ変換やＦＦＴ演算用等に使用されるクロック
の周波数制御を行なっている。すなわち、クロック制御
回路３６に、フライホイールタイミング回路３５から出
力されるタイミング信号と、相関回路３４から出力され
る相関係数とを供給することにより両者の誤差を求め
る。そして、この誤差信号を平滑用のＬＰＦ３７を介し
てＤ／Ａ（デジタル／アナログ）変換回路３８でアナロ
グ化した信号で、クロック発振回路２４の発振周波数を
制御している。このようなクロック制御フィードバック
を施すことにより、送信側と受信側との動作クロックを
完全に一致させることができる。

【００３６】図４乃至図７は、それぞれ上記シンボル同
期回路３２の変形例を示している。まず、図４におい
て、入力端子３９に供給された複素デジタルデータの実
数部Ｉまたは虚数部Ｑは、ゲート回路４０を介して遅延
回路４１で遅延された後、乗算回路４２により遅延され
ていないデータと乗算されることで相関係数が求められ
る。この相関係数は、ＬＰＦ４３により図中に示すよう
にピーク値のわかりやすい波形に変換され、判定回路４
４で２値化されて、タイミング回路４５のリセットに用
いられる。

【００３７】タイミング回路４５から出力されるタイミ
ング信号は、出力端子４６を介して前記ガード期間除去
回路２７に送出されるとともに、ゲート回路４０に供給
されて相関を求めるのに必要な期間に対応する時間幅τ
の期間のみゲートを開放するように制御している。この
ため、相関を求めるのに必要な期間以外での疑似相関ピ
ークが除去されて、同期保護特性が得られるようにな
る。

【００３８】もし、受信機側のクロックが送信側のクロ
ックと完全に一致していないときには、ゲート回路４０
のゲート開放期間がガード期間から外れる可能性がある
が、これは判定回路４４の出力に相関検出ピークが得ら
れなくなることで検出することができる。このとき、タ
イミング回路４５は、ゲート回路４０に与えるタイミン
グ信号の発生位置を徐々にずらせるように制御する。こ
のタイミング信号の発生位置を徐々にずらせてゆく手法
は、ハンティングとして周知の技術であり、容易に実現
することができる。

【００３９】また、図５は、ＬＰＦ４３の出力を微分回
路４７で微分することにより、図４に示したものに比し
てより厳密に相関ピークのタイミングを判別できるよう
にしたもので、さらに、微分された信号と微分されてい
ない信号との論理積をアンド回路４８でとることによ
り、なるべく狭いパルス幅の、つまりより正確なタイミ
ング回路４５のためのリセット信号を得るようにしたも
のである。

【００４０】さらに、図６は、相関演算の具体例を示し
ている。図６において、入力端子４９に供給された複素
デジタルデータの実数部Ｉまたは虚数部Ｑは、シフトレ
ジスタ５０によってＴS'だけ遅延された後、直列接続さ
れた複数のラッチ回路５１１，５１２，５１３，……，
５１ｎに供給されて、タップ係数が抽出される。また、
入力端子４９に供給された信号は、そのまま直列接続さ
れた複数のラッチ回路５２１，５２２，５２３，……，
５２ｎに供給されてタップ係数が抽出される。

【００４１】シフトレジスタ５０の出力と入力信号とは
乗算回路５３０によって乗算されるとともに、各ラッチ
回路５１１，５１２，５１３，……，５１ｎの出力と、
各ラッチ回路５２１，５２２，５２３，……，５２ｎの
出力とが、それぞれ乗算回路５３１，５３２，……，５
３ｎよって乗算される。そして、各乗算回路５３０，５
３１，５３２，……，５３ｎの出力が、加算回路５４
１，５４２，……，５４ｎによって加算されることで相
関演算が実行される。そして、全加算出力がタイミング
回路５５にリセット信号として与えられる。なお、タイ
ミング回路５５の出力は、出力端子５６を介してガード
期間除去回路２７に送出される。

【００４２】また、図７は、Ａ／Ｄ変換回路２６，２５
から出力された複素デジタルデータの実数部Ｉ及び虚数
部Ｑの両方を同時に使用する、シンボル同期回路３２の
例を示している。すなわち、Ａ／Ｄ変換回路２６，２５
から出力された複素デジタルデータの実数部Ｉ及び虚数
部Ｑは、それぞれ出力端子５７，５８を介して前記ガー
ド期間除去回路２７に供給されるとともに、シフトレジ
スタ５９，６０によって前記ＴS'だけ遅延された後、相
関回路６１，６２に供給されることにより、遅延前の信
号との相関が求められる。

【００４３】そして、相関回路６１，６２の各出力の論
理積をアンド回路６３でとることにより、雑音及び信号
のランダム性により生じる疑似的な相関のピークが効果
的に除去され、その出力がタイミング回路６４にリセッ
ト信号として与えられる。なお、タイミング回路６４の
出力は、出力端子６５を介してガード期間除去回路２７
に送出される。

【００４４】次に、図８は、この発明の他の実施例を示
している。すなわち、これは、基準シンボルとしてヌル
シンボル（または無変調シンボル）が送られている場
合、これをヌルシンボル検出回路６６で検出する。この
ヌルシンボル検出回路６６は、図１０に示したエンベロ
ープ検出回路１２及び判定回路１３と同様な構成となっ
ており、その検出結果はフライホイールタイミング回路
３５に供給されている。この場合、フライホイールタイ
ミング回路３５には、相関回路３４の出力とヌルシンボ
ル検出回路６６の出力とが両方供給されることになる
が、両出力の論理和をとってリセット信号としている。

【００４５】このような構成によれば、ヌルシンボル検
出回路６６の検出結果は、動作初期の同期引き込みや、
非常に大きなマルチパス妨害があるときの補助的なタイ
ミング同期のために有効であり、相関演算によるタイミ
ング検出の性能を補強するのに供される。なお、この発
明は上記各実施例に限定されるものではなく、この外そ
の要旨を逸脱しない範囲で種々変形して実施することが
できる。

【００４６】

【発明の効果】以上詳述したようにこの発明によれば、
特別な基準シンボルを伝送せずに情報の伝送効率を高
め、しかも容易に送信側との正確なクロック同期をとる
ことが可能である極めて良好なＯＦＤＭ受信同期回路を
提供することができる。

【図面の簡単な説明】

【図１】この発明に係るＯＦＤＭ受信同期回路の一実施
例を示すブロック構成図。

【図２】同実施例で前提としているＯＦＤＭ変調波形を
示す図。

【図３】同実施例における要部の動作を説明するための
タイミング図。

【図４】同実施例における要部の変形例を示すブロック
構成図。

【図５】同実施例における要部の他の変形例を示すブロ
ック構成図。

【図６】同実施例における要部のさらに他の変形例を示
すブロック構成図。

【図７】同実施例における要部のさらに他の変形例を示
すブロック構成図。

【図８】この発明の他の実施例を示すブロック構成図。

【図９】無変調シンボルを挿入したＯＦＤＭ変調波形の
一例を示す図。

【図１０】従来のＯＦＤＭ受信同期手段を示すブロック
構成図。

【符号の説明】

１１…入力端子、１２…エンベロープ検出回路、１３…
判定回路、１４…タイミング回路、１５…出力端子、１
６…入力端子、１７…ＢＰＦ、１８，１９…混合回路、
２０…局部発振回路、２１…９０°移相回路、２２，２
３…ＬＰＦ、２４…クロック発振回路、２５，２６…Ａ
／Ｄ変換回路、２７…ガード期間除去回路、２８…Ｓ／
Ｐ変換回路、２９…ＦＦＴ回路、３０…Ｐ／Ｓ変換回
路、３１…シンボル識別回路、３２…シンボル同期回
路、３３…遅延回路、３４…相関回路、３５…フライホ
イールタイミング回路、３６…クロック制御回路、３７
…ＬＰＦ、３８…Ｄ／Ａ変換回路、３９…入力端子、４
０…ゲート回路、４１…遅延回路、４２…乗算回路、４
３…ＬＰＦ、４４…判定回路、４５…タイミング回路、
４６…出力端子、４７…微分回路、４８…アンド回路、
４９…入力端子、５０…シフトレジスタ、５１１〜５１
ｎ…ラッチ回路、５２１〜５２ｎ…ラッチ回路、５３０
〜５３ｎ…乗算回路、５４１〜５４ｎ…加算回路、５５
…タイミング回路、５６〜５８…出力端子、５９，６０
…シフトレジスタ、６１，６２…相関回路、６３…アン
ド回路、６４…タイミング回路、６５…出力端子、６６
…ヌルシンボル検出回路。

Claims

【特許請求の範囲】

【請求項１】有効シンボル期間の一部に該有効シンボ
ル期間の信号の一部が複写されたガード期間を有するＯ
ＦＤＭ変調信号から、前記有効シンボル期間の信号を取
り込むための同期信号を生成するＯＦＤＭ受信同期回路
において、前記ＯＦＤＭ変調信号を前記ガード期間の信
号が複写されたもとの波形と一致するタイミングまで遅
延させる遅延手段と、この遅延手段から出力されるＯＦ
ＤＭ変調信号と前記遅延手段によって遅延されないＯＦ
ＤＭ変調信号との相関を求める相関演算手段と、この相
関演算手段の出力に基づいて前記有効シンボル期間に対
応したタイミング信号を生成する同期生成手段とを具備
してなることを特徴とするＯＦＤＭ受信同期回路。
【請求項２】有効シンボル期間の一部に該有効シンボ
ル期間の信号の一部が複写されたガード期間を有し、所
定位置に前記有効シンボル期間検出用の基準シンボルが
周期的に挿入されたＯＦＤＭ変調信号から、前記有効シ
ンボル期間の信号を取り込むための同期信号を生成する
ＯＦＤＭ受信同期回路において、前記ＯＦＤＭ変調信号
を前記ガード期間の信号が複写されたもとの波形と一致
するタイミングまで遅延させる遅延手段と、この遅延手
段から出力されるＯＦＤＭ変調信号と前記遅延手段によ
って遅延されないＯＦＤＭ変調信号との相関を求める相
関演算手段と、前記ＯＦＤＭ変調信号から前記基準シン
ボルを検出する検出手段と、この検出手段の出力及び前
記相関演算手段の出力に基づいて前記有効シンボル期間
に対応したタイミング信号を生成する同期生成手段とを
具備してなることを特徴とするＯＦＤＭ受信同期回路。