JPH08265216A - 信号処理装置 - Google Patents
信号処理装置Info
- Publication number
- JPH08265216A JPH08265216A JP7060181A JP6018195A JPH08265216A JP H08265216 A JPH08265216 A JP H08265216A JP 7060181 A JP7060181 A JP 7060181A JP 6018195 A JP6018195 A JP 6018195A JP H08265216 A JPH08265216 A JP H08265216A
- Authority
- JP
- Japan
- Prior art keywords
- output
- coefficient
- code length
- signal processing
- processing device
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
Abstract
(57)【要約】
【目的】 ハードウェアの量を減少し、符号長の長い場
合でも実現可能となり、デジタルマッチドフィルタの持
つ高速同期捕捉が可能となる信号処理装置を提供するこ
とを目的とする。 【構成】 アンテナ１で受信した信号はＲＦ増幅器２を
介して乗算器３に入力され、周波数変換され、ＬＰＦ６
においてサイドバンドを除去される。このＬＰＦ６の出
力は、Ａ／Ｄ６で数値化され、係数切換器８によって係
数が切換可能なＤＭＦ７を介して積分器９で累積加算さ
れる。この積分器９の出力は比較器３２と復調器１４に
入力されて、情報データとして出力される。この情報デ
ータとしての出力は、タイミング生成器１５を制御して
正常な復調が成される。
合でも実現可能となり、デジタルマッチドフィルタの持
つ高速同期捕捉が可能となる信号処理装置を提供するこ
とを目的とする。 【構成】 アンテナ１で受信した信号はＲＦ増幅器２を
介して乗算器３に入力され、周波数変換され、ＬＰＦ６
においてサイドバンドを除去される。このＬＰＦ６の出
力は、Ａ／Ｄ６で数値化され、係数切換器８によって係
数が切換可能なＤＭＦ７を介して積分器９で累積加算さ
れる。この積分器９の出力は比較器３２と復調器１４に
入力されて、情報データとして出力される。この情報デ
ータとしての出力は、タイミング生成器１５を制御して
正常な復調が成される。
Description
【０００１】
【産業上の利用分野】本発明は、スペクトル拡散技術を
用いた通信を行う装置においてスペクトル拡散の復調を
行う際に用いる信号処理装置に関する。
用いた通信を行う装置においてスペクトル拡散の復調を
行う際に用いる信号処理装置に関する。
【０００２】
【従来の技術】近年、種々の機器がディジタル化される
に及んで、その動作による不要輻射が問題となってい
る。例えば、旅客機内に携帯型コンパクトディスクプレ
ーヤを使用できないのは、その動作による不要輻射で旅
客機の操縦系統が混乱して墜落寸前まで至った事例があ
るからである。この一例からも明らかなように信号伝達
経路内に侵入する不要輻射は、深刻な問題となってい
る。
に及んで、その動作による不要輻射が問題となってい
る。例えば、旅客機内に携帯型コンパクトディスクプレ
ーヤを使用できないのは、その動作による不要輻射で旅
客機の操縦系統が混乱して墜落寸前まで至った事例があ
るからである。この一例からも明らかなように信号伝達
経路内に侵入する不要輻射は、深刻な問題となってい
る。
【０００３】このような不要輻射の影響を受けにくい通
信方式として「スペクトル拡散通信方式」が現今脚光を
浴びている。この方式は、その名前が示すように、ある
帯域に制限されたスペクトルを、広帯域に拡散させて使
用する通信方式である。これによって雑音による影響を
受けても全てのスペクトルが潰れるわけではないので、
受信時の誤りを未然に防止することができるものであ
る。
信方式として「スペクトル拡散通信方式」が現今脚光を
浴びている。この方式は、その名前が示すように、ある
帯域に制限されたスペクトルを、広帯域に拡散させて使
用する通信方式である。これによって雑音による影響を
受けても全てのスペクトルが潰れるわけではないので、
受信時の誤りを未然に防止することができるものであ
る。
【０００４】さて、まずスペクトル拡散を行う送受信の
動作の概略を説明する。図５の（ａ）は、送信側におけ
るスペクトル拡散方式の変調原理を表す図である。同図
において５１は送信すべき情報データの発生手段であ
り、この出力は、一旦狭帯域のベースバンド変調器５２
によって変調される。この変調方式としてはＱＰＳＫ(Q
uadri Phase Shift Keying)やＢＰＳＫ(Binary Phase S
hift Keying)などが一般的である。
動作の概略を説明する。図５の（ａ）は、送信側におけ
るスペクトル拡散方式の変調原理を表す図である。同図
において５１は送信すべき情報データの発生手段であ
り、この出力は、一旦狭帯域のベースバンド変調器５２
によって変調される。この変調方式としてはＱＰＳＫ(Q
uadri Phase Shift Keying)やＢＰＳＫ(Binary Phase S
hift Keying)などが一般的である。
【０００５】このベースバンド変調器５２の出力はスペ
クトル拡散変調器５３においてＰＮ符号などと乗算す
る。このＰＮ符号のクロック周波数が、拡散後の周波数
帯域幅を決める。例えば、帯域幅26MHzに拡散させるに
はクロック周波数13MHzのＰＮ符号を乗算する。拡散し
た信号をＲＦ変調器でＲＦ帯に周波数変換してアンプで
増幅して出力する。
クトル拡散変調器５３においてＰＮ符号などと乗算す
る。このＰＮ符号のクロック周波数が、拡散後の周波数
帯域幅を決める。例えば、帯域幅26MHzに拡散させるに
はクロック周波数13MHzのＰＮ符号を乗算する。拡散し
た信号をＲＦ変調器でＲＦ帯に周波数変換してアンプで
増幅して出力する。
【０００６】受信する場合は、図５の（ｂ）に示すよう
に逆プロセスを通って元の情報に復元される。ここで
は、妨害波についての利点を述べたが、そのほかにも電
力を拡散するためピーク電力を低く抑えたり、受信側で
は送信側と同じ「鍵」（符号）を使わなければ復調でき
ないので、特別な処理を施さなくとも秘話性が得られる
などの特徴がある。なお、以上のような方法を直接拡散
方式と呼ぶ。
に逆プロセスを通って元の情報に復元される。ここで
は、妨害波についての利点を述べたが、そのほかにも電
力を拡散するためピーク電力を低く抑えたり、受信側で
は送信側と同じ「鍵」（符号）を使わなければ復調でき
ないので、特別な処理を施さなくとも秘話性が得られる
などの特徴がある。なお、以上のような方法を直接拡散
方式と呼ぶ。
【０００７】以上のような利点を多々有するスペクトル
拡散方式であるが、提案そのものは１９４０年代であっ
たが、近年になってはじめて応用が始まったばかりであ
り、充分な開発が成されてきたわけではない。図２は、
そのような少ない応用事例の一つを示した、本発明の従
来例における信号処理装置のブロック略図である。
拡散方式であるが、提案そのものは１９４０年代であっ
たが、近年になってはじめて応用が始まったばかりであ
り、充分な開発が成されてきたわけではない。図２は、
そのような少ない応用事例の一つを示した、本発明の従
来例における信号処理装置のブロック略図である。
【０００８】同図において、アンテナ１で受信した電波
は、ＲＦ増幅器２において増幅され、乗算器３に送られ
る。正弦波発振器４からの正弦波信号によって周波数変
換され、低域通過フィルタ（以下「ＬＰＦ」と略す）に
おいてサイドバンドの帯域を除去し、アナログ・ディジ
タル変換器（以下「Ａ／Ｄ」と略す）において数値化す
る。
は、ＲＦ増幅器２において増幅され、乗算器３に送られ
る。正弦波発振器４からの正弦波信号によって周波数変
換され、低域通過フィルタ（以下「ＬＰＦ」と略す）に
おいてサイドバンドの帯域を除去し、アナログ・ディジ
タル変換器（以下「Ａ／Ｄ」と略す）において数値化す
る。
【０００９】この数値化された受信信号は、相関器３１
において、例えばマッチド・フィルタによって自己相関
などが求められる。この相関器３１の出力は、比較器３
２と復調器１４に送られる。比較器３２では、ＲＯＭ(R
ead Only Memory)などに蓄えた閾値３３と比較し、図３
に示すように所定の閾値ＴＨを越えていれば、情報と見
なし、情報検知信号Ｓｎを出力する。この情報検知信号
Ｓｎによってタイミング生成器１５の同期をとり、復調
器１４にクロック信号を供給するものである。
において、例えばマッチド・フィルタによって自己相関
などが求められる。この相関器３１の出力は、比較器３
２と復調器１４に送られる。比較器３２では、ＲＯＭ(R
ead Only Memory)などに蓄えた閾値３３と比較し、図３
に示すように所定の閾値ＴＨを越えていれば、情報と見
なし、情報検知信号Ｓｎを出力する。この情報検知信号
Ｓｎによってタイミング生成器１５の同期をとり、復調
器１４にクロック信号を供給するものである。
【００１０】このような相関器３１として用いられるマ
ッチド・フィルタは、符号の長さがｎの場合には、図４
に示すような構造の一種のデジタル・フィルタを用いる
のが一般的である。図４において６１はシフトレジスタ
であり、１クロックの遅延を表しており、ｚ-1はｚ変換
における演算子であり、１タイムスロット遅れを表す。
６２は、係数器であり、乗算器と係数ＲＯＭ(Read Only
Memory)から構成されている。この係数器６２の出力は
加算器６３において単純加算されるものである。
ッチド・フィルタは、符号の長さがｎの場合には、図４
に示すような構造の一種のデジタル・フィルタを用いる
のが一般的である。図４において６１はシフトレジスタ
であり、１クロックの遅延を表しており、ｚ-1はｚ変換
における演算子であり、１タイムスロット遅れを表す。
６２は、係数器であり、乗算器と係数ＲＯＭ(Read Only
Memory)から構成されている。この係数器６２の出力は
加算器６３において単純加算されるものである。
【００１１】
【発明が解決しようとする課題】しかしながら、上記の
ような構成の相関器では、符号長が長い場合、ハードウ
ェアの量が膨大となり、実現が困難、あるいは膨大なコ
ストを要するという問題点がある。例えば、符号長が６
３で４ビット乗算を行う場合でも、数万ゲートとなる。
このような大規模の回路は、例えば符号長が１０２３の
場合には、非現実的なハードウェア規模となってしまう
という問題点がある。
ような構成の相関器では、符号長が長い場合、ハードウ
ェアの量が膨大となり、実現が困難、あるいは膨大なコ
ストを要するという問題点がある。例えば、符号長が６
３で４ビット乗算を行う場合でも、数万ゲートとなる。
このような大規模の回路は、例えば符号長が１０２３の
場合には、非現実的なハードウェア規模となってしまう
という問題点がある。
【００１２】本発明は、上記問題点に鑑み成されたもの
であり、ハードウェアの量を減少し、符号長の長い場合
でも実現可能となり、デジタルマッチドフィルタの持つ
高速同期捕捉が可能となる信号処理装置を提供すること
を目的とする。
であり、ハードウェアの量を減少し、符号長の長い場合
でも実現可能となり、デジタルマッチドフィルタの持つ
高速同期捕捉が可能となる信号処理装置を提供すること
を目的とする。
【００１３】
【課題を解決するための手段】上記目的を達成するため
に、本発明の信号処理装置は、請求項１では、所定の周
期を有するクロックに同期して入力信号を遅延する（ｉ
−１）段の遅延手段と、ｊ個の所定の係数を時間的に切
り替えつつ前記遅延手段の出力に乗じるｉ個の乗算手段
と、この乗算手段の出力を加算する加算手段と、この加
算手段の出力を積分する積分手段とを備えるものであ
る。
に、本発明の信号処理装置は、請求項１では、所定の周
期を有するクロックに同期して入力信号を遅延する（ｉ
−１）段の遅延手段と、ｊ個の所定の係数を時間的に切
り替えつつ前記遅延手段の出力に乗じるｉ個の乗算手段
と、この乗算手段の出力を加算する加算手段と、この加
算手段の出力を積分する積分手段とを備えるものであ
る。
【００１４】また、請求項２では、上記入力信号は拡散
符号であり、ｉ×ｊ個の符号長を有することを特徴とす
るものである。
符号であり、ｉ×ｊ個の符号長を有することを特徴とす
るものである。
【００１５】
【作用】上記した構成により、請求項１では、（ｉ−
１）段の遅延手段が所定の周期を有するクロックに同期
して入力信号を遅延し、ｉ個の乗算手段がｊ個の所定の
係数を時間的に切り替えつつ前記遅延手段の出力に乗
じ、この乗算手段の出力を加算手段が加算して、積分手
段がこの加算手段の出力を積分するので、ハードウェア
の量を減少し、符号長の長い場合でも実現可能となり、
デジタルマッチドフィルタの持つ高速同期捕捉が可能と
なることとなる。
１）段の遅延手段が所定の周期を有するクロックに同期
して入力信号を遅延し、ｉ個の乗算手段がｊ個の所定の
係数を時間的に切り替えつつ前記遅延手段の出力に乗
じ、この乗算手段の出力を加算手段が加算して、積分手
段がこの加算手段の出力を積分するので、ハードウェア
の量を減少し、符号長の長い場合でも実現可能となり、
デジタルマッチドフィルタの持つ高速同期捕捉が可能と
なることとなる。
【００１６】また、請求項２では、上記入力信号は拡散
符号であり、ｉ×ｊ個の符号長を有するので、ハードウ
ェアの量を減少し、符号長の長い場合でも実現可能とな
り、デジタルマッチドフィルタの持つ高速同期捕捉が可
能となることとなる。
符号であり、ｉ×ｊ個の符号長を有するので、ハードウ
ェアの量を減少し、符号長の長い場合でも実現可能とな
り、デジタルマッチドフィルタの持つ高速同期捕捉が可
能となることとなる。
【００１７】
【実施例】以下、本発明の一実施例について、図面を参
照しながら説明する。図１は本発明の一実施例における
信号処理装置のブロック略図を示すものである。図１に
おいて、アンテナ１、ＲＦ増幅器２、乗算器３、正弦波
発振器４、ＬＰＦ５、Ａ／Ｄ６、復調器１４、タイミン
グ生成器１５、比較器３２及び閾値３３は、従来例にお
けるそれらと同一であり、詳しい説明は省略する。７は
ディジタル・マッチド・フィルタ（以下「ＤＭＦ」と略
す）、８は係数切換器、９は積分器である。以上のよう
に構成された本発明の信号処理装置につき、以下にその
動作を説明する。
照しながら説明する。図１は本発明の一実施例における
信号処理装置のブロック略図を示すものである。図１に
おいて、アンテナ１、ＲＦ増幅器２、乗算器３、正弦波
発振器４、ＬＰＦ５、Ａ／Ｄ６、復調器１４、タイミン
グ生成器１５、比較器３２及び閾値３３は、従来例にお
けるそれらと同一であり、詳しい説明は省略する。７は
ディジタル・マッチド・フィルタ（以下「ＤＭＦ」と略
す）、８は係数切換器、９は積分器である。以上のよう
に構成された本発明の信号処理装置につき、以下にその
動作を説明する。
【００１８】ＤＭＦ７の構成は図６に挙げたものと同一
であり、遅延器６１は３２個、係数器６２は３３個あ
り、それぞれ係数を次表１のようにｉ個の係数を切り換
え可能としている点が異なり、係数切換器８によってな
されるものである。
であり、遅延器６１は３２個、係数器６２は３３個あ
り、それぞれ係数を次表１のようにｉ個の係数を切り換
え可能としている点が異なり、係数切換器８によってな
されるものである。
【００１９】
【表１】
【００２０】このようにＤＭＦ７の係数を係数切換器８
によって時間的に切り換え、その結果を積分器９におい
てｉ個づつ累積加算する。これにより、少ない係数器と
シフトレジスタでＤＭＦ７を構成できるものである。
によって時間的に切り換え、その結果を積分器９におい
てｉ個づつ累積加算する。これにより、少ない係数器と
シフトレジスタでＤＭＦ７を構成できるものである。
【００２１】このときの係数の個数は次のようにして決
定する。まず、符号長をｎとしたとき、 ｎ＝ｉ×ｊ に素因数分解する。ここで、例えばｎ＝１０２３のと
き、ｉ＝３３、ｊ＝３１である。これにより（ｉ−１）
段のシフトレジスタ６１とｉ個の乗算器を設けてＤＭＦ
７を１組だけ構成する。その後、係数切換器８によっ
て、ｊ組の係数を切り換えるものである。
定する。まず、符号長をｎとしたとき、 ｎ＝ｉ×ｊ に素因数分解する。ここで、例えばｎ＝１０２３のと
き、ｉ＝３３、ｊ＝３１である。これにより（ｉ−１）
段のシフトレジスタ６１とｉ個の乗算器を設けてＤＭＦ
７を１組だけ構成する。その後、係数切換器８によっ
て、ｊ組の係数を切り換えるものである。
【００２２】これにより、１０２２段のシフトレジスタ
６１が３２段に、１０２３個の乗算器６２が３３個に激
減することになるものである。
６１が３２段に、１０２３個の乗算器６２が３３個に激
減することになるものである。
【００２３】
【発明の効果】以上のように本発明の信号処理装置によ
れば、請求項１では、（ｉ−１）段の遅延手段が所定の
周期を有するクロックに同期して入力信号を遅延し、ｉ
個の乗算手段がｊ個の所定の係数を時間的に切り替えつ
つ前記遅延手段の出力に乗じ、この乗算手段の出力を加
算手段が加算して、積分手段がこの加算手段の出力を積
分するので、ハードウェアの量を減少し、符号長の長い
場合でも実現可能となり、デジタルマッチドフィルタの
持つ高速同期捕捉が可能とする事ができるという効果が
ある。
れば、請求項１では、（ｉ−１）段の遅延手段が所定の
周期を有するクロックに同期して入力信号を遅延し、ｉ
個の乗算手段がｊ個の所定の係数を時間的に切り替えつ
つ前記遅延手段の出力に乗じ、この乗算手段の出力を加
算手段が加算して、積分手段がこの加算手段の出力を積
分するので、ハードウェアの量を減少し、符号長の長い
場合でも実現可能となり、デジタルマッチドフィルタの
持つ高速同期捕捉が可能とする事ができるという効果が
ある。
【００２４】また、請求項２では、上記入力信号は拡散
符号であり、ｉ×ｊ個の符号長を有するので、ハードウ
ェアの量を減少し、符号長の長い場合でも実現可能とな
り、デジタルマッチドフィルタの持つ高速同期捕捉が可
能とする事ができるという効果がある。
符号であり、ｉ×ｊ個の符号長を有するので、ハードウ
ェアの量を減少し、符号長の長い場合でも実現可能とな
り、デジタルマッチドフィルタの持つ高速同期捕捉が可
能とする事ができるという効果がある。
【図１】 本発明の一実施例における信号処理装置の構
成を示すブロック略図である。
成を示すブロック略図である。
【図２】 本発明の従来例における信号処理装置の構成
を示すブロック略図である。
を示すブロック略図である。
【図３】 同従来例における信号処理装置の動作を示す
信号波形図である。
信号波形図である。
【図４】 同従来例における信号処理装置の相関器の構
成を示すブロック図である。
成を示すブロック図である。
【図５】 スペクトル拡散技術一般の送受信の方法を示
すブロック略図である。
すブロック略図である。
１ アンテナ ２ ＲＦ増幅器 ３ 乗算器 ４ 正弦波発振器 ５ ＬＰＦ ６ Ａ／Ｄ ７ ＤＭＦ ８ 係数切換器 ９ 積分器 １４ 復調器 １５ タイミング生成器 ３２ 比較器 ３３ 閾値
Claims (2)
- 【請求項１】 所定の周期を有するクロックに同期して
入力信号を遅延する（ｉ−１）段の遅延手段と、 ｊ個の所定の係数を時間的に切り替えつつ前記遅延手段
の出力に乗じるｉ個の乗算手段と、 この乗算手段の出力を加算する加算手段と、 この加算手段の出力を積分する積分手段と、を備える信
号処理装置。 - 【請求項２】 上記入力信号は拡散符号であり、ｉ×ｊ
個の符号長を有することを特徴とする請求項１に記載の
信号処理装置。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7060181A JPH08265216A (ja) | 1995-03-20 | 1995-03-20 | 信号処理装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP7060181A JPH08265216A (ja) | 1995-03-20 | 1995-03-20 | 信号処理装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPH08265216A true JPH08265216A (ja) | 1996-10-11 |
Family
ID=13134739
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP7060181A Pending JPH08265216A (ja) | 1995-03-20 | 1995-03-20 | 信号処理装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPH08265216A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003511955A (ja) * | 1999-10-13 | 2003-03-25 | ユー−ナブ マイクロエレクトロニクス コーポレーション | スペクトル拡散受信機用信号獲得システム |
| US8320968B2 (en) | 2002-11-27 | 2012-11-27 | Qualcomm Atheros Technology Ltd. | System and method for providing secure communication between network nodes |
-
1995
- 1995-03-20 JP JP7060181A patent/JPH08265216A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP2003511955A (ja) * | 1999-10-13 | 2003-03-25 | ユー−ナブ マイクロエレクトロニクス コーポレーション | スペクトル拡散受信機用信号獲得システム |
| US8320968B2 (en) | 2002-11-27 | 2012-11-27 | Qualcomm Atheros Technology Ltd. | System and method for providing secure communication between network nodes |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3581448B2 (ja) | スペクトラム拡散通信装置 | |
| USRE38603E1 (en) | Data transmitter and receiver of a spread spectrum communication system using a pilot channel | |
| EP0682427B1 (en) | Correlation detector and communication apparatus | |
| JP2660441B2 (ja) | スペクトラム拡散通信用受信装置 | |
| US4484335A (en) | Method and apparatus for despreading a spread spectrum signal at baseband | |
| CA2148366C (en) | Code division multiple access transmitter and receiver | |
| JP3280141B2 (ja) | スペクトラム拡散受信装置 | |
| EP0675606A1 (en) | Receiver for spread spectrum communication | |
| US4926440A (en) | Spread-spectrum communication apparatus | |
| JPH0646032A (ja) | スペクトル拡散通信方式 | |
| JPH0724397B2 (ja) | スペクトラム拡散通信装置 | |
| US6985509B2 (en) | Low cost DSSS communication system | |
| JPH08265216A (ja) | 信号処理装置 | |
| JPH11313005A (ja) | スペクトル拡散信号復調回路 | |
| US6850558B1 (en) | Spread spectrum receiver | |
| JP3388212B2 (ja) | スペクトル拡散通信装置 | |
| JP3179554B2 (ja) | スペクトラム拡散通信システム | |
| JP3417024B2 (ja) | パイロット信号検出回路 | |
| JP2731361B2 (ja) | 信号処理装置 | |
| JP2785009B2 (ja) | スペクトル拡散受信方式 | |
| JP3457099B2 (ja) | 並列組合せスペクトル拡散送受信システム | |
| JPH0575573A (ja) | スペクトラム拡散通信装置 | |
| JP3320234B2 (ja) | スペクトラム拡散受信装置 | |
| JPH0964783A (ja) | スペクトラム拡散通信装置 | |
| JPH1041856A (ja) | スペクトラム拡散信号受信装置 |