JPH01255338A - サンプリング位相制御装置 - Google Patents

サンプリング位相制御装置

Info

Publication number
JPH01255338A
JPH01255338A JP63082329A JP8232988A JPH01255338A JP H01255338 A JPH01255338 A JP H01255338A JP 63082329 A JP63082329 A JP 63082329A JP 8232988 A JP8232988 A JP 8232988A JP H01255338 A JPH01255338 A JP H01255338A
Authority
JP
Japan
Prior art keywords
sampling
timing signal
signal
output
phase difference
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Granted
Application number
JP63082329A
Other languages
English (en)
Other versions
JP2555140B2 (ja
Inventor
Masahiro Yasuoka
安岡 正博
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Hitachi Ltd
Original Assignee
Hitachi Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Hitachi Ltd filed Critical Hitachi Ltd
Priority to JP63082329A priority Critical patent/JP2555140B2/ja
Publication of JPH01255338A publication Critical patent/JPH01255338A/ja
Application granted granted Critical
Publication of JP2555140B2 publication Critical patent/JP2555140B2/ja
Anticipated expiration legal-status Critical
Expired - Fee Related legal-status Critical Current

Links

Landscapes

  • Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔産業上の利用分野〕 本発明は、多相位相変調や振幅位相変調等により変調さ
れた受信変調波からデータを得るための装置に係り、特
に、受信変調波の復調出力からデータを抽出するための
サンプリング信号の、位相を制御するサンプリング位相
制御装置に関するものである。
〔従来の技術〕 この種の従来の装置としては、例えば、特開昭60−2
23243号公報に記載されている様に、受信変調波か
ら抽出したタイミング信号をサンプリング信号によって
サンプリングし、そして、2つのサンプリングされたタ
イミング信号の値を除算し、その結果にアークタンジェ
ント(j a n−’)の演算を施すことにより、零ク
ロス点を検出し、この検出された信号によって前記サン
プリング信号の位相制御を行うようにしていた。
〔発明が解決しようとする課題〕
上記した従来技術では、アークタンジェント(j a 
n−’)の演算を行う必要があり、その為、その演算を
演算回路を用いて行う場合には、回路構成が複雑となっ
たり、或いは、シグナルプロセッサや汎用マイクロコン
ピュータを用いて行う場合には、ソフト量が膨大となっ
たりするという問題があった。また、アークタンジェン
ト(j a n−’)の変換テーブルを持つROM(リ
ード・オンリー・メモリ)を用いる場合には、ROMの
容量が大きくなってしまうと共に、その容量の制限から
、サンプリング信号の位相制御の精度が悪(なってしま
うという問題があった。
本発明の目的は、上記した従来技術の問題点を解決し、
複雑な演算処理を行うことなく、精度の良いサンプリン
グ信号の位相制御を行うことができるサンプリング位相
制御装置を提供することにある。
〔課題を解決するための手段〕
上記した目的を達成するために、本発明では、入力され
た受信変調波を第1のサンプリング信号によりサンプリ
ングする第1のサンプリング手段と、該第1のサンプリ
ング手段からのサンプリング出力を復調する復調手段と
、該復調手段からの復調出力を前記第1のサンプリング
信号に同期した第2のサンプリング信号によりサンプリ
ングする第2のサンプリング手段と、前記復調手段から
の復調出力よりタイミング信号を抽出するタイミング信
号抽出手段と、各々、直列に接続され、前記第1のサン
プリング信号のサンプル周期に相当する遅延時間を持ち
、前記サンプリング信号抽出手段により抽出された前記
タイミング信号を順次遅延するn(nは任意の整数)個
の遅延手段と、前記タイミング信号抽出手段により抽出
された前記タイミング信号の値とn個の前記遅延手段に
より各々出力されるn個のタイミング信号の値のうち、
値の大小を判別することにより、少なくとも3つのタイ
ミング信号の値を選択して出力すると共に、選択された
前記タイミング信号の値がそれぞれn個の前記遅延手段
のうち何個の遅延手段を通過したタイミング信号の値で
あるか示す情報を出力する判別手段と、該判別手段から
の出力に基づいて前記第2のサンプリング信号と前記復
調手段の復調出力との位相差を算出する位相差算出手段
と、を具備し、該位相差算出手段により算出された前記
位相差が所望の位相差となるように前記第2のサンプリ
ング信号の位相を制御するようにした。
〔作用〕
本発明では、例えば、前記判別手段において、前記タイ
ミング信号抽出手段により抽出された前記タイミング信
号の値とn個の前記遅延手段により各々出力されるn個
のタイミング信号の値のうち、値の大小を判別すること
により、一番目に大きな値Xと二番目に大きな値Yと三
番目に大きな値Zの、少なくとも3つの値を出力し、そ
して、値X、Yがそれぞれn個の前記遅延手段のうち何
個の遅延手段を通過したタイミング信号の値であるか示
す情報、例えば、値XがX7個の遅延手段を通過したタ
イミング信号の値であり、値Yが77個の遅延手段を通
過したタイミング信号の値である時には、Xn、Y、、
を出力するようにすれば、前記位相差算出手段において
、前記判別手段からの出力に基づいて、前記第2のサン
プリング信号と前記復調手段の復調出力との位相差θを
次の様にして算出することができる。
尚、前記第1のサンプリング信号のサンプル周期をθ8
、前記第1のサンプリング手段におけるサンプリングの
、1変調周期当たりのサンプル数をNとする。
1)X、、>Y、lのとき (ただし、Xfi=O,Y、=N−1のときも)θ=(
N−Xn)・θ3+ΔX 2)X、<Y、%のとき (ただし、X、=N−1.Yn=Oのときも)θ=(N
−Xn)・θ、−ΔX そして、この様に算出された位相差が、所望の位相差と
なるように、前記第2のサンプリング信号の位相を制御
する。
以上により、本発明によれば、複雑な演算処理を行うこ
とな(、精度の良いサンプリング信号の位相制御を行う
ことができる。
即ち、前記位相差算出手段において行われる演算が簡単
な四則演算で良いため、複雑な演算処理を行う必要がな
く、その演算を演算回路を用いて行う場合には、簡単な
回路構成で済み、回路規模の縮小が図れる。また、その
演算をシグナルプロセッサや汎用マイクロコンピュータ
を用いて行う場合には、ソフトlが少なくて済み、また
、変換テーブルを持つROMを用いる場合には、ROM
の容量が小さくて済む。
〔実施例〕
以下、本発明の第1の実施例を第1図及び第2図を用い
て説明する。
第1図は本発明の第1の実施例を示すブロック図である
第1図において、lは入力端子、2はアナログ/ディジ
タル変換器(以下、A/D変換器と言う)、3.4はそ
れぞれ乗算器、5.6はそれぞれ低域フィルタ(LPF
)、7.8はそれぞれ出力端子、9はタイミング信号抽
出回路、10a〜10eはそれぞれ遅延回路、11は判
別回路、12は位相差算出回路、13は分周設定回路、
14は分周回路、である。また、タイミング信号抽出回
路9は、狭帯域フィルタ(BPF)9−1.9−2と、
絶対値回路9−3.9−4と、加算器9−5と、から成
る。
第2図(a)は第1図のサンプリング信号fsを示すタ
イミングチャート、第2図(b)はサンプリング信号f
sに同期した第2のサンプリング信号を示すタイミング
チャート、第2図(C)及び第2図(d)はそれぞれ第
1図の加算器9−5から出力されるタイミング信号を示
すタイミングチャート、である。
以下、本実施例の動作について説明する。
入力端子1より入力された受信変調波は、A/D変換器
2において、分周回路14から出力される第2図(a)
に示すサンプリング信号Isによってサンプリングされ
、ディジタル信号に変換される。尚、本実施例では、サ
ンプリング信号fsによるサンプリング周期は、変調周
期Tの1/6であるものとしている。
次に、A/D変換器2の出力は2分岐され、乗算器3.
4におい゛て、直交する搬送波cosωむ。
sinωt(但し、ωは変調周波数である。)と乗算さ
れ、低域フィルタ5.6において、符号量干渉の抑圧、
2次高調波の除去が行われて、ベースバンドの信号に復
調される。
復調された信号は出力端子7.8を介して図示せざる信
号処理回路に入力され、そこにおいて、前述したサンプ
リング信号fsに同期した第2図(b)に示す第2のサ
ンプリング信号によって、データの抽出がなされる。尚
、この第2のサンプリング信号は、その周期が変調周期
Tと同じであり、例えば、サンプリング信号fsを6分
周して得られる。
さて、このデータの抽出の際、第2のサンプリング信号
の位相と、出力端子7.8からの出力される復調された
信号の位相とが、所望の位相関係になっていなければ、
正しいデータを抽出することができない、従って、この
第2のサンプリング信号の位相と、復調された信号の位
相とが、所望の位相関係となる様に、第2のサンプリン
グ信号の位相を制御する必要がある。
そこで先ず、本実施例では、低域フィルタ5゜6の出力
である復調された信号をタイミング抽出回路9に入力し
、タイミング信号の抽出を行う。
タイミング抽出回路9を構成する狭帯域フィルタ9−1
.9−2はそれぞれ、変調周期をTとした時、1/(2
7)の周波数を通過域とするフィルタであり、低域フィ
ルタ5.6より出力された信号は、この狭帯域フィルタ
9−1.9−2により、l/(2T)の周波数成分が抽
出され、その後、絶対値回路9−3.9−4により絶対
値がとられ、そして、加算器9−5で加算されて、タイ
ミング信号が得られる。
ところで、前述した如く、A/D変換器2においてサン
プリング信号fsにより受信変調波をサンプリングして
いるため、当然の事ながら、タイミング信号もサンプリ
ングされた信号となっている。従って、タイミング信号
は加算器9−5から第2図(C)または第2図(d)に
矢印で示す様なサンプル値として出力される。
さて、加算器9−5から出力される、ある任意のサンプ
ル値Stおよびその次のサンプル値S 直+ 1は、サ
ンプリング信号fsのサンプル周期に相等する位相をθ
、とすると次のように表わされる。
5t=Asin  α S i、、””  A  s  i n  (α十〇、
)次に、加算器9−5から出力されたタイミング信号は
、遅延回路10aに入力される。この遅延回路10aの
後段には、遅延回路10b−10eが直列に接続されて
おり、入力されたタイミング信号は順次遅延される。尚
、各々の遅延回路10a〜10eの遅延時間は、サンプ
リング信号fsのサンプル周期と同じとなっている。
次に、判別回路11は、加算器9−5から出力されたタ
イミング信号と、各遅延回路10a〜10eから出力さ
れるタイミング信号とを、それぞれ、前述した第2のサ
ンプリング信号のパルスのタイミングにて取り込む、従
って、判別回路11には、第2図(C)または第2図(
d)において、連続する6つのタイミング信号のサンプ
ル値S0〜S、がそれぞれ同時に入力されることになる
ここで、各サンプル値S、〜S、は、5個の遅延回路1
0a=10eのうち、何個の遅延回路を通過して判別回
路11に入力されたかを考えて見ると、それぞれ、0個
、1個、・・・・・・、5個となる。
このことを第1図及び第2図では、■、■、・・・・・
・。
■と表している。
次に、判定回路11では、入力された6つのサンプル値
86〜S5を大小判別して、そのうちの最も値の大きな
サンプル値Xと、その次に大きなサンプル値Yと、さら
にその次に大きなサンプル値Zとを選択して出力する。
そして、さらに、最も値の大きなサンプル値Xの、通過
した遅延回路10の個数Xl、と、その次に大きなサン
プル値Yの、通過した遅延回路lOの個数Y7とを求め
て出力する。
さて、先に、出力端子7.8の後段の図示さぜる信号処
理回路において、復調された信号から正しいデータを抽
出するためには、第2のサンプリング信号の位相と復調
された信号の位相とが所望の位相関係にならなければな
らないということを述べた。ここで言う所望の位相関係
というのは、具体的には、第2図(b)に示す第2のサ
ンプリング信号におけるパルスの位相と、第2図(C)
または第2図(d)に示すタイミング信号の最大値をと
るときの位相Mとの位相差θが、ちょうど零となったと
きの位相関係である。
そこで、次に、位相差算出回路12では、判別回路11
から出力されたX、Y、Z、X、l、Y。
の各種を用いて、前述の位相差θを算出する。即ち、位
相差算出回路12では、以下の様な演算を行うことによ
り位相差θを算出する。
1)X、>Y、のとき (ただし、X、=O,Y、=5のときも)θ=(6−X
、、)・θ、十ΔX   ・・・・・・(1)2)X、
<Y、1のとき (ただし、X、1=5.Y、=Oのときも)θ=(6−
X、)・θ、−ΔX   ・・・・・・(2)ここで、
ΔXは位相Mとサンプル値Xの位相との位相差であり、 の連立方程式を解いて となる。
従って、例えば、判別回路11に入力されたサンプル値
S、〜Ssが第2図(C)の如くである場合、位相差算
出回路12に入力される各種は、X=S4 、Y=Ss
 、Z=Ss 、X−−4,YI%=3.となるので、
位相差θは、 θ−2θ3+ΔX         ・・・・・・(7
)となる。
また、第2図(d)の如くである場合には、各種は、X
””Ss 、Y=S4 、Z=St 、X−=3゜Y、
=4.となるので、位相差θは、 θ;3θ、+ΔX         ・・・・・・(8
)となる。
一方、分周回路14は、分周設定回路13によって設定
される分周比に基づいて、基準周波数を持つ基準信号f
、を分周し、前述のサンプリング信号f、を出力する。
この時、分周設定回路13が、上記の如く得られた位相
差θに応じて分周比の設定を行うことにより、分周回路
14から出力される第2図(a)に示したサンプリング
信号f。
の位相は位相差θ分だけシフトする。
これにより、サンプリング信号f、に同期した第2図(
b)に示した第2のサンプリング信号の位相も位相差θ
分だけシフトするので、第2のサンプリング信号におけ
るパルスの位相と、タイミング信号が最大値をとるとき
の位相Mとの位相差θは、零となる。従って、第2のサ
ンプリング信号の位相と復調された信号の位相とが所望
の位相関係となるので、図示せざる信号処理回路におい
て、復調された信号から正しいデータを抽出することが
できる。
ところで、以上の説明は、サンプリング信号f。
により、l変調周期間で6回のサンプリングを行う場合
についての説明であるが、−a的に、N回(N>2)サ
ンプリングを行う場合には、位相差θは次のように求め
られる。
1)X、l>Y、%のとき (ただし、X、=0.Yfi=N−1のときも)θ= 
(N −X n)・θ、+ΔX    ・・・・・・(
9)2)X、l<Y、のとき (ただし、X、=N−1.Y、=Oのときも)θ=(N
−X、1)・θ、−ΔX    ・・・・・・θωθ、
=□ X:1変調周期内の1番目に大きいサ ンプル値 Y:1変調周期内の2番目に大きいサ ンプル値 Z:1変調周期内の3番目に大きいサ ンプ、ル値 X、、:サンプル値Xの通過した遅延回路の個数 Y、、:サンプル値Yの通過した遅延回路の個数 また、本実施例における位相差θの算出は近似式に基づ
いているが、1変調周期間で6回のサンプリングを行う
場合の位相誤差は、θ=7.5°の場合が最大で、−0
,13°となる。しかし、本実施例では、変調周期Tを
180°と考えているため、変調周期Tを360°と考
えると上記位相誤差は約0.3°となる。一方、従来技
術におけるアークタンジェント(j a n”’)の変
換テーブルを持つROMを用いる方式では、ROMの容
量の制限から、ROMを64ワード使用した場合、位相
誤差は約5.6°となる。従って、本実施例の方が、従
来技術におけるアークタンジェント(むa n−’)の
変換テーブルを持つROMを用いる方式よりも、はるか
に精度の良くサンプリング信号の位相制御を行うことが
できる。
次に、本発明の第2の実施例を第3図及び第4図を用い
て説明する。
第3図は本発明の第2の実施例におけるタイミング信号
抽出回路の構成を示すブロック図である。
第3図において、9−6.9−7はそれぞれ2乗回路、
9−8は帯域フィルタ、である。
本実施例は、第1図のタイミング信号抽出回路9の代わ
りに、第3図に示すタイミング信号抽出回路9゛を設け
たものであり、その他の構成は第1図と同様である。
以下、本実施例の動作について、第1図の実施例と異な
る部分を主として説明する。
第3図に示すタイミング信号抽出回路9′を構成する狭
帯域フィルタ9−1.9−2は、第1図と同様、変調周
期をTとした時、1/(2T)の周波数を通過域とする
フィルタであり、一方、帯域フィルタ9−8は、1/T
の周波数を通過域とするフィルタである。そこで、第1
図に示す低域フィルタ5,6より出力される復調された
信号は、この狭帯域フィルタ9−1.9−2により1/
(2T)の周波数成分が抽出され、その後、2乗回路9
−6.9−7により2乗され、加算器9−5で加算され
て、帯域フィルタ9−8により1/Tの周波数成分が抽
出され、タイミング信号が得られる。
第4図は第3図の帯域フィルタ9−8から出力されるタ
イミング信号を示すタイミングチャートである。
即ち、タイミング信号は、第3図の帯域フィルタ9−8
からは、第4図に矢印で示すようなサンプル値として出
力される。
従って、本実施例においても、第1図の実施例と同様に
して、判別回路11において、6つのサンプル値S0〜
S、のうちの最も大きな値のサンプル値Xと、その次に
大きなサンプル値Yと、さらにその次に大きなサンプル
値Zと、サンプル値Xの通過した遅延回路の個数X7と
、サンプル値Yの通過した遅延回路の個数Yfiとをそ
れぞれ出力させ、位相差算出回路12において、それら
出力された各種を基にして、前述の(1)式、(2)式
により、第2のサンプリング信号におけるパルスの位相
と、タイミング信号の最大値をとるときの位相Mと、の
位相差θを求めることができ、その結果として、第1図
の実施例と同様の効果を得ることができる。
尚、本実施例において、第3図に示すタイミング信号抽
出回路9°を構成する帯域フィルタ9−8が、直流成分
を除去する高域フィルタであっても、得られるタイミン
グ信号は第4図とほぼ同様となるので、その場合におい
ても、同様の効果を得ることができる。
次に、本発明の第3の実施例を第5図及び第6図を用い
て説明する。
第5図は本発明の第3の実施例におけるタイミング信号
抽出回路の構成を示すブロック図である。
本実施例は、第1図のタイミング信号抽出回路9の代わ
りに、第5図に示すタイミング信号抽出回路9゛を設け
たものであり、その他の構成は第1図と同様である。
第5図に示すタイミング信号抽出回路9°゛は、第3図
に示したタイミング信号抽出回路9′から帯域フィルタ
9−8を削除した構成となっている。
従って、第5図の加算器9−5からは、タイミング信号
が、第6図に矢印で示すようなサンプル値として出力さ
れる。
第6図は第5図の加算器9−5から出力されるタイミン
グ信号を示すタイミングチャートである。
従って、本実施例においても、第1図及び第3図の実施
例と同様、第2のサンプリング信号におけるパルスの位
相と、タイミング信号の最大値をとるときの位相Mと、
の位相差θを求めることができ、その結果として、第1
図及び第3図の実施例と同様の効果を得ることができる
尚、以上述べた各実施例では、判別回路11に入力され
る6つのサンプル値30〜S、のうち、大きい値のサン
プル値3つを用いて、位相差θを算出すると述べたが、
例えば、小さい値のサンプル値3つを用いても、同様の
効果を得ることができる。即ち、1番目に小さなサンプ
ル値をX、  2番目に小さなサンプル値をY、3番目
に小さなサンプル値をZ、サンプル値Xの通過した遅延
回路の個数をXT%+ サンプル値Yの通過した遅延回
路の個数をY7とし、1変調周期間でN回(N>2)サ
ンプリングを行ったとすると、第2のサンプリング信号
のパスルの位相と、タイミング信号の最大値をとるとき
の位相Mと、の位相差θは、次のようにして求められる
1)Xfi<□のとき (a)x、>y、lのとき (X、=O,Yイ=N−1のときも) [有])x、<y、、のとき 2)X7≧□のとき、 (a)  X、>y、のとき ら) x、1くY7のとき (X、=N−1.Y、=Oのときも) θ3 = □ 従って、この様に簡単な四則演算で位相差θが算出する
ことができ、前述と同様の効果が得られる。
〔発明の効果〕
以上述べたように、本発明によれば、複雑な演算処理を
行うことなく、精度の良いサンプリング信号の位相制御
を行うことができる。
即ち、本発明では、位相差算出手段において行われる演
算が簡単な四則演算で良いため、複雑な演算処理を行う
必要がなく、従って、その演算を演算回路を用いて行う
場合には、簡単な回路構成で済み、回路規模の縮小が図
れる。また、その演算をシグナルプロセッサや汎用マイ
クロコンピュータを用いて行う場合には、ソフト量が少
なくて済み、また、変換テーブルを持つROMを用いる
場合には、ROMの容量が小さくて済む。
【図面の簡単な説明】
第1図は本発明の第1の実施例を示すブロック図、第2
図(a)は第1図のサンプリング信号fsを示すタイミ
ングチャート、第2図(b)はサンプリング信号fsに
同期した第2のサンプリング信号を示すタイミングチャ
ート、第2図(C)及び第2図(d)はそれぞれ第1図
の加算器9−5から出力されるタイミング信号を示すタ
イミングチャート、第3図は本発明の第2の実施例にお
けるタイミング信号抽出回路の構成を示すブロック図、
第4図は第3図の帯域フィルタ9−8から出力されるタ
イミング信号を示すタイミングチャート、第5図は本発
明の第3の実施例におけるタイミング信号抽出回路の構
成を示すブロック図、第6図は第5図の加算器9−5か
ら出力されるタイミング信号を示すタイミングチャート
、である。 符号の説明 2・・・A/D変換器、3,4・・・乗算器、9・・・
タイミング信号抽出回路、9−1.9−2・・・狭帯域
フィルタ、9−3.9−4・・・絶対値回路、9−5・
・・加算器、10axlOe・・・遅延回路、11・・
・判別回路、12・・・位相差算出回路、13・・・分
周設定回路、14・・・分周回路。 代理人 弁理士  並 木 昭 大 筒2図 !1J3  図 9′ 1141!1

Claims (1)

  1. 【特許請求の範囲】 1、入力された受信変調波を第1のサンプリング信号に
    よりサンプリングする第1のサンプリング手段と、該第
    1のサンプリング手段からのサンプリング出力を復調す
    る復調手段と、該復調手段からの復調出力を前記第1の
    サンプリング信号に同期した第2のサンプリング信号に
    よりサンプリングする第2のサンプリング手段と、前記
    復調手段からの復調出力よりタイミング信号を抽出する
    タイミング信号抽出手段と、各々、直列に接続され、前
    記第1のサンプリング信号のサンプル周期に相当する遅
    延時間を持ち、前記サンプリング信号抽出手段により抽
    出された前記タイミング信号を順次遅延するn(nは任
    意の整数)個の遅延手段と、前記タイミング信号抽出手
    段により抽出された前記タイミング信号の値とn個の前
    記遅延手段により各々出力されるn個のタイミング信号
    の値のうち、値の大小を判別することにより、少なくと
    も3つのタイミング信号の値を選択して出力すると共に
    、選択された前記タイミング信号の値がそれぞれn個の
    前記遅延手段のうち何個の遅延手段を通過したタイミン
    グ信号の値であるか示す情報を出力する判別手段と、該
    判別手段からの出力に基づいて前記第2のサンプリング
    信号と前記復調手段の復調出力との位相差を算出する位
    相差算出手段と、を具備し、該位相差算出手段により算
    出された前記位相差が所望の位相差となるように前記第
    2のサンプリング信号の位相を制御するようにしたこと
    を特徴とするサンプリング位相制御装置。 2、請求項1に記載のサンプリング位相制御装置におい
    て、前記タイミング信号抽出手段は、前記受信変調波の
    変調周期がTである時、1/(2T)の周波数を通過域
    とする狭帯域フィルタと、該狭帯域フィルタの出力の絶
    対値を求める絶対値手段と、で構成されることを特徴と
    するサンプリング位相制御装置。 3、請求項2に記載のサンプリング位相制御装置におい
    て、前記タイミング信号抽出手段を構成する前記絶対値
    手段の代わりに、前記狭帯域フィルタの出力の2乗値を
    求める2乗手段を設けたことを特徴とするサンプリング
    位相制御装置。 4、請求項3に記載のサンプリング位相制御装置におい
    て、前記タイミング信号抽出手段を構成する前記狭帯域
    フィルタと前記2乗手段の他に、該2乗手段の出力を入
    力し、1/Tの周波数を通過域とする帯域フィルタを設
    けたことを特徴とするサンプリング位相制御装置。
JP63082329A 1988-04-05 1988-04-05 サンプリング位相制御装置 Expired - Fee Related JP2555140B2 (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP63082329A JP2555140B2 (ja) 1988-04-05 1988-04-05 サンプリング位相制御装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP63082329A JP2555140B2 (ja) 1988-04-05 1988-04-05 サンプリング位相制御装置

Publications (2)

Publication Number Publication Date
JPH01255338A true JPH01255338A (ja) 1989-10-12
JP2555140B2 JP2555140B2 (ja) 1996-11-20

Family

ID=13771518

Family Applications (1)

Application Number Title Priority Date Filing Date
JP63082329A Expired - Fee Related JP2555140B2 (ja) 1988-04-05 1988-04-05 サンプリング位相制御装置

Country Status (1)

Country Link
JP (1) JP2555140B2 (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096685A1 (fr) * 1999-10-28 2001-05-02 STMicroelectronics S.A. Dispositif électronique de calcul du déphasage mutuel de deux signaux incidents échantillonnés
US7457375B2 (en) 2003-07-11 2008-11-25 Panasonic Corporation Timing extractor, timing extraction method, and demodulator having the timing extractor

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6075155A (ja) * 1983-09-30 1985-04-27 Fujitsu Ltd タイミング引込み方式
JPS60223243A (ja) * 1985-02-27 1985-11-07 Hitachi Ltd タイミング位相同期装置
JPS62289966A (ja) * 1986-06-09 1987-12-16 Matsushita Electric Ind Co Ltd デ−タ識別装置

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS6075155A (ja) * 1983-09-30 1985-04-27 Fujitsu Ltd タイミング引込み方式
JPS60223243A (ja) * 1985-02-27 1985-11-07 Hitachi Ltd タイミング位相同期装置
JPS62289966A (ja) * 1986-06-09 1987-12-16 Matsushita Electric Ind Co Ltd デ−タ識別装置

Cited By (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP1096685A1 (fr) * 1999-10-28 2001-05-02 STMicroelectronics S.A. Dispositif électronique de calcul du déphasage mutuel de deux signaux incidents échantillonnés
FR2801149A1 (fr) * 1999-10-28 2001-05-18 St Microelectronics Sa Dispositif electronique de calcul du dephasage mutuel de deux signaux incidents echantillonnes
US7457375B2 (en) 2003-07-11 2008-11-25 Panasonic Corporation Timing extractor, timing extraction method, and demodulator having the timing extractor

Also Published As

Publication number Publication date
JP2555140B2 (ja) 1996-11-20

Similar Documents

Publication Publication Date Title
JPH10117220A (ja) ディジタル復調器
JP3144283B2 (ja) 遅延検波装置
US7570307B2 (en) Filter device
JP3166494B2 (ja) 遅延検波方法および装置
JPH01255338A (ja) サンプリング位相制御装置
JPS6393212A (ja) デイジタルフイルタ
GB2234411A (en) Integrated circuit for digital demodulation
KR19980015077A (ko) 3상 교류의 위상각 검출회로
JPH0618291B2 (ja) デジタルam復調器
US4535295A (en) Method and device for controlling the phase of timing signal
JP3262608B2 (ja) インパルス性雑音除去装置
JP2003037641A (ja) フィルタ・デシメーション装置及びデジタル直交復調器
JPH04505366A (ja) 2つの可変アナログ信号を比較するための方法及び装置
JP2668721B2 (ja) リミツタ補間型dft演算方式
JP2901427B2 (ja) Fm復調器
JP3193081B2 (ja) 角変調信号の復調装置
JPH02280494A (ja) 信号帯域検出方法および信号分離回路
JPS6162258A (ja) タイミング位相誤差検出回路
JPH0621983A (ja) Fsk復調回路
JP2914979B2 (ja) 周波数変換装置
JP2558655B2 (ja) ディジタルfm復調器
JPH0626345B2 (ja) Fsk信号復調器
JP3874295B2 (ja) 高周波信号のデジタルiq検波方法
JPH073705Y2 (ja) 遅延検波回路
JPH0648770B2 (ja) レベル検出回路

Legal Events

Date Code Title Description
LAPS Cancellation because of no payment of annual fees