JPS6162258A - タイミング位相誤差検出回路 - Google Patents

タイミング位相誤差検出回路

Info

Publication number
JPS6162258A
JPS6162258A JP59183861A JP18386184A JPS6162258A JP S6162258 A JPS6162258 A JP S6162258A JP 59183861 A JP59183861 A JP 59183861A JP 18386184 A JP18386184 A JP 18386184A JP S6162258 A JPS6162258 A JP S6162258A
Authority
JP
Japan
Prior art keywords
phase error
information
signal
orthogonal
phase
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
JP59183861A
Other languages
English (en)
Inventor
Takeji Kori
武治 郡
Hideo Suzuki
秀夫 鈴木
Kyoichi Kudo
恭一 工藤
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Toshiba Corp
Nippon Telegraph and Telephone Corp
Original Assignee
Toshiba Corp
Nippon Telegraph and Telephone Corp
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Toshiba Corp, Nippon Telegraph and Telephone Corp filed Critical Toshiba Corp
Priority to JP59183861A priority Critical patent/JPS6162258A/ja
Publication of JPS6162258A publication Critical patent/JPS6162258A/ja
Pending legal-status Critical Current

Links

Classifications

    • HELECTRICITY
    • H04ELECTRIC COMMUNICATION TECHNIQUE
    • H04LTRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00Arrangements for synchronising receiver with transmitter

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 〔発明の技術分野〕 この発明は、タイミング位相誤差検出回路に関する。
〔発明の技術的背景とその問題点〕
近年、LSI技術の進歩によりディジタル信号処理技術
が発展しつつある。そのひとつとしてクロック同期回路
のLSI化も盛んに行われ、 PLL(Pha−sed
 Locked Loop)のディジタル化もいくつか
検討されている。
このPLLのディジタル化に除し、位相誤差を検出する
タイミング笹相誤差検出回路のディジタル化も必要でお
り、いくつかの具体策が提示されている。この中で最も
代我的な方式は、受信信号の中から位相情報を含んだ一
組の振幅情報を抽出し、この振幅情報に対し演算を施し
s  axn2φ(φは位相誤差情報)に比例した信号
を得るものである。
この方式は、ハードウェア的に実現性が高く、広く利用
されているのだが、原理的に位相情報を振幅情報で扱っ
ているため、受信信号の復調パターンによって抽出した
振幅情報のレベルが変動を受けてしまい、災除の位相誤
差に対して正しい情報が得られなかった。周知のように
PLLの制御は、位相誤差情報に基づいてなされるので
あり、正確でない位相誤差情報によっては、正確な制御
ができないという欠点がめった。
〔光切の目的〕
この発明は、以上の欠点を除去し、受信信号、復調信号
等のパターンによらず、正しい位相誤差を得ることので
きるタイミング位相誤径検出回路を提供することを目的
とする。
〔発明り概女〕
この光切はタイミング位相誤差検出回路において、入力
信号に対して非線形演算を施し、−組の直交タイミング
情報を得る第1の手段と、この嬉1の手段により得られ
る一組の直交タイミング情報から振幅情報を除去して位
相情報に応じた値に変換する第2の手段とを備え、この
第2の手段によって変換された値を前記入力信号のタイ
ミング位相誤差とすることを特徴とする。
〔発明の効果〕 この発明によれば、−組の直交タイミング情報から振幅
情報を除去して位相情報に応じた値を得るので、入力信
号がそのパターンにより変動が生じ振幅値に変動しても
正確な位相情報を得ることができる。
〔先明の実施例〕
次に、この発明の詳細な説明する。まず第1図に従って
、原理的な説明をする。
この光切でのタイミング位相誤差検出回路は、非線形演
算回路(3)と変換テーブル(7)とから成る。
端子+17に供給された受イ8信号から、非線形演算回
路(3)において、クロック成分を担持した正弦波成分
(5)が抽出される。同時に、同回路(3)において、
この成分に対して90°位相の異なる信号成分(5)を
生成し出力する。このような−組の信号を変換テーブル
(7)において位相情報に直接変換する。
ここで、非線形演算回路(3)には逓倍機能、フィルタ
リング機能、直交化機能が要求される。又、変換テーブ
ル(力は、上記2倍号の比に対して所定こ の位相情報を決定するものであって、例えば、上 j:
 I:を記2信号の比を正接として扱い、この比の値と
これに対応する位相値との関係を変換テーブル(力に記
憶させておく。通常、変換テーブル(7)は、囮M(R
ead 0n17 Memnry )で構成されること
になる。
このような構成により位相誤差によって規定されるベク
トルの振幅の2成分の比によって位相誤差情報を得るこ
とができるので、受信信号、復調信号のパターンが変化
しても得られる位相誤差情報は影響を受けない。
次に第2図を用いてより具体的に説明する。この実施例
では入力信号として直交復調したボーレート当り2サン
プルの直交ベースバンド受信信号を用いる。
まずこの実施例に係る回路構成について説明する。直交
ベースバンド受信信号は、端子(lla) 。
(llb)に供給される。端子(lla)、(llb)
はA/D変換器(13a) 、 (13b)の入力端子
と接続される。A/D変換器(L3a) 、(13b)
の出力端子は、非線形演算回路(3)に接続される。
非線形演算回路(3)は、直交フィルタ(15a)。
(15b) 、第1乃至第4の乗算器(17a) 、 
(17b) 。
(l?a)・(19b)、第1乃至第4の加算器(21
a)。
(21b) 、+231 、725)、第1及び第2の
減算器(27a)。
(27b)とから成る。直交フィルタ(15a) (直
交フィルタ(15b) )の2出力端子は、第1の乗算
器(17a) (’第20乗算器(17b) )、第1
の加算器(21a) (第2の加算器(21b) ) 
、第1の減算器(27a) (第2の減算器(27b)
 )の各々の2入力端子に接続される。第1の加算器(
21a)及び第1の減算器(27a)の出力端子は第3
の乗算器(19a)の入力端子と接続される。第2の加
算器(21b)及び@2の減算器(27b)の出力端子
は、第4の乗算器(19b)の入力端子と接続される。
第3及び第4の乗算器(19a)、(19b)の出力端
子は、第3の加算器@の入力端子と接続される。第1及
び第2の乗算器(17a)、(17b)の出力端子は、
第4の加算回路□□□の入力端子と接続される。第3及
び第4の加算回路暖、(2!9の出力は、逓倍回路11
E9の出力となり、この実施例では、非線形演算回路(
3)の出力となる。
次に動作について説明する。受信信号に対して、A/D
変換器(13a) 、(13b)において、伝送レート
の2倍のレートでサンプリングを施す。このサンプリン
グ毎にディジタル信号が直交フィルタ(15a)、(1
5b) VC供給さ:1″しる。直交フィルタ(15a
)。
(15b)は公知の構成であって、上記信号の入力に対
し、伝送レートの1/2の周波数の信号を抽出する。こ
れは、受fg信号、IC含まれるクロック成分に応じた
正弦波成分となる。直交フィルタ(15a)。
(15b)の各々は、この正弦波成分に対して90’位
相の異なる信号をも出力する。
次に、このような信号の各々を逓倍する。すなわち、直
交する2信号をsinφ、cosφとすると、5in2
φ、及びcos2φに比例した信号を得るものである。
まず、直交する2信号を第1及び第2の乗算器(17a
) 、 (17b)において乗算することにより、5i
n2φa+5ln2φbに比例した信号を得る。又、直
交フィルタ(15a)、 (15b)の各々の直交2信
号の組を、第1及び第2の加算器(21a) 、(21
b)で加算すると共に、ml及び第2の減算器(27a
)、(27b)で減算することによって、新たな独立信
号の組を作る。
そして同一フィルタ(15a)、(15b)の出力に基
づく十〇及び差を乗算することによってcos2φa 
+ cos2φbを得る。
次に、第1及び第2の乗算器(17a)、(17b)の
出力の和を第3の加算器(2)で取る。するとこの加算
器(至)からの出力は(sin2φa+5in2φb)
に比例したものとなる。同様に第3及び第4の乗算器(
19a) 。
(19b)の出力の和を第4の加算器eりで取ると、そ
の出力は(cos2φa + cos2φb)に比例し
たものとなる。もつともこれらの信号形態は、直交フィ
ルタ(15a) 、(15b)において、所定の成分抽
出が理想的に行われた場合でろって、端子(ll’a)
、(llb)への信号パターンによりそのレベルは変動
する。
又、ここでは上記式で信号が表わされることが3を要と
いう訳ではなく、一方の直交フィルタ(19がらの情報
抽出を互いをて強め合う点に特徴がある。
すなわち、−万の端子aυに供給された信号のバタ下ン
は不規則に変化し、クロック成分を担持している場合も
あれば、同一1直が連接し、クロック成分が現われない
こともある。月11者の場合には、位@@tAffim
tBgh;bffi、 ”*−IZO@*vcu、 (
llff   ’・”報が抽出されない。ところがこの
実施例のように異なる信号パターンに対して情報抽出を
行うと、情報抽出がどちらか1系統でなされることが多
くなり、位相情報が強化される。
次に、このような直交タイミング情報が変換テープ(7
)に供給されて位相誤差情報に変換される。
ここでは、第3の加算器03)からの信号(3)及び第
4の加算器(25+からの信号(B)の比(A/13)
に応じて一義的Vこ位相誤差が理論的に規定されるので
、この位相誤差に対応して位相誤差信号を設定する(の
である。例えば、この実施例では、第3図に示されるよ
うlζ位相誤差Δφに対してIJ ニアに変化する値を
位相誤差信号値とする。よってA/Bという比の値に対
応して、位相誤差信号が設定されることになる。このよ
うな構成により信号(A) 、 (B)自体に変動があ
ってもその比較は影響を受けないので、位相vA差信号
は、信号■、(B)が理想的な場合と則−のものが得ら
れる。史に、従来は振幅情報より求めた位相情報s i
 nZbφにより、位相誤差を評価していたので、(2
Δφ)の絶対値がπ/2以上の時に、5in2Δφが減
少してしまい、正しい位相誤差の評価ができなかった。
これに対し、本発明ではこのような欠点がないことも明
らかでおる。
入換テーブル(力の内容は、第3図に示されるよつなも
のではなく、第4図及びホ5図に示されるように位相誤
差Δφに対してリニアに変化するものでなくても、bf
定の関係があるものでもよい。
これらの選択は、受信信号の特性により適宜選択される
ことになる。
又、この変換テーブル(7)はROM(リードオンリメ
モリ)で構成し、15号A、Bの値をそのアドレスとす
ればよい。もっともROMに限らずどのような記憶装置
でもよいのは轟然でるる。
〔発明の他の実施例〕
以上の実施例では2系統の受信イ=号を用いたが、第6
図に示されるように、1系統の受信信号だけで位411
11誤差評価を行なってもよい。この実施例では直交タ
イミング情報として乗算器(17a) 、 (19a)
の出力を用いる。
又、覚信侶”号はベースバンド4g号でなくともよい。
例えば、第7図に示されるように、IF帯受信信号を用
いてもよい、この時には、端子6υに供給されたIF帯
帯色他信号ら二乗検波回路製によって検波出カケ得る。
これによって伝送レートの周波数情報を抽出する。続い
て、帯域通過フィルタ09において雑晋し分が除去され
、更にA/D変換される。次にディジタル(n号に質換
された信号からハイブリット移相器(3Dにおいて伝送
レートの周波数である直交信号(39a) 、 t39
b)を得る。こうして得られた直交信号(39a)、(
39b) k変換テーブル(力に供給して、前述のよう
にして位相誤差信号が得られる。
このようにこの発明は、この発明の趣旨を逸脱し71 
XAgj)囲で、以上の実施例を適宜変形することが可
能である。
【図面の簡単な説明】
第1図は本発明の基本構成を示す図、第2図は、−弁施
例に係る構成を示す図、第3図は第1図及び第2図での
変換テーブル(3)の内容を示す図、第4図乃至第7図
は他の実施例を示す図である。 3・・・非線形演算回路 7・・・変換テーブル 第1図 第2図 第3図 %4図   第5図 第6図 :Iqb 手続補正書(方式) %式% 1、事件の表示 特願昭59−183861号 2、発明の名称 タイミング位相誤差検出回路 3、補正をする者 事件との関係 特許出願人 4、代理人 〒105 東京都港区芝浦−丁目1番1号 昭和60年1月29日(発送日) 6、 補正の対象 明  細  書 7、補正の内容 一一−N\

Claims (2)

    【特許請求の範囲】
  1. (1)入力信号に対して非線形演算を施し、一組の直交
    タイミング情報を得る第1の手段と、この第1の手段に
    より得られる一組の直交タイミング情報から振幅情報を
    除去して位相情報に応じた値に変換する第2の手段とを
    備え、この第2の手段によって変換された値を前記入力
    信号のタイミング位相誤差とすることを特徴とするタイ
    ミング位相誤差検出回路。
  2. (2)第1の手段は、逓倍手段、フィルタリング手段、
    直交化手段を有し、入力信号から一組の直交タイミング
    情報を得ることを特徴とする特許情報の範囲第1項記載
    のタイミング位相誤差検出回路。
JP59183861A 1984-09-04 1984-09-04 タイミング位相誤差検出回路 Pending JPS6162258A (ja)

Priority Applications (1)

Application Number Priority Date Filing Date Title
JP59183861A JPS6162258A (ja) 1984-09-04 1984-09-04 タイミング位相誤差検出回路

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
JP59183861A JPS6162258A (ja) 1984-09-04 1984-09-04 タイミング位相誤差検出回路

Publications (1)

Publication Number Publication Date
JPS6162258A true JPS6162258A (ja) 1986-03-31

Family

ID=16143104

Family Applications (1)

Application Number Title Priority Date Filing Date
JP59183861A Pending JPS6162258A (ja) 1984-09-04 1984-09-04 タイミング位相誤差検出回路

Country Status (1)

Country Link
JP (1) JPS6162258A (ja)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368231A (ja) * 1989-08-07 1991-03-25 Yuuseishiyou Tsushin Sogo Kenkyusho クロック再生方式
JP2005233946A (ja) * 2004-02-18 2005-09-02 Advantest Corp ジッタ測定装置、ジッタ測定方法およびプログラム

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53126251A (en) * 1977-04-11 1978-11-04 Nec Corp Timing circuit

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPS53126251A (en) * 1977-04-11 1978-11-04 Nec Corp Timing circuit

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JPH0368231A (ja) * 1989-08-07 1991-03-25 Yuuseishiyou Tsushin Sogo Kenkyusho クロック再生方式
JP2005233946A (ja) * 2004-02-18 2005-09-02 Advantest Corp ジッタ測定装置、ジッタ測定方法およびプログラム

Similar Documents

Publication Publication Date Title
JPS6157142A (ja) バンドスプレツド信号用受信装置
EP0008491A1 (en) Digital demodulator for phase shift keyed signals
US4849706A (en) Differential phase modulation demodulator
JP2002504774A (ja) 角度変調信号を直接受信するクァドラチュア・フリーrf受信機
US4567442A (en) Method and apparatus for demodulating time-discrete frequency-modulated signals
JPS6162258A (ja) タイミング位相誤差検出回路
EP0481543A1 (en) Filtering arrangement
JPH0846657A (ja) 遅延検波方法および装置
JP2007251337A (ja) 緊急警報信号受信装置
KR0165281B1 (ko) 색 버스트신호의 이득검출방법 및 그 장치
JPH0590903A (ja) 分周回路
JP3178277B2 (ja) 直接変換受信機
JP2827052B2 (ja) スペクトラム拡散信号復調装置
JP2520495B2 (ja) 復調装置
Spaulding A new digital coherent demodulator
JPS62147818A (ja) 干渉補償回路
SU1305891A1 (ru) Устройство когерентного приема фазоманипулированных сигналов
JPH02228848A (ja) 単一周波数正弦波検出方式
JP2826403B2 (ja) 受信装置
RU2020767C1 (ru) Демодулятор сигналов шестнадцатипозиционной квадратурной амплитудной манипуляции
JPH0425744B2 (ja)
Roesch An All Digital Demodulator using Off-the-Shelf VLSI Technology
JP2901427B2 (ja) Fm復調器
SU1748279A1 (ru) Демодул тор фазомодулированных сигналов
JPS59196654A (ja) 遅延検波回路