JPS62289966A - デ−タ識別装置 - Google Patents
デ−タ識別装置Info
- Publication number
- JPS62289966A JPS62289966A JP61133383A JP13338386A JPS62289966A JP S62289966 A JPS62289966 A JP S62289966A JP 61133383 A JP61133383 A JP 61133383A JP 13338386 A JP13338386 A JP 13338386A JP S62289966 A JPS62289966 A JP S62289966A
- Authority
- JP
- Japan
- Prior art keywords
- output
- outputs
- phase
- input signal
- maximum point
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Pending
Links
- 238000005070 sampling Methods 0.000 claims abstract description 12
- 238000010586 diagram Methods 0.000 description 6
- 230000001934 delay Effects 0.000 description 2
- 230000003111 delayed effect Effects 0.000 description 2
- 238000001514 detection method Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000006870 function Effects 0.000 description 1
- 238000011084 recovery Methods 0.000 description 1
- 230000001360 synchronised effect Effects 0.000 description 1
Landscapes
- Synchronisation In Digital Transmission Systems (AREA)
- Signal Processing For Digital Recording And Reproducing (AREA)
- Dc Digital Transmission (AREA)
Abstract
(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。
め要約のデータは記録されません。
Description
【発明の詳細な説明】
３、発明の詳細な説明
産業上の利用分野
本発明はＰＣＭ信号を記録再生する装置、例えば光磁気
ディスク装置におけるデータ識別装置に関するものであ
る。
ディスク装置におけるデータ識別装置に関するものであ
る。
従来の技術
近年、光磁気ディスク装置は高密度記録再生が可能な大
容量データファイル装置として開発が盛んであり、再生
信号のデータ識別装置においても再生信号中のクロック
を再生する位相同期装置が開発されている。この位相同
期装置には高速引き込み及び高安定トラッキング可能な
装置としてディジタル信号処理を用いたものが開発され
ている。
容量データファイル装置として開発が盛んであり、再生
信号のデータ識別装置においても再生信号中のクロック
を再生する位相同期装置が開発されている。この位相同
期装置には高速引き込み及び高安定トラッキング可能な
装置としてディジタル信号処理を用いたものが開発され
ている。
以下、図面を参照しながら上述したような従来のデータ
識別装置について説明を行う。第４図は従来のデータ識
別装置の構成を示し、第５図は各３ ′・ ７ 部の信号波形を示すものである。ここで記録再生される
ＰＣＭ信号は２／７変調（特公昭 ５５−２６４９４号
公報等）で変調された信号であり再生信号に対してのデ
ータ識別はその極大点の検出により行われる。
識別装置について説明を行う。第４図は従来のデータ識
別装置の構成を示し、第５図は各３ ′・ ７ 部の信号波形を示すものである。ここで記録再生される
ＰＣＭ信号は２／７変調（特公昭 ５５−２６４９４号
公報等）で変調された信号であり再生信号に対してのデ
ータ識別はその極大点の検出により行われる。
第４図において、１はアナログ−ディジタル（Ａ／Ｄ）
変換器、２及び３は遅延器、４は位相計算器であり、５
は極値判定器、６はスイッチ、７はディジタル−アナロ
グ（Ｄ／Ａ）変換器、８は低域沢波器、９は電圧制御発
振器である。また１゜は遅延器２，５３２位相計算器４
．極値判定器５゜及びスイッチ６からなるディジタル信
号処理部である。
変換器、２及び３は遅延器、４は位相計算器であり、５
は極値判定器、６はスイッチ、７はディジタル−アナロ
グ（Ｄ／Ａ）変換器、８は低域沢波器、９は電圧制御発
振器である。また１゜は遅延器２，５３２位相計算器４
．極値判定器５゜及びスイッチ６からなるディジタル信
号処理部である。
１ず、アナログ−ディジタル変換器１は光磁気ディスク
の再生信号である入力信号を、第６図に示すように、電
圧制御発振器９の出力に同期してサンプリングし量子化
して出力する。遅延器２はアナログ−ディジタル変換器
１の出力を１周期遅延して出力し、遅延器３は遅延器２
の出力をさらに１周期遅延して出力する。位相計算器４
はアナログ−ディジタル変換器１の出力を８３、遅延器
２の出力を８２、遅延器３の出力を８１とした場合、次
式により計算される位相誤差信号φ。を出力する。
の再生信号である入力信号を、第６図に示すように、電
圧制御発振器９の出力に同期してサンプリングし量子化
して出力する。遅延器２はアナログ−ディジタル変換器
１の出力を１周期遅延して出力し、遅延器３は遅延器２
の出力をさらに１周期遅延して出力する。位相計算器４
はアナログ−ディジタル変換器１の出力を８３、遅延器
２の出力を８２、遅延器３の出力を８１とした場合、次
式により計算される位相誤差信号φ。を出力する。
極値判定器５は次式が満たされた場合に”１”を、他の
場合に”０”を出力する。
場合に”０”を出力する。
ｓ３＜ｓ、かつ Ｓ２≧Ｓ 、 ０１０．
−（２）この極値判定器６の出力はまた本データ識別装
置の出力である。１だディジタル信号処理部１゜は電圧
制御発振器９の出力をクロックとして、これに同期して
動作する。低域ｒ波器８はディジタル−アナログ変換器
７の出力を増幅し、低域沢波して出力する。電圧制御発
振器９は自走周波数が前記入力信号のクロック周波数に
等しく、低域ろ波器８の出力を入力としてこれに比例し
た周波数変化を示す再生クロック信号を出力する。この
再生クロック信号は本データ識別装置の再生クロック出
力である。
−（２）この極値判定器６の出力はまた本データ識別装
置の出力である。１だディジタル信号処理部１゜は電圧
制御発振器９の出力をクロックとして、これに同期して
動作する。低域ｒ波器８はディジタル−アナログ変換器
７の出力を増幅し、低域沢波して出力する。電圧制御発
振器９は自走周波数が前記入力信号のクロック周波数に
等しく、低域ろ波器８の出力を入力としてこれに比例し
た周波数変化を示す再生クロック信号を出力する。この
再生クロック信号は本データ識別装置の再生クロック出
力である。
５べ−７
以上の一連の動作においては入力信号の極大点にサンプ
リング点が一致するように電圧制御発振器９が動作し、
従って入力信号のクロック成分に同期した再生クロック
信号及び識別データ信号が得られる。
リング点が一致するように電圧制御発振器９が動作し、
従って入力信号のクロック成分に同期した再生クロック
信号及び識別データ信号が得られる。
発明が解決しようとする問題点
光磁気ディスク装置のデータの記録再生にはｐａＭ信号
の記録再生を行うが、再生信号のデータ識別においては
、その極大点の検出によるため、前記クロック再生に要
する位相誤差の計算の頻度はＰＣＭ信号の反転間隔に依
存する。即ち入力信号と再生クロックとの位相差を表す
ディジタル−アナログ変換器の出力は、入力信号に極大
点が発生した時にその位相差に対応する値を一定期間出
力する。従ってこの時の位相比較利得は入力信号の反転
間隔によって異なるものとなる。例えば、入力信号クロ
ックの周期を０．５Ｔとして入力信号が反転間隔１．６
Ｔの連続信号であった時の位相比較利得を位相誤差の単
位度数あたりの出力電圧をＫｐｄ 、その出力パルス幅
をＴＷとし、ディジタ６ベーノ ルーアナログ変換器出力の時間平均を考慮して、おおむ
ね Ｋｐｄ Ｘ Ｔｗ／１．５Ｔ とすると、入力信号が４．０Ｔの連続であった場合には Ｋｐｄ ｘ Ｔｗ／４． ＯＴ となる。このだめ入力信号パターンによってクロック再
生を行う位相同期追従特性の変動をきたすことになる。
の記録再生を行うが、再生信号のデータ識別においては
、その極大点の検出によるため、前記クロック再生に要
する位相誤差の計算の頻度はＰＣＭ信号の反転間隔に依
存する。即ち入力信号と再生クロックとの位相差を表す
ディジタル−アナログ変換器の出力は、入力信号に極大
点が発生した時にその位相差に対応する値を一定期間出
力する。従ってこの時の位相比較利得は入力信号の反転
間隔によって異なるものとなる。例えば、入力信号クロ
ックの周期を０．５Ｔとして入力信号が反転間隔１．６
Ｔの連続信号であった時の位相比較利得を位相誤差の単
位度数あたりの出力電圧をＫｐｄ 、その出力パルス幅
をＴＷとし、ディジタ６ベーノ ルーアナログ変換器出力の時間平均を考慮して、おおむ
ね Ｋｐｄ Ｘ Ｔｗ／１．５Ｔ とすると、入力信号が４．０Ｔの連続であった場合には Ｋｐｄ ｘ Ｔｗ／４． ＯＴ となる。このだめ入力信号パターンによってクロック再
生を行う位相同期追従特性の変動をきたすことになる。
したがって、この入カバターン変動があっても追従動作
するように設計せざるを得す効率の良くないものとなっ
ていた。
するように設計せざるを得す効率の良くないものとなっ
ていた。
本発明は上記問題点に鑑み前記特性変動のない位相同期
特性を実現することにより、常に最適な追従特性で高安
定な動作を行なうデータ識別装置を提供するものである
。
特性を実現することにより、常に最適な追従特性で高安
定な動作を行なうデータ識別装置を提供するものである
。
問題点を解決するための手段
この目的を達成するために本発明のデータ識別装置は、
入力信号を特定のクロックでサンプリングし量子化して
出力するアナログ−ディジタル変換器と、前記アナログ
−ディジタル変換器の出力を遅延して出力する２個の遅
延器と、前記２個の遅延器の出力により得られる前記入
力信号の連続する３サンプリング点において極大値が存
在し、かつその極大点が中央のサンプリング点に最も近
い場合に”１”、その他の場合にＱ”を出力する極値判
定器と、前記連続する３サンプリング点から前記入力信
号の位相と前記特定のクロックの位相との位相差を計算
し、出力する位相計算器と、前記極値判定器の出力が１
”であった場合に選択的に前記位相計算器の出力を保持
記憶し出力する一時記憶器と、前記一時記憶器の出力を
アナログ信号に変換して出力するディジタル−アナログ
変換器と、前記ディジタル−アナログ変換器の出力を増
幅し低域ｒ波して出力する低域１波器と、前記低域１波
器の出力を入力として前記特定のクロックを発振出力す
る電圧制御発振器とを具備した構成となっている。
入力信号を特定のクロックでサンプリングし量子化して
出力するアナログ−ディジタル変換器と、前記アナログ
−ディジタル変換器の出力を遅延して出力する２個の遅
延器と、前記２個の遅延器の出力により得られる前記入
力信号の連続する３サンプリング点において極大値が存
在し、かつその極大点が中央のサンプリング点に最も近
い場合に”１”、その他の場合にＱ”を出力する極値判
定器と、前記連続する３サンプリング点から前記入力信
号の位相と前記特定のクロックの位相との位相差を計算
し、出力する位相計算器と、前記極値判定器の出力が１
”であった場合に選択的に前記位相計算器の出力を保持
記憶し出力する一時記憶器と、前記一時記憶器の出力を
アナログ信号に変換して出力するディジタル−アナログ
変換器と、前記ディジタル−アナログ変換器の出力を増
幅し低域ｒ波して出力する低域１波器と、前記低域１波
器の出力を入力として前記特定のクロックを発振出力す
る電圧制御発振器とを具備した構成となっている。
作用
本発明は上記構成によって極大点により計算された位相
誤差信号を次の極大点の発生１で保持することによって
入力信号パターンに位相同期追従特性が依存しないよう
にできることとなる。
誤差信号を次の極大点の発生１で保持することによって
入力信号パターンに位相同期追従特性が依存しないよう
にできることとなる。
実施例
以下本発明の一実施例について、図面を参照しながら説
明する。
明する。
第１図は本発明の一実施例におけるデータ識別装置の基
本構成を示すブロック図、第２図は第１図のより具体的
な構成を示すブロック図、第３図は各部の信号波形を示
す波形図である。
本構成を示すブロック図、第２図は第１図のより具体的
な構成を示すブロック図、第３図は各部の信号波形を示
す波形図である。
以下図面の説明を第４図に示す従来の構成と同一の構成
要素について同一の番号で示し省略する。
要素について同一の番号で示し省略する。
第１図において、１１は一時記憶器であり、１２は遅延
器２，３２位相計算器４．極値判定器５及び一時記憶器
１１よりなるディジタル信号処理部である。まだ第２図
において１３は減算器、１４は遅延器、１５はレベル比
較器、１７は読み出し専１用メモリで形成された位相計
算ＲＯＭ、１ｓはＡＮＤゲートである。
器２，３２位相計算器４．極値判定器５及び一時記憶器
１１よりなるディジタル信号処理部である。まだ第２図
において１３は減算器、１４は遅延器、１５はレベル比
較器、１７は読み出し専１用メモリで形成された位相計
算ＲＯＭ、１ｓはＡＮＤゲートである。
以上のように構成されたデータ識別装置について、以下
その動作について説明する。
その動作について説明する。
９べ−７
まず、第１図において第３図に示すように一時記憶器１
１は極値判定器５の出力が１”となる 一時、即ちアナ
ログ−ディジタル変換器１及び遅延器２及び３により得
られる連続する３サンプリング点に極太点が発生し、か
つその極大点が中央のサンプリング点に最も近い場合に
位相計算器４の出力を保持し出力する。従って、入力信
号に次の極大点が発生するまでこの値は保持され、この
結果として入力信号パターンによらず位相同期の一巡伝
達利得は一定となる。例えば、入力信号が反転間隔が１
．６Ｔの連続信号である時の位相比較利得は、前述の従
来例のＴｗがＴｗ＝３Ｘ０．５Ｔとなるため、 ＫｐｄＸ３Ｘ０．５Ｔ／１，５Ｔ＝Ｋｐｄであり、入力
信号が反転間隔４．０Ｔの連続信号であった場合にはＴ
Ｗ＝８Ｘ０，５Ｔであり、ｘｐａｘａｘｏ、ｅｓＴ／４
．ｏＴ＝Ｋｐａとなるため入力信号に位相比較利得は依
存しないことになり、従って位相同期の一巡伝達利得は
一定となる。
１は極値判定器５の出力が１”となる 一時、即ちアナ
ログ−ディジタル変換器１及び遅延器２及び３により得
られる連続する３サンプリング点に極太点が発生し、か
つその極大点が中央のサンプリング点に最も近い場合に
位相計算器４の出力を保持し出力する。従って、入力信
号に次の極大点が発生するまでこの値は保持され、この
結果として入力信号パターンによらず位相同期の一巡伝
達利得は一定となる。例えば、入力信号が反転間隔が１
．６Ｔの連続信号である時の位相比較利得は、前述の従
来例のＴｗがＴｗ＝３Ｘ０．５Ｔとなるため、 ＫｐｄＸ３Ｘ０．５Ｔ／１，５Ｔ＝Ｋｐｄであり、入力
信号が反転間隔４．０Ｔの連続信号であった場合にはＴ
Ｗ＝８Ｘ０，５Ｔであり、ｘｐａｘａｘｏ、ｅｓＴ／４
．ｏＴ＝Ｋｐａとなるため入力信号に位相比較利得は依
存しないことになり、従って位相同期の一巡伝達利得は
一定となる。
１０ｔ・−７
さらに、より具体的には第２図に示すように位相誤差の
計算を（１）式を変形して とし、連続する２つのサンプリング点の差（Ｓ３−３２
）を遅延器２及び減算器１３によってとり、さらにこの
差信号を遅延器１４を用いて遅延することにより （Ｓ
２−８１）を得てこれら連続する２つの差信号を入力と
して位相計算ＲＯＭ１７で計算することが出来る。レベ
ル比較器１５は遅延器２の出力が特定のレベルよりも大
なるときに”１”を、他の場合に０”を出力して入力信
号中にある疑似ピークを除去する。また極値判定器１６
は前記連続する２つの差信号の符号によって（２）式の
条件を判定して結果を出力する。ＡＮＤゲート１８はレ
ベル比較器１５の出力及び極値判定器１６の出力のＡＮ
Ｄをとり出力する。一時記憶器１１はＡＮＤゲート１８
の出力を制御信号として位相計算ＲＯＭ１７の出力を保
持出力する。
計算を（１）式を変形して とし、連続する２つのサンプリング点の差（Ｓ３−３２
）を遅延器２及び減算器１３によってとり、さらにこの
差信号を遅延器１４を用いて遅延することにより （Ｓ
２−８１）を得てこれら連続する２つの差信号を入力と
して位相計算ＲＯＭ１７で計算することが出来る。レベ
ル比較器１５は遅延器２の出力が特定のレベルよりも大
なるときに”１”を、他の場合に０”を出力して入力信
号中にある疑似ピークを除去する。また極値判定器１６
は前記連続する２つの差信号の符号によって（２）式の
条件を判定して結果を出力する。ＡＮＤゲート１８はレ
ベル比較器１５の出力及び極値判定器１６の出力のＡＮ
Ｄをとり出力する。一時記憶器１１はＡＮＤゲート１８
の出力を制御信号として位相計算ＲＯＭ１７の出力を保
持出力する。
以上のように本実施例によれば、一時記憶器１１１１
／・−７ といった簡単な回路の付加だけで入力信号パターンに位
相比較利得が依存せず、常に一定の位相同期追従特性を
もったデータ識別装置が実現出来る。
／・−７ といった簡単な回路の付加だけで入力信号パターンに位
相比較利得が依存せず、常に一定の位相同期追従特性を
もったデータ識別装置が実現出来る。
発明の効果
本発明は、一時記憶器を設けることにより、位相同期の
一巡伝達利得を入力信号パターンに依存しないようにし
て極めて簡便に高安定なりロック再生ができる優れたデ
ータ識別装置が実現できるものである。
一巡伝達利得を入力信号パターンに依存しないようにし
て極めて簡便に高安定なりロック再生ができる優れたデ
ータ識別装置が実現できるものである。
第１図は本発明の一実施例におけるデータ識別装置の構
成を示すブロック図、第２図は第１図のより具体的な構
成を示すブロック図、第３図は第１図の信号を示す波形
図、第４図は従来のデータ識別装置の構成を示すブロッ
ク図、第５図は第４図の各部信号を示す波形図である。 １・・・・・・アナログ−ディジタル変換器、２．３．
１４・・・・・・遅延器、４・・・・・・位相計算器、
５・・・・・極値判定器、６・・・・・・スイッチ、７
・・・・・・ディジタル−アナログ変換器、８・・・・
・・低域沢波器、９・・・・・・電圧制御発振器、１０
．１２．２ｏ・・・・・ディジタル信号処理部、１１・
・・・・・一時記憶器、１３・・・・・・減算器、１５
・・・・・・レベル比較器、１７・・・・・・位相計算
ＲＯＭ。 １８・・・・・・ＡＮＤゲート。
成を示すブロック図、第２図は第１図のより具体的な構
成を示すブロック図、第３図は第１図の信号を示す波形
図、第４図は従来のデータ識別装置の構成を示すブロッ
ク図、第５図は第４図の各部信号を示す波形図である。 １・・・・・・アナログ−ディジタル変換器、２．３．
１４・・・・・・遅延器、４・・・・・・位相計算器、
５・・・・・極値判定器、６・・・・・・スイッチ、７
・・・・・・ディジタル−アナログ変換器、８・・・・
・・低域沢波器、９・・・・・・電圧制御発振器、１０
．１２．２ｏ・・・・・ディジタル信号処理部、１１・
・・・・・一時記憶器、１３・・・・・・減算器、１５
・・・・・・レベル比較器、１７・・・・・・位相計算
ＲＯＭ。 １８・・・・・・ＡＮＤゲート。
Claims (1)
- 入力信号を特定のクロックでサンプリングし量子化して
出力するアナログ−ディジタル変換器と、前記アナログ
−ディジタル変換器の出力を遅延して出力する２個の遅
延器と、前記２個の遅延器の出力により得られる前記入
力信号の連続する３サンプリング点において極大値が存
在し、かつその極大点が中央のサンプリング点に最も近
い場合に“１”、その他の場合に“０”を出力する極値
判定器と、前記連続する３サンプリング点から前記入力
信号の位相と前記特定のクロックの位相との位相差を計
算し、出力する位相計算器と、前記極値判定器の出力が
“１”であった場合に選択的に前記位相計算器の出力を
保持記憶し出力する一時記憶器と、前記一時記憶器の出
力をアナログ信号に変換して出力するディジタル−アナ
ログ変換器と、前記ディジタル−アナログ変換器の出力
を増幅し低域ろ波して出力する低域ろ波器と、前記低域
ろ波器の出力を入力として前記特定のクロックを発振出
力する電圧制御発振器とを具備してなるデータ識別装置
。
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61133383A JPS62289966A (ja) | 1986-06-09 | 1986-06-09 | デ−タ識別装置 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP61133383A JPS62289966A (ja) | 1986-06-09 | 1986-06-09 | デ−タ識別装置 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| JPS62289966A true JPS62289966A (ja) | 1987-12-16 |
Family
ID=15103448
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP61133383A Pending JPS62289966A (ja) | 1986-06-09 | 1986-06-09 | デ−タ識別装置 |
Country Status (1)
| Country | Link |
|---|---|
| JP (1) | JPS62289966A (ja) |
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255338A (ja) * | 1988-04-05 | 1989-10-12 | Hitachi Ltd | サンプリング位相制御装置 |
| JP2013128225A (ja) * | 2011-12-19 | 2013-06-27 | Panasonic Corp | 同期システム及びそれを備えた受信装置 |
-
1986
- 1986-06-09 JP JP61133383A patent/JPS62289966A/ja active Pending
Cited By (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JPH01255338A (ja) * | 1988-04-05 | 1989-10-12 | Hitachi Ltd | サンプリング位相制御装置 |
| JP2013128225A (ja) * | 2011-12-19 | 2013-06-27 | Panasonic Corp | 同期システム及びそれを備えた受信装置 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR0136773B1 (ko) | 디지틀 자기 기록 시스템에 사용되는 판독 채널 검출기 | |
| KR100373378B1 (ko) | 클럭 발생 회로 | |
| JPH04313916A (ja) | トラック・ホールド用フェーズロックループ回路 | |
| US6249395B1 (en) | Data recovery system particularly for systems utilizing partial response maximum likelihood detection | |
| JPH1186449A (ja) | デジタルデータ検出システム | |
| JPH06295540A (ja) | ディジタル信号検出回路 | |
| JP3607048B2 (ja) | ディスク再生装置及びデータスライス回路 | |
| JPS62289966A (ja) | デ−タ識別装置 | |
| US5576842A (en) | Data detection method and apparatus therefor for use in a digital recording/reproduction system | |
| JP2548989B2 (ja) | デジタル記録再生装置 | |
| US5920533A (en) | Clock signal extraction system for high density recording apparatus | |
| JP2656288B2 (ja) | 位相検波回路 | |
| JPH1027433A (ja) | ディジタル信号の復号装置 | |
| JPH0963206A (ja) | データ再生装置における識別用クロックの同期方法およびデータ再生装置 | |
| JPH1166756A (ja) | データ検出器及びその方法 | |
| JPS6288173A (ja) | デ−タ識別装置 | |
| KR100259008B1 (ko) | 디지탈 재생장치 | |
| JP2529325B2 (ja) | スライス回路 | |
| KR0183662B1 (ko) | 디지탈 기록재생장치에 있어서 재생신호검출회로 | |
| JP2001006287A (ja) | ディジタル信号再生装置 | |
| JP2512021B2 (ja) | ディジタル信号記録再生装置 | |
| JPS6288174A (ja) | デ−タ識別装置 | |
| JPH0247653Y2 (ja) | ||
| JPH0664845B2 (ja) | マルチトラツクデイジタル信号再生装置のデ−タ検出装置 | |
| JPH03113775A (ja) | 信号再生装置 |