JPS6288174A - デ−タ識別装置 - Google Patents

Abstract

(57)【要約】本公報は電子出願前の出願データであるた
め要約のデータは記録されません。

Description

【発明の詳細な説明】 産業上の利用分野 本発明はＰＣＭ信号を記録再生する光磁気ディスク装置
のデータ識別装置に関するものである。

従来の技術 近年、光磁気ディスク装置は高密度記録再生が可能な大
容量データファイル装置として開発が盛んであシ、再生
信号のデータ識別装置においても再生信号中のクロック
の再生を行なう高速引き込み及び高安定トラッキング可
能な位相同期装置が開発されている。光磁気ディスク装
置の記録再生特性は、例えば、日本応用磁気学会誌Ｖｏ
１．８゜、五ｓ　、１９８４．ｐ、Ｉ）、３６５−３６
ｏ「光磁気ディスクの記録再生」にあるように、２次歪
が大きく、かつ変動し易いものであるために、例えば第
５図に示される２／７変調（特公昭５５−２６４９４号
公報等）に修正を加えた変調で変調された信号が記録再
生され、２／７変調信号（ａ）に対して各々の１″の間
のデユーティサイクルが５ｏ％となるようなりＣフリー
化２／７変調信号（ｂ）が記録される。この場合の再生
信号のデータ識別は各零交差する立上り点で行なえば良
く、前記２次歪による識別余裕劣化の小さいデータ識別
が行なえる。

以下、図面を参照しながら上述したような従来のデータ
識別装置について説明を行なう。第６図は従来のデータ
識別装置の構成を示し、第７図は各部の信号波形を示す
ものである。

第６図において、１はレベル比較器、２はワンンヨノト
マルチバイプレータ、３は位相比較器、４はＲ−Ｓフリ
ップフロップ、５は低域Ｆ波器、６は電圧制御発振器で
ある。

まず、レベル比較器１は入力信号の零交差点を表わす２
値信号を出力する。ワンショットマルチバイブレータ２
はレベル比較器１の出力信号の立上りによって起動され
２／７変調のビット間隔であるｏ、５Ｔ［秒〕の２分の
１のパルス幅のパルスを出力する。（この場合、変調前
の信号のピット間隔がＴ〔秒〕である。）Ｒ−Ｓフリッ
プフロッグ４はレベル比較器１の出力信号の立上りによ
って１”をセントし、電圧制御発振器６の出力の立上り
によって“Ｏ”をセットし出力するスリップフロップで
ある。位相比較器３はフンショットマルチバイブレータ
２の出力とＲ−Ｓフリップフロップ４の出力の位相差を
出力し、低域Ｆ波器５は位相比較器３の出力である位相
差信号を低域ｐ波して出力する。電圧制御発振器６は低
域Ｆ波器５の出力を入力とする自走周波数が２／Ｔ［Ｈ
２：］の電圧制御発振器であり、発振出力をＲ−Ｓフリ
ップ７０ツブ４へ出力する。以上の一連の動作において
は前記レベル比較器１の入力の立上りによる零交差点が
発生した場合にのみ、位相比較器３が動作することにな
り、前記入力信号の立上りによる零交差点位相に同期し
た再生クロック信号が電圧制御発振器６の出力として得
られる。さらに識別データとしてはレベル比較器１の出
力をとれば良いこととなる。

発明が解決しようとする問題点 しかしながら上記のような構成では、ワンショットマル
チバイブレータ２で出力されるノクルスのパルス幅変動
、即ちジッターが入力信号の零交差点の位相変動に加算
されるため、特に高い転送レート下ではこのパルス幅ジ
ッターは無視出来ず、データ識別余裕の劣化をきたすと
いう問題点を有して、いた。

本発明は上記問題点に鑑み前記データ識別余裕の劣化の
ない高安定なりロック再生を行なうことの出来るデータ
識別装置を提供するものである。

問題点を解決するだめの手段 この目的を達成するために本発明のデータ識別装置は、
アナログ−ディジタル変換器と、遅延器と、位相計算器
と、ディジタル−アナログ変換器と、低域沖波器と、電
圧制御発振器とから構成されている。

作　　用 本発明は上記構成によって入力信号を電圧制御発振器に
同期してサンブリ／グ、量子化し、この量子化された連
続する２つの値を参照して零交差点と電圧制御発振器と
の位相差を計算出力することにより装置のジッター〈よ
る誤差の極めて小さい位相比較を行なうこととなる。

実施例 以下本発明の一実施例について、図面を参照しながら説
明する・ 第１図は本発明の一実施例におけるデータ識別装置の基
本構成を示すものであり、第２図は各部の信号波形ある
いは値を示し、第３図は位相計算器の動作説明のだめの
波形図、第４図はその要部詳細図である。以下、各図に
おいて、従来例を示す第６図と同一の構成要素について
は同一の番号で示し省略する。

第１図において、７はアナログ−ディジタル変換器、８
は遅延器、９は位相計算器、１０はディジタノーアナロ
グ変換器である。第４図は遅延器８、位相計算器１１、
ディジタル−アナログ変換器１゜の詳細を示すブロック
図であり、１１は位相計算ＲＯＭ、１２はインバータ、
１３．１４及び１５はＡＮＤゲート、１６は減算器であ
る。

以上のように構成されたデータ識別装置について、以下
その動作について説明する。

まず、アナログ−ディジタル変換器７は入力信号を電圧
制御発振器６に同期してサンプリングしてサンプリング
し量子化し、２の補数表現による２進信号を出力する。

遅延器８は、アナログ−ディジタル変換器７の出力を電
圧制御発振器６の出力を用いて１周期遅延し出力する。

位相計算器９は、アナログ−ディジタル変換器７の出力
及び遅延器８の出力により得られる連続した２サンプリ
ング値間に前記入力信号の立上りによる零交差点が発生
しなかった場合には０″′を出力する。ディジタル−ア
ナログ変換器１０は位相計算器９の出力をアナログ信号
に変換して出力する。位相計算器９の動作は第３図に示
されるように、アナログ−ディジタル変換器７の出力Ｓ
２及び遅延器８の出力Ｓ１の２点間に零交差点が発生し
た場合に位相計算出力φ。を出力信号Ｓ１　及びＳ２か
ら零交差点を直線補間することによシ次式のように出力
する。

ただし、Ｓ　　（ｏ　、　Ｓ２．’≧０さらに、位相計
算に関する構成を簡便にするために、上式の計算結果を
−１″、“ｏ”及び１”の３値に制限した場合には第４
図に示すように、遅延器８及び位相計算器９及びディジ
タル−アナログ変換器１０の構成を簡便に実現出来る。

第４図において、インバーター２及びＡＮＤゲート１３
は出力信号Ｓ１．Ｓ２の２点間に立上り零交差点が生じ
たことを検出出力し、位相計算ＲＯＭ１１により計算さ
れた上述の位相計算出力φ。ばＡＮＤゲート１３の出力
を用いてＡＮＤゲート１４及び１５によりスイッチ動作
を行う。この場合位相計算ＲＯＭ１１はφ。〉Ｏとなる
場合、Ｐ＝″１’　　。

Ｎ：”Ｏ”を出力し、φ。−〇　となる場合Ｐ＝“Ｏ”
。

Ｎ＝″Ｏ”、φ８〈０となる場合Ｐ＝”ｏ”、Ｎ＝＝“
１”を出力する。さらに位相計算ＲＯＭ１ｊの出力Ｐ及
びＮはＡＮＤゲート１４及び１５でスイッチされて減算
器１６で減算されるため、以上の一連の動作においては
位相計算結果φ８が正のとき“１”。

零のとき“０″、負のとき一１″となり、ディジタル−
アナログ変換器１０の出力として減算器１６から得られ
る。また、容易にわかるように（１）式の計算結果の分
解能を増せば位相比較の精度は増すことになる。以上の
アナログ−ディジタル変換器７、遅延器８、位相計算器
９及びディジタル−アナログ変換器１０によって入力信
号と電圧制御発振器６の出力との位相比較を行なうこと
が出来、本データ識別装置の出力としては、再生クロッ
ク信号である電圧制御発振器６の出力を、識別データ信
号であるアナログ−ディジタル変換器７の出力の最上位
ビットをとれば良いこととなる。

以上のように本実施例によれば、位相比較をディジタル
信号処理で行なうことにより、高安定で、装置のジッタ
ーによる誤差の極めて小さい位相比較を行なうことが出
来る。さらに位相計算をＲＯＭで行なうことにより入力
信号レベルが特定の値以下の場合には位相計算結果に０
″′を出力して装置の追従動作を停止するといった付加
機能を簡便に付加することが出来る。

発明の効果 本発明は、アナログ−ディジタル変換器と遅延器と位相
計算器とディジタル−アナログ変換器とを設けることに
より、ディジタル信号処理による高安定で装置のジッタ
ーの極めて小さい位相比較を行なうことが出来、さらに
位相比較の基準周期が電圧制御発振器の周期であるため
に入力信号の周波数変動に適応した基準周期で位相比較
が行なえる優れたデータ識別装置を実現出来るものであ
る。

【図面の簡単な説明】

第１図は本発明の一実施例におけるデータ識別装置の構
成を示すブロック図、第２図は第１図の各部信号値を示
す波形図、第３図は第１図の位相比較の動作説明のため
の波形図、第４図は同要部の詳細を示すブロック図、第
５図は記録再生信号の波形図、第６図は従来のデータ識
別装置の構成を示すブロック図、第７図は第６図の各部
信号を示す波形図である。 ５・・　低域Ｆ波器、６・・・−電圧制御発振器、７・
・　アナログ−ディジタル変換器、８・・・・遅延器、
９・・・　位相計算器、１０・・・・ディジタル−アナ
ログ変換器、１１・・・・・・位相計算ＲＯＭ、１２・
川・・インバータ、１３，１４．１５・・・・・・ＡＮ
Ｄゲート、１６・・・−減算器。 代理人の氏名　弁理士　中　尾　敏　男　ほか１名第１
図 第３図 嬉４図 ５図 （ａ：

Claims (1)

【特許請求の範囲】
1. 入力信号を特定のクロックでサンプリングし量子化して
   ２進信号を出力するアナログ−ディジタル変換器と、前
   記アナログ−ディジタル変換器の出力を前記クロックに
   同期して１周期遅延し出力する遅延器と、前記アナログ
   −ディジタル変換器の出力及び前記遅延器の出力を入力
   としこれにより得られる連続する２サンプリング値間に
   零交差点が発生した場合に選択的に前記入力信号の位相
   と前記クロック位相との位相差を計算出力する位相計算
   器と、前記位相計算器の出力をアナログ信号に変換して
   出力するディジタル−アナログ変換器と、前記ディジタ
   ル−アナログ変換器の出力を低域ろ波して出力する低域
   ろ波器と、前記低域ろ波器の出力を入力として前記クロ
   ックを発振出力する電圧制御発振器とを備え、前記クロ
   ックを再生クロック信号として出力し、前記アナログ−
   ディジタル変換器の符号ビットを識別データとして出力
   することを特徴とするデータ識別装置。