JPH0648770B2 - レベル検出回路 - Google Patents

Description

【発明の詳細な説明】 （産業上の利用分野） 本発明はデイジタル自動利得制御（以下自動利得制御を
AGCと記す）回路等に用いられ、デイジタル値化信号の
レベルを検出するレベル検出回路に関する。

（従来技術とその問題点） デイジタルAGC回路は、アナログ入力を周期Ｔでサンプ
リングし、サンプリング出力の絶対値を出力するレベル
検出器と、レベル検出器からの絶対値と基準値との差を
とる加算器、加算器の出力とAGC回路の時定数を定める
値との乗算を行なう乗算器と、乗算器の出力を平滑化す
る平滑化用のフイルタとを備えている。

かかるレベル検出回路は入力信号の絶対値をとることに
よつて行なわれていた。

（発明が解決しようとする問題点） 従来のレベル検出回路は入力信号の絶対値をとることに
よつて行なわれるため、入力信号キヤリヤの偶数倍高調
波成分がレベル検出回路の出力に多く含まれていた。

このため後段のフイルタを強力なものにするなどの方法
によつてこれ等の不要成分を取り除く必要が生ずる問題
点があつた。

本発明は上記の問題点を解決したレベル検出回路を提供
することを目的とする。

（問題点を解決するための手段、作用） 本発明は上記の問題点を解決するために第１の発明にお
いて次の如く構成した。

デイジタル自動利得制御装置におけるレベル検出回路で
あつて、入力信号のキヤリヤ周波数に対してほぼ４ｎ倍
（ｎは自然数）の周波数でサンプリングした第１出力を
ｎサンプリング期間遅延して自乗した第２出力と第１出
力を自乗した信号とを加算する加算回路と、加算回路の
出力を開平する開平手段とを備えた。

したがつて、入力信号をサンプリングした出力ａ、出力
ａをｎサンプリング期間遅延した出力をｂとした場合、
開平手段からの出力は となる。さらに出力ａと出力ｂとの間には９０度の位相
差があるため、サンプリング時の入力信号の位相に関係
なく、入力信号の振幅値を得ることができる。

また、第２の発明では次の如く構成した。

デイジタル自動利得制御装置におけるレベル検出回路で
あつて、入力信号のキヤリヤ周波数に対してほぼ４ｎ倍
（ｎは自然数）の周波数でサンプリングした第１出力を
ｎサンプリング期間遅延させる遅延手段と、第１出力の
絶対値をとる第１絶対値回路と、遅延手段の出力の絶対
値をとる第２絶対値回路と、第１絶対値回路の出力と第
２絶対値回路の出力とを加算する加算回路と、加算回路
の出力を1/2にする演算回路とを備えた。

したがつて本第２の発明の場合においては、演算回路か
ら（｜ａ｜＋｜ｂ｜）／２が出力されることになり、第
１の発明に比して出力値は入力信号の位相により若干変
動するが、実用上問題のないレベル出力が得られる。

（実施例） 以下、本発明を実施例により説明する。

第１図は本発明の第１実施例の構成を示すブロツク図で
ある。

入力信号は被レベル検出信号であり、かつアナログ信号
である。この入力信号のキヤリヤ周波数に対してほぼ４
ｎ倍の周波数でサンプリングした第１出力ａを、遅延器
１に供給してｎサンプリング期間遅延させる。遅延器１
からの出力ｂは乗算器２において遅延器１からの出力ｂ
と乗算する。したがつて乗算器２において遅延器１から
の出力ｂが自乗される。

一方第１出力ａは、乗算器３にて第１出力ａと乗算す
る。したがつて乗算器３において第１出力が自乗され
る。

乗算器１および乗算器３の出力は加算器４にて加算し、
加算出力は開平演算器５に供給して開平演算させ、レベ
ル検出出力を得る。

上記の如く構成された第１実施例において、レベル検出
出力は第１の信号ａと、第１出力ａをｎサンプリング期
間遅延させた出力ｂとから を演算して出力する回路となつている。さらに第１出力
ａと出力ｂとの間には９０°の位相差がある。したがつ
てサンプリング時の入力信号の位相に関係なく、入力信
号の振幅値が出力されることになる。この様子を無変調
時の場合であつて、サンプリング時が入力信号の位相が のとき（第２図）と、サンプリング時が入力信号の位相
が位相 のとき（第３図）とを例に示す。

上記からも明らかな如く、開平演算器５からレベル検出
出力が出力される。

また第４図に示す変形例の如く乗算器２と３とを共通に
し、第１出力ａを乗算器３で第１出力ａと乗算し、乗算
出力と、遅延器１を介した乗算出力とを加算器４で加算
のうえ、開平演算器５で演算するようにしても同様であ
る。この場合は乗算器２を省略できる。

つぎに本発明の第２実施例について説明する。

第５図は本発明の第２実施例の構成を示すブロツク図で
ある。

第１出力ａを遅延器１に供給して遅延する。遅延器１か
らの出力ｂは絶対値回路６に供給して、絶対値をとる。
また第１出力ａは直接絶対値回路７に供給して絶対値を
とり、絶対値回路６の出力と絶対値７の出力とを加算器
８で加算し、加算出力の1/2を得る乗算器９に供給して
レベル検出出力を得る。

上記第２実施例によれば第１の信号ａと、遅延器１の出
力ｂとから〔｜ａ｜＋｜ｂ｜〕／２が算出され、レベル
検出出力となる。

この場合は入力信号の位相によつて若干、レベル検出出
力は変動するが、従来の場合に比較してその変動は少な
く、実用上問題はない。また、本発明の第２実施例の場
合は開平演算器を必要としない利点がある。

つぎに本発明の第３実施例について説明する。

第６図は本発明の第３実施例を示すブロツク図である。

本第３実施例においては、入力端子１０に供給される入
力アナログ信号をA/Dコンバータ１１に供給してPCM信号
に変換し、このPCM信号をPCM信号処理回路１２に供給し
て入力PCM信号に利得制御やフイルタリング等のPCM信号
処理を行なう。PCM信号処理回路１２からの出力は本発
明の第１または第２実施例に示したレベル検出回路１３
に供給してレベル検出を行ない、レベル検出出力をPCM
信号処理回路１２に供給して自動利得制御に使用をす
る。

このとき、A/Dコンバータ１１のサンプリング周波数を
入力アナログ信号のキヤリヤ周波数に対してほぼ４ｎ倍
になるように設定する。

この結果、前記した第１、第２実施例と同様にレベル検
出回路１３からレベル検出出力が得られることは前記第
１、第２実施例と同様である。また本例においてはPCM
信号が入力としてレベル検出回路１３に供給されること
になる。

（発明の効果） 以上説明した如く本発明によれば、乗算器、加算器、遅
延器および開平手段による演算、または遅延器、絶対値
回路、加算器および乗算器による演算を施すことによ
り、高調波成分のない、または実用上高調波成分のない
レベル検出出力が得られるために、後段のフイルタを簡
単にするかまたはフイルタのカツトオフ周波数を高くす
ることができる。さらにフイルタを省略することも可能
となる。このためAGCの応答を高速にすることもでき
る。

さらにレベル検出出力を間引いて使用しても問題はな
い。

【図面の簡単な説明】

第１図は本発明の第１実施例の構成を示すブロツク図。 第２図および第３図は本発明の第１実施例の作用の説明
図。 第４図は本発明の第１実施例の変形例を示すブロツク
図。 第５図は本発明の第２実施例の構成を示すブロツク図。 第６図は本発明の第３実施例の構成を示すブロツク図。 １…遅延器、２，３および９…乗算器、４および８…加
算器、５…開平演算器、６および７…絶対値回路、１１
…A/Dコンバータ、１２…PCM信号処理回路。

Claims (2)

【特許請求の範囲】
1. 【請求項１】デイジタル自動利得制御装置におけるレベ
   ル検出回路であつて、入力信号のキヤリヤ周波数に対し
   てほぼ４ｎ倍（ｎは自然数）の周波数でサンプリングし
   た第１出力をｎサンプリング期間遅延して自乗した第２
   出力と第１出力を自乗した信号とを加算する加算回路
   と、加算回路の出力を開平する開平手段とを備えたこと
   を特徴とするレベル検出回路。
2. 【請求項２】デイジタル自動利得制御装置におけるレベ
   ル検出回路であつて、入力信号のキヤリヤ周波数に対し
   てほぼ４ｎ倍（ｎは自然数）の周波数でサンプリングし
   た第１出力をｎサンプリング期間遅延させる遅延手段
   と、第１出力の絶対値をとる第１絶対値回路と、前記遅
   延手段の出力の絶対値をとる第２絶対値回路と、第１絶
   対値回路の出力と第２絶対値回路の出力とを加算する加
   算回路と、加算回路の出力を1/2にする演算回路とを備
   えたことを特徴とするレベル検出回路。