JP4009373B2 - Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 - Google Patents
Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 Download PDFInfo
- Publication number
- JP4009373B2 JP4009373B2 JP27412398A JP27412398A JP4009373B2 JP 4009373 B2 JP4009373 B2 JP 4009373B2 JP 27412398 A JP27412398 A JP 27412398A JP 27412398 A JP27412398 A JP 27412398A JP 4009373 B2 JP4009373 B2 JP 4009373B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- phase difference
- frequency offset
- code
- modulated wave
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
Images
Landscapes
- Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
本発明はPSK変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体に関し、特に衛生放送や衛生通信に利用されるPSK変調方式における受信復調部のキャリア再生方式に関するものである。
【0002】
【従来の技術】
従来のこの種のPSK変調波キャリア再生回路の例として、特開平8−181731号公報に開示のものがあり、そのブロック図を図8に示している。図8において、81はRF信号入力端子であり、入力RF信号は乗算器82,83へ供給される。これ等の乗算器82,83はVCO(電圧制御発振器)89及び90度移相器90により夫々生成されて互いに90度位相差を有するキャリア再生信号と乗算して、直交検波をなすものである。各直交検波出力はA/D(アナログ/ディジタル)変換回路84,85にて、ディジタル信号とされ、これによりI及びQデータであるベースバンド信号が復調される。
【0003】
一方、A/D変換回路84,85の出力データは位相誤差検出回路86へ入力され、両データの位相誤差成分が検出される。この検出信号はD/A変換回路87にてアナログ信号とされ、ループフィルタ88で整流平滑されて加算器91を介して電圧制御信号としてVCO89へ供給される。この様にしてキャリア再生用のPLL(フェイズロックドループ)回路が形成される。
【0004】
ここで、位相誤差検出回路86の出力データはスペクトラム成分として再生キャリア周波数と受信PSK波の周波数差に対応した周波数成分を含んでいる。そこで、位相差誤差検出回路86から出力される位相差検出データについて、FFT(高速フーリエ変換)演算回路92により周波数解析を行い、判定制御回路93において周波数のずれを判定している。この周波数ずれに対応したデータをD/A変換回路94にてアナログ化してVCO89へ加算器91を通して出力する様になっている。
【0005】
こうすることにより、VCO89の出力は瞬時に目的とする周波数の近傍に合せられることになる。最終的な位相引込みは先述したアナログ系のPLL回路によることは勿論である。
【0006】
【発明が解決しようとする課題】
図8の従来技術における問題点を述べる。その第一の問題点は、FFT演算回路92で局部発振器であるVCO89に対する周波数オフセット量が求められるが、その量がプラスにずれているのかマイナスにずれているのかの識別ができない。その理由は、搬送波周波数補捉用の検波器の出力が複素信号ではないためであり、これをFFT処理することにより求められる搬送波周波数は、局部発振器に対する周波数オフセット量(絶対値)であるからである。
【0007】
第二の問題点は、波周波数オフセット量とその符号(周波数のずれ方向)とを求めるためには、FFT処理が2回必要であり、検出処理に時間がかかる。その理由は、前述の第一の問題点に起因し、FFT処理により求めた周波数オフセット量がプラス方向またはマイナス方向であるのかを決定する必要があり、そのずれ方向を求めるために更にFTT処理が必要となるからである。
【0008】
本発明の目的は、同期検波された直交2成分のベースバンド信号の位相誤差検出回路の出力信号から周波数オフセット量の符号であるプラス/マイナスを検出し、FFT処理を1回だけにすることによって高速に搬送波検出を行うことが可能なPSK変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体を提供することである。
【0009】
【課題を解決するための手段】
本発明によれば、入力PSK変調波を一対の直交基準搬送波信号で同期検波して直交2成分のベースバンド信号を得、この直交2成分のベースバンド信号の位相差を検出してこの位相差信号に基き前記基準搬送波信号の周波数及び位相制御をなすようにしたPSK変調波キャリア再生回路であって、
前記位相差信号の高速フーリエ変換(FFT)処理を行って前記基準搬送波信号のオフセット量を検出するFFT処理手段と、
前記位相差信号の傾きを検出してこの傾きに応じて前記オフセット量の符号を検出する符号検出手段と、
前記オフセット量と前記符号とを乗算する乗算手段と、
を含み、この乗算結果により前記基準搬送波信号の周波数及び位相制御をなすようにしたことを特徴とするPSK変調波キャリア再生回路が得られる。
【0010】
そして、前記符号検出手段は、前記位相差信号の各サンプル値の前後の信号レベルを夫々比較してレベル差の符号情報を出力するレベル比較手段と、この信号レベル差の符号情報を積算してこの積算結果に基き前記周波数オフセット量の符号を出力する積算手段とを有することを特徴とする。
【0011】
本発明によれば、入力PSK搬送波信号を基準搬送波信号で同期検波して直交2成分のベースバンド信号を出力する手段と、
この直交2成分のベースバンド信号の各々をサンプリングしてディジタル信号に変換するA/D変換手段と、
このディジタル化した直交2成分ベースバンド信号の位相差信号を出力する位相差検出手段と、
この位相差信号を高速フーリエ変換(FFT)処理を用いて周波数オフセット量を検出するFFT処理手段と、
前記位相差信号の各サンプル値の前後の信号レベルを夫々比較してレベル差の符号情報を出力するレベル比較手段と、
この信号レベル差の符号情報を積算してこの積算結果に基き前記周波数オフセット量の符号を出力する積算手段と、
この積算手段による出力符号と前記FFT処理により得られた周波数オフセット量とを掛け合わせて符号をも含む周波数オフセットを出力する乗算手段と、
この符号をも含む周波数オフセットを基に前記位相差信号により基準搬送波信号を制御する周波数制御手段と、
を含むことを特徴とするPSK変調波キャリア再生回路が得られる。
【0012】
そして、前記レベル比較手段は、前記位相差信号をサンプリング周期だけ遅延する遅延回路と、この遅延出力と現在の位相差信号とをレベル比較して前記レベル差の符号情報を出力する比較回路とを有することを特徴とし、また前記積算手段は前記レベル差の符号情報に応じてアップ/ダウンカウントをなすカウンタを有し、このカウンタの値に応じて前記周波数オフセット量の符号を出力するようにしたことを特徴とする。
【0013】
また、前記周波数制御手段は前記位相差信号に応じて前記基準搬送波信号を制御するフェイズロックドループ回路を有しており、前記位相差信号に代えて前記符号をも含む周波数オフセットに応じて前記基準搬送波信号を制御する切替え制御手段を更に含むことを特徴とする。そして、前記切替え制御手段は、初期時には前記符号をも含む周波数オフセットにより前記基準搬送波信号を制御し、所定期間経過後に前記位相差信号とその直前の前記符号をも含む周波数オフセットとの加算信号により前記基準搬送波信号を制御するようにしたことを特徴とし、また前記切替え制御手段は、前記所定期間経過直後の前記符号をも含む周波数オフセットを記憶するレジスタを有し、このレジスタの出力と前記位相差信号との加算信号により前記基準搬送波信号を制御するようにしたことを特徴とする。
【0014】
更に、前記切替え制御手段は、前記位相差信号を所定時間積算してその積算値が所定閾値に達した時に前記符号をも含む周波数オフセットに応じて前記基準搬送波信号を制御するよう切替えることを特徴とする。
【0015】
本発明によれば、入力PSK変調波を一対の直交基準搬送波信号で同期検波して直交2成分のベースバンド信号を得、この直交2成分のベースバンド信号の位相差を検出してこの位相差信号に基き前記基準搬送波信号の周波数及び位相制御をなすようにしたPSK変調波キャリア再生方法であって、 前記位相差信号の高速フーリエ変換(FFT)処理を行って前記基準搬送波信号のオフセット量を検出するFFT処理ステップと、
前記位相差信号の傾きを検出してこの傾きに応じて前記オフセット量の符号を検出する符号検出ステップと、
前記オフセット量と前記符号とを乗算する乗算ステップと、
を含み、この乗算結果により前記基準搬送波信号の周波数及び位相制御をなすようにしたことを特徴とするPSK変調波キャリア再生方法が得られる。
【0016】
そして、前記符号検出ステップは、前記位相差信号の各サンプル値の前後の信号レベルを夫々比較してレベル差の符号情報を出力するレベル比較ステップと、この信号レベル差の符号情報を積算してこの積算結果に基き前記周波数オフセット量の符号を出力する積算ステップとを有することを特徴とする。
【0017】
本発明によれば、入力PSK搬送波信号を基準搬送波信号で同期検波して直交2成分のベースバンド信号を出力するステップと、
この直交2成分のベースバンド信号の各々をサンプリングしてディジタル信号に変換するステップと、
このディジタル化した直交2成分ベースバンド信号の位相差信号を出力するステップと、
この位相差信号を高速フーリエ変換(FFT)処理を用いて周波数オフセット量を検出するFFT処理ステップと、
前記位相差信号の各サンプル値の前後の信号レベルを夫々比較してレベル差の符号情報を出力するレベル比較ステップと、
この信号レベル差の符号情報を積算してこの積算結果に基き前記周波数オフセット量の符号を出力する積算ステップと、
この積算手段による出力符号と前記FFT処理により得られた周波数オフセット量とを掛け合わせて符号をも含む周波数オフセットを出力する乗算ステップと、
この符号をも含む周波数オフセットを基に前記位相差信号により基準搬送波信号を制御する周波数制御ステップと、
を含むことを特徴とするPSK変調波キャリア再生方法が得られる。
【0018】
そして、前記レベル比較ステップは、前記位相差信号を連続する所定数のサンプル値を取込むステップと、隣接するサンプル値同士をレベル比較するステップとを有しており、前記積算ステップは、このレベル比較による大小に応じてカウンタのアップダウンカウントの制御をなすステップを有し、このカウンタ値の符号を前記周波数オフセット量の符号とすることを特徴とする。また前記周波数制御ステップは、前記基準搬送波信号を制御するフェイズロックドループ回路の位相制御信号として、前記位相差信号に代えて前記符号をも含む周波数オフセットに応じて前記基準搬送波信号を制御する切替え制御ステップを更に含むことを特徴とする。
【0019】
更にはまた、前記切替え制御ステップは、初期時には前記符号をも含む周波数オフセットにより前記基準搬送波信号を制御し、所定期間経過後に前記位相差信号とその直前の前記符号をも含む周波数オフセットとの加算信号により前記基準搬送波信号を制御するようにしたことを特徴とし、また前記切替え制御ステップは、前記所定期間経過直後の前記符号をも含む周波数オフセットを記憶するレジスタの出力と前記位相差信号との加算信号により前記基準搬送波信号を制御するようにしたことを特徴とする。また前記切替え制御ステップは、前記位相差信号を所定時間積算してその積算値が所定閾値に達した時に前記符号をも含む周波数オフセットに応じて前記基準搬送波信号を制御するよう切替えることを特徴とする。
【0020】
本発明によれば、入力PSK変調波を一対の直交基準搬送波信号で同期検波して直交2成分のベースバンド信号を得、この直交2成分のベースバンド信号の位相差を検出してこの位相差信号に基き前記基準搬送波信号の周波数及び位相制御をなすようにしたPSK変調波キャリア再生方法の制御プログラムを記録した記録媒体であって、
前記プログラムは、
前記位相差信号の高速フーリエ変換(FFT)処理を行って前記基準搬送波信号のオフセット量を検出するFFT処理ステップと、
前記位相差信号の傾きを検出してこの傾きに応じて前記オフセット量の符号を検出する符号検出ステップと、
前記オフセット量と前記符号とを乗算する乗算ステップと、
を含み、この乗算結果により前記基準搬送波信号の周波数及び位相制御をなすようにしたことを特徴とする記録媒体が得られる。
【0021】
本発明によれば、入力PSK搬送波信号を基準搬送波信号で同期検波して直交2成分のベースバンド信号を出力するステップと、
この直交2成分のベースバンド信号の各々をサンプリングしてディジタル信号に変換するステップと、
このディジタル化した直交2成分ベースバンド信号の位相差信号を出力するステップと、
この位相差信号を高速フーリエ変換(FFT)処理を用いて周波数オフセット量を検出するFFT処理ステップと、
前記位相差信号の各サンプル値の前後の信号レベルを夫々比較してレベル差の符号情報を出力するレベル比較ステップと、
この信号レベル差の符号情報を積算してこの積算結果に基き前記周波数オフセット量の符号を出力する積算ステップと、
この積算手段による出力符号と前記FFT処理により得られた周波数オフセット量とを掛け合わせて符号をも含む周波数オフセットを出力する乗算ステップと、
この符号をも含む周波数オフセットを基に前記位相差信号により基準搬送波信号を制御する周波数制御ステップと、
を含むPSK変調波キャリア再生方法の制御プログラムを記録した記録媒体が得られる。
【0022】
本発明の作用を述べる。本発明が対象とするPSK変調波のキャリア再生回路におけるコスタス検波器(位相誤差検出回路)の出力信号は、一般に図2示すように周波数オフセットがプラス方向とマイナス方向とでは、その傾きが逆になる特性を利用するものであり、この傾きを検出することにより周波数オフセットのずれの方向を、当該オフセット量の検出であるFTT演算処理と並列に検出するものである。詳述すると、図3に図2の拡大図として示すように、各サンプリング周期毎にコスタス検波器出力の前後の信号振幅を比較し、プラス方向に推移している数とマイナス方向に推移している数をアップ/ダウンカウンタにより計測する。このカウンタ値の符号がコスタス検波器出力の傾きであり、周波数オフセット量のずれ方向を示す。この符号をFFT処理により求めた周波数オフセット量に掛け合わせることにより、目的とする搬送波周波数の符号を含めたオフセットを求めるものである。
【0023】
【発明の実施の形態】
次に、本発明の実施の形態について図面を参照して詳細に説明する。図1を参照すると、入力IF信号はバンドパスフィルタ1により帯域制限を受け、デバイダ2を介して周波数ミキサ5,6へ供給される。一方、NCO(Numerical Control Oscillator)3により発生された局部発振信号は0度及び90度の位相変換器4を介して両ミキサ5,6へ供給されている。この周波数ミキサ処理により同期検波がなされてベースバンド帯域のI及びQ信号の両直交検波信号が得られる。この一対の直交検波信号はローパスフィルタ7,8を夫々通過した後、A/D(アナログ/ディジタル)変換器9,10にてディジタルI/Q信号となる。以降全てディジタル処理となるものとする。
【0024】
これ等一対のディジタルI/Q信号からコスタス検波器である位相誤差検出回路11により位相差が抽出され、ループフィルタ18により帯域制限が行われ、ディジタル制御可能なNCO3により局部発振信号の制御がなされるもので、以上がPLL回路を構成することになる。
【0025】
一方、位相誤差検出回路11の出力はFFT処理部12へ入力され、位相差信号がFTT処理されて搬送周波数のオフセット量が算出されると共に、当該処理完了時には、FFT処理部12からアップ/ダウンカウンタ15に対してダンプ信号(DCLK)が出力される。また、位相誤差検出回路11の出力は、遅延器13(1サンプリング周期に相当する遅延時間を有するものとする)を介してレベル比較器14に入力される。
【0026】
このレベル比較器14では、図3に示すように、サンプリング周期毎に各サンプル信号Cn とCn-1 とのレベル比較が行われ、Cn >Cn-1 の時“+1”が、Cn <Cn-1 の時“−1”が、夫々アップ/ダウンカウンタ15に出力される。アップ/ダウンカウンタ15では、比較器14からの“±1”のデータが、ダンプ信号DCLKが入力されるまでの一定時間積算され、ダンプ信号の入力と同時にこの積算結果が符号抽出器16に出力され、そのカウンタ値はリセットされる。符号抽出器16では、このカウンタ15のカウンタ値の符号ビットのみが抽出され、この符号ビットがFFT処理結果である周波数オフセット量と、乗算器17で掛け合わされる。これにより、実際の搬送波周波数の符号を含むオフセットが求められる。
【0027】
この符号を含む周波数オフセットが加算器19の一入力となり、その他入力であるループフィルタ18の出力と共にNCO3の制御信号となり、結果として局部発振器の発振周波数である基準搬送波の周波数及び位相の制御がなされる。この様に、加算器19によりPLLのループの制御量に加算することで、搬送波の補捉範囲の広いディジタルPLL回路を実現している。
【0028】
以上の様に、本発明では、従来のPLL制御ループに対して、図1の点線で囲んだ周波数オフセットのずれ方向(符号)を求める回路100を付加して、周波数オフセット量のFFT演算処理と並行にこの回路100を動作させて、処理速度の低下を防止しているのである。
【0029】
尚、図2に示す波形は位相誤差検出回路11の出力波形例を示しており、(A)は周波数オフセットがプラスの場合の波形であり、(B)はマイナスの場合の波形である。当該波形の信号傾きがプラスであれば、周波数オフセットのずれ方向はプラスであり、逆に信号傾きがマイナスであれば、周波数オフセットのずれ方向はマイナスであるという事実に基き、本発明では、図3に図2の拡大波形を示すように、位相差信号の傾きの方向を検出すべく、互いに相隣り合うサンプリング値Cn 及びCn-1 のレベル比較を行い、この比較結果の積算を一定時間間隔(図2,3の信号波形の周期よりもかなり大きい時間間隔とするものであり、この時間間隔がFFT処理部12からのダンプ信号DCLKの周期である)毎になすものである。
【0030】
図4は本発明の他の実施例を示すブロック図であり、図1と同等部分は同一符号にて示している。本実施例の特徴は、図1の構成に対して、更に、制御部20,切替器21及びレジスタ22を有する構成であり、制御部20により、FFT処理とPLLの各処理を切替えることにより、FFT処理により搬送波補捉周波数範囲を狭め、その後、PLLを動作させることによりPLLによる補捉時間を短縮する様にしたものである。
【0031】
制御部20は、最初、切替器21をFFT処理部12側、レジスタ22を書込み可能状態に制御する。この時、位相誤差信号はFFT処理部側にのみ出力され、FFT処理部12,遅延器13,比較器14,アップ/ダウンカウンタ15,符号抽出器16及び掛け算器17により波周波数オフセット量及び符号を求め、この値をレジスタ22に保持する。この時、ループフィルタ18の入力はゼロとなるため、加算器19の出力信号はFFT処理により求めた周波数成分のみとなり、この制御量によりNCO3が発生する局部発振信号を制御し、搬送波周波数に近付ける。
【0032】
制御部20は、FFT処理部からのダンプ信号(DCLK)を受け、切替器21をループフィルタ側、レジスタ22を書込み禁止状態に制御する。この時、FFT処理部12,遅延器13,比較器14,アップ/ダウンカウンタ15,符号抽出器16及び掛け算器17は処理を続けるものの、レジスタ22が書込み禁止であるため、レジスタ22は更新されない。このため、加算器19の出力信号はレジスタ22の値を基準にPLLを行うことができ、高速な位相同期を実現できる。また、制御部20では、位相誤差検出回路11の位相誤差を一定時間積算し、この値が閾値以上であれば、再度、切替器21をFFT処理部側、レジスタ22を書込み可能状態に制御し、初期状態に戻り、再処理を行う。
【0033】
次に本発明の別の実施例について図5及び図6を参照して説明する。図5は図4のブロックにおける各構成要素13〜22の機能部分を点線で囲んで、DSP(ディジタルシグナルプロセッサ)50にて構成したものであり、図6にそのブロック図を示す。
【0034】
本実施例の特徴は、位相誤差検出回路11以降の処理を全てDSPによりソフトウェア的に処理するものとし、図6に示す様に、DSP50及びメモリ51により構成する。これにより、FFT処理と符号抽出処理を時系列で行うため、処理速度が低下するものの、ハードウェア構成が単純となり、装置の小型化,低価格化が可能となる。尚、DSP50の処理はROM等の記録媒体52に予め格納されているプログラムにより行われるものであり、その処理について図7を参照して説明する。
【0035】
処理S1においてFFT処理が完了しているかを判定し、完了していなければ処理S2へ、完了していれば処理S13へ移行する。ここで初期状態では処理S2に移行する。処理S2では、位相誤差信号(Cn )を順次メモリに蓄積し、N個連続に取得する。このNの値はFFTの解析ポイント数に依存する。処理S3では、位相誤差信号の傾きを検出するカウンタの値をリセットする。カウンタは、DSPのアキュームレタを使用する。処理S4では、メモリに蓄積した、位相誤差信号Cn とCn+1 を読出し、振幅を比較し、Cn >Cn+1 の場合、処理S5へ、Cn ≦Cn+1 の場合、処理S6へ移行する。
【0036】
処理S5では、カウンタの値を−1し、処理S6では、カウンタの値を+1する。処理S7では処理S4から処理S7までのN回実行し、完了後、処理S8に移行する。処理S8では、カウンタの値の符号を抽出し、その結果をメモリに保存する。処理S9では、メモリに蓄積した位相誤差信号を基に、NポイントFFT処理を実施し、搬送波周波数オフセット量を算出する。処理S10では、処理S9で算出した搬送波周波数オフセット量に対し、処理S8で保存したカウンタの符号により符号変換し、符号を含むオフセットを算出する。処理S11では、処理S10で求めた、オフセットをメモリに保存し、オフセットを基に、処理S12では、NCOに制御値を出力し、処理S1に戻る。
【0037】
次に、処理S1での判定処理により、処理S13に移行する。処理S13では、PLLのロック判定結果(処理S21)を基に判定を行い、ロックオフ時に処理S2へ、それ以外の時には、処理S14に移行する。初期状態では、処理S14に移行する。処理S14では、位相誤差信号を位相誤差検出回路から読込む。処理S15では、予め設定してあるフィルタ係数によるディタルフィルタを構成しており、位相誤差信号に対して、ループフィルタ処理を施し、ループ制御量を求める。処理S16では、処理S11で保存した搬送波周波数に処理S15で求めた制御量を加え、処理S17でNCOに対し制御量を出力する。これにより処理S11の結果を基にしたPLLを構成する。
【0038】
次に、処理S18では、処理S14で読込んだ位相誤差信号の絶対値をとり、これを加算する。処理S19では、処理S18の処理をM回加算したかを判定し、加算が完了していれば処理S20に移行し、それ以外であれば、処理S1に戻る。ここで、加算回数Mの値は、ループフィルタのループバンド及び位相誤差信号のサンプリング周波数に依存し、ループの引込み時間より充分長くなる様に設定する。処理S20では、処理S18における加算結果と閾値を比較し、加算結果の方が閾値より大きい場合は処理S21へ、それ以外の場合は処理S1へ戻る。本処理では、判定後に、処理S18で加算した値のリセットを行う。処理S21では、PLLロックオフと判断し、NCOに対し、初期値の制御量を出力し、処理S1に戻る。
【0039】
【発明の効果】
本発明によれば、FFT処理による搬送波周波数オフセット量の演算と並行に、当該オフセットのずれ方向をコスタス検波器の位相誤差検出出力の傾きにより検出する様にしたので、FFT処理回数が一回で良いために搬送波補捉時間が従来の1/2に短縮できるという効果がある。
【図面の簡単な説明】
【図1】本発明の一実施例の回路ブロック図である。
【図2】コスタス検波出力すなわち位相誤差検出回路の出力信号と周波数オフセットのずれ方向との関係を示す図である。
【図3】位相誤差出力信号から周波数オフセットのずれ方向を算出する場合の比較出力信号の関係を示す図である。
【図4】本発明の他の実施例の回路ブロック図である。
【図5】本発明の更に他の実施例の回路ブロック図である。
【図6】図5の回路ブロックを機能ブロックとして示した図である。
【図7】図6のブロックの動作を示すフローチャートである。
【図8】従来例を示すブロック図である。
【符号の説明】
1 BPF
2 デバイダ
3 NCO
4 位相変換器
5,6 ミキサ
7,8 LPF
9,10 A/D変換器
11 位相誤差検出回路
12 FFT処理部
13 遅延器
14 比較器
15 アップ/ダウンカウンタ
16 符号抽出器
17 乗算器
18 ループフィルタ
19 加算器
20 制御部
21 切替器
22 レジスタ
50 DSP
51 メモリ(RAM)
52 記録媒体(ROM)
Claims (19)
- 入力PSK変調波を一対の直交基準搬送波信号で同期検波して直交2成分のベースバンド信号を得、この直交2成分のベースバンド信号の位相差を検出してこの位相差信号に基き前記基準搬送波信号の周波数及び位相制御をなすようにしたPSK変調波キャリア再生回路であって、
前記位相差信号の高速フーリエ変換(FFT)処理を行って前記基準搬送波信号のオフセット量を検出するFFT処理手段と、
前記位相差信号の傾きを検出してこの傾きに応じて前記オフセット量の符号を検出する符号検出手段と、
前記オフセット量と前記符号とを乗算する乗算手段と、
を含み、この乗算結果により前記基準搬送波信号の周波数及び位相制御をなすようにしたことを特徴とするPSK変調波キャリア再生回路。 - 前記符号検出手段は、前記位相差信号の各サンプル値の前後の信号レベルを夫々比較してレベル差の符号情報を出力するレベル比較手段と、この信号レベル差の符号情報を積算してこの積算結果に基き前記周波数オフセット量の符号を出力する積算手段とを有することを特徴とする請求項1記載のPSK変調波キャリア再生回路。
- 入力PSK搬送波信号を基準搬送波信号で同期検波して直交2成分のベースバンド信号を出力する手段と、
この直交2成分のベースバンド信号の各々をサンプリングしてディジタル信号に変換するA/D変換手段と、
このディジタル化した直交2成分ベースバンド信号の位相差信号を出力する位相差検出手段と、
この位相差信号を高速フーリエ変換(FFT)処理を用いて周波数オフセット量を検出するFFT処理手段と、
前記位相差信号の各サンプル値の前後の信号レベルを夫々比較してレベル差の符号情報を出力するレベル比較手段と、
この信号レベル差の符号情報を積算してこの積算結果に基き前記周波数オフセット量の符号を出力する積算手段と、
この積算手段による出力符号と前記FFT処理により得られた周波数オフセット量とを掛け合わせて符号をも含む周波数オフセットを出力する乗算手段と、
この符号をも含む周波数オフセットを基に前記位相差信号により基準搬送波信号を制御する周波数制御手段と、
を含むことを特徴とするPSK変調波キャリア再生回路。 - 前記レベル比較手段は、前記位相差信号をサンプリング周期だけ遅延する遅延回路と、この遅延出力と現在の位相差信号とをレベル比較して前記レベル差の符号情報を出力する比較回路とを有することを特徴とする請求項2または3記載のPSK変調波キャリア再生回路。
- 前記積算手段は前記レベル差の符号情報に応じてアップ/ダウンカウントをなすカウンタを有し、このカウンタの値に応じて前記周波数オフセット量の符号を出力するようにしたことを特徴とする請求項4記載のPSK変調波キャリア再生回路。
- 前記周波数制御手段は前記位相差信号に応じて前記基準搬送波信号を制御するフェイズロックドループ回路を有しており、前記位相差信号に代えて前記符号をも含む周波数オフセットに応じて前記基準搬送波信号を制御する切替え制御手段を更に含むことを特徴とする請求項3〜5いずれか記載のPSK変調波キャリア再生回路。
- 前記切替え制御手段は、初期時には前記符号をも含む周波数オフセットにより前記基準搬送波信号を制御し、所定期間経過後に前記位相差信号とその直前の前記符号をも含む周波数オフセットとの加算信号により前記基準搬送波信号を制御するようにしたことを特徴とする請求項6記載のPSK変調波キャリア再生回路。
- 前記切替え制御手段は、前記所定期間経過直後の前記符号をも含む周波数オフセットを記憶するレジスタを有し、このレジスタの出力と前記位相差信号との加算信号により前記基準搬送波信号を制御するようにしたことを特徴とする請求項7記載のPSK変調波キャリア再生回路。
- 前記切替え制御手段は、前記位相差信号を所定時間積算してその積算値が所定閾値に達した時に前記符号をも含む周波数オフセットに応じて前記基準搬送波信号を制御するよう切替えることを特徴とする請求項8記載のPSK変調波キャリア再生回路。
- 入力PSK変調波を一対の直交基準搬送波信号で同期検波して直交2成分のベースバンド信号を得、この直交2成分のベースバンド信号の位相差を検出してこの位相差信号に基き前記基準搬送波信号の周波数及び位相制御をなすようにしたPSK変調波キャリア再生方法であって、 前記位相差信号の高速フーリエ変換(FFT)処理を行って前記基準搬送波信号のオフセット量を検出するFFT処理ステップと、
前記位相差信号の傾きを検出してこの傾きに応じて前記オフセット量の符号を検出する符号検出ステップと、
前記オフセット量と前記符号とを乗算する乗算ステップと、
を含み、この乗算結果により前記基準搬送波信号の周波数及び位相制御をなすようにしたことを特徴とするPSK変調波キャリア再生方法。 - 前記符号検出ステップは、前記位相差信号の各サンプル値の前後の信号レベルを夫々比較してレベル差の符号情報を出力するレベル比較ステップと、この信号レベル差の符号情報を積算してこの積算結果に基き前記周波数オフセット量の符号を出力する積算ステップとを有することを特徴とする請求項10記載のPSK変調波キャリア再生方法。
- 入力PSK搬送波信号を基準搬送波信号で同期検波して直交2成分のベースバンド信号を出力するステップと、
この直交2成分のベースバンド信号の各々をサンプリングしてディジタル信号に変換するステップと、
このディジタル化した直交2成分ベースバンド信号の位相差信号を出力するステップと、
この位相差信号を高速フーリエ変換(FFT)処理を用いて周波数オフセット量を検出するFFT処理ステップと、
前記位相差信号の各サンプル値の前後の信号レベルを夫々比較してレベル差の符号情報を出力するレベル比較ステップと、
この信号レベル差の符号情報を積算してこの積算結果に基き前記周波数オフセット量の符号を出力する積算ステップと、
この積算手段による出力符号と前記FFT処理により得られた周波数オフセット量とを掛け合わせて符号をも含む周波数オフセットを出力する乗算ステップと、
この符号をも含む周波数オフセットを基に前記位相差信号により基準搬送波信号を制御する周波数制御ステップと、
を含むことを特徴とするPSK変調波キャリア再生方法。 - 前記レベル比較ステップは、前記位相差信号を連続する所定数のサンプル値を取込むステップと、隣接するサンプル値同士をレベル比較するステップとを有しており、前記積算ステップは、このレベル比較による大小に応じてカウンタのアップダウンカウントの制御をなすステップを有し、このカウンタ値の符号を前記周波数オフセット量の符号とすることを特徴とする請求項11または12記載のPSK変調波キャリア再生方法。
- 前記周波数制御ステップは、前記基準搬送波信号を制御するフェイズロックドループ回路の位相制御信号として、前記位相差信号に代えて前記符号をも含む周波数オフセットに応じて前記基準搬送波信号を制御する切替え制御ステップを更に含むことを特徴とする請求項12または13記載のPSK変調波キャリア再生方法。
- 前記切替え制御ステップは、初期時には前記符号をも含む周波数オフセットにより前記基準搬送波信号を制御し、所定期間経過後に前記位相差信号とその直前の前記符号をも含む周波数オフセットとの加算信号により前記基準搬送波信号を制御するようにしたことを特徴とする請求項14記載のPSK変調波キャリア再生方法。
- 前記切替え制御ステップは、前記所定期間経過直後の前記符号をも含む周波数オフセットを記憶するレジスタの出力と前記位相差信号との加算信号により前記基準搬送波信号を制御するようにしたことを特徴とする請求項15記載のPSK変調波キャリア再生方法。
- 前記切替え制御ステップは、前記位相差信号を所定時間積算してその積算値が所定閾値に達した時に前記符号をも含む周波数オフセットに応じて前記基準搬送波信号を制御するよう切替えることを特徴とする請求項16記載のPSK変調波キャリア再生方法。
- 入力PSK変調波を一対の直交基準搬送波信号で同期検波して直交2成分のベースバンド信号を得、この直交2成分のベースバンド信号の位相差を検出してこの位相差信号に基き前記基準搬送波信号の周波数及び位相制御をなすようにしたPSK変調波キャリア再生方法の制御プログラムを記録した記録媒体であって、
前記プログラムは、
前記位相差信号の高速フーリエ変換(FFT)処理を行って前記基準搬送波信号のオフセット量を検出するFFT処理ステップと、
前記位相差信号の傾きを検出してこの傾きに応じて前記オフセット量の符号を検出する符号検出ステップと、
前記オフセット量と前記符号とを乗算する乗算ステップと、
を含み、この乗算結果により前記基準搬送波信号の周波数及び位相制御をなすようにしたことを特徴とする記録媒体。 - 入力PSK搬送波信号を基準搬送波信号で同期検波して直交2成分のベースバンド信号を出力するステップと、
この直交2成分のベースバンド信号の各々をサンプリングしてディジタル信号に変換するステップと、
このディジタル化した直交2成分ベースバンド信号の位相差信号を出力するステップと、
この位相差信号を高速フーリエ変換(FFT)処理を用いて周波数オフセット量を検出するFFT処理ステップと、
前記位相差信号の各サンプル値の前後の信号レベルを夫々比較してレベル差の符号情報を出力するレベル比較ステップと、
この信号レベル差の符号情報を積算してこの積算結果に基き前記周波数オフセット量の符号を出力する積算ステップと、
この積算手段による出力符号と前記FFT処理により得られた周波数オフセット量とを掛け合わせて符号をも含む周波数オフセットを出力する乗算ステップと、
この符号をも含む周波数オフセットを基に前記位相差信号により基準搬送波信号を制御する周波数制御ステップと、
を含むPSK変調波キャリア再生方法の制御プログラムを記録した記録媒体。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27412398A JP4009373B2 (ja) | 1998-09-29 | 1998-09-29 | Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP27412398A JP4009373B2 (ja) | 1998-09-29 | 1998-09-29 | Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2000106578A JP2000106578A (ja) | 2000-04-11 |
JP4009373B2 true JP4009373B2 (ja) | 2007-11-14 |
Family
ID=17537351
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP27412398A Expired - Fee Related JP4009373B2 (ja) | 1998-09-29 | 1998-09-29 | Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP4009373B2 (ja) |
Families Citing this family (4)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4520387B2 (ja) * | 2005-08-29 | 2010-08-04 | 日本電信電話株式会社 | 直交誤差自動補償回路 |
JP4849329B2 (ja) * | 2006-10-06 | 2012-01-11 | ソニー株式会社 | 受信装置および受信方法、並びに、プログラム |
JP6365818B2 (ja) * | 2014-02-28 | 2018-08-01 | 日本電気株式会社 | 信号変換装置及びシンボルタイミング検出方法 |
CN114499702B (zh) * | 2022-03-28 | 2022-07-12 | 成都锢德科技有限公司 | 一种便携式实时信号采集分析识别系统 |
-
1998
- 1998-09-29 JP JP27412398A patent/JP4009373B2/ja not_active Expired - Fee Related
Also Published As
Publication number | Publication date |
---|---|
JP2000106578A (ja) | 2000-04-11 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
KR970007618B1 (ko) | 자동 주파수 제어(afc)회로 | |
JP3414052B2 (ja) | 位相変調信号復調方式 | |
EP0805560A2 (en) | Digital PLL circuit and initial setting method | |
EP2249534A1 (en) | Phase synchronization device and phase synchronization method | |
JP4009373B2 (ja) | Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 | |
US7277499B2 (en) | Additive DC component detection included in an input burst signal | |
JP3663565B2 (ja) | 搬送波再生回路 | |
JP2985957B1 (ja) | 位相比較器及びデジタル式位相同期回路 | |
JP3262608B2 (ja) | インパルス性雑音除去装置 | |
JP3552183B2 (ja) | 搬送波再生方法および装置 | |
JP3819592B2 (ja) | 64qam、256qam変調解析方法 | |
JP3481486B2 (ja) | ディジタル復調装置 | |
JP3540393B2 (ja) | コスタスループ | |
JP3252670B2 (ja) | Psk搬送波信号再生装置 | |
JP2001007875A (ja) | 直交検波受信機における復調方法及び復調回路 | |
JP3702281B2 (ja) | データ識別装置 | |
JP3185725B2 (ja) | 搬送波再生回路 | |
JP2555140B2 (ja) | サンプリング位相制御装置 | |
JP3410841B2 (ja) | 位相変調波キャリア再生回路 | |
KR100290869B1 (ko) | 복조기의주파수오프셋부호판별장치 | |
JP3665285B2 (ja) | 周波数偏差検出方法および周波数偏差検出器 | |
JPH0744576B2 (ja) | バースト信号復調装置 | |
JPH07226781A (ja) | 位相誤差検出回路およびクロック再生回路 | |
JP3616583B2 (ja) | 復調器および無線装置 | |
JPH04103221A (ja) | 自動周波数制御回路 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20050804 |
|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20070425 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20070508 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20070709 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20070821 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070903 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R150 | Certificate of patent or registration of utility model |
Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
S531 | Written request for registration of change of domicile |
Free format text: JAPANESE INTERMEDIATE CODE: R313531 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100907 Year of fee payment: 3 |
|
R350 | Written notification of registration of transfer |
Free format text: JAPANESE INTERMEDIATE CODE: R350 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110907 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120907 Year of fee payment: 5 |
|
LAPS | Cancellation because of no payment of annual fees |