JP3702281B2 - データ識別装置 - Google Patents
データ識別装置 Download PDFInfo
- Publication number
- JP3702281B2 JP3702281B2 JP2003176301A JP2003176301A JP3702281B2 JP 3702281 B2 JP3702281 B2 JP 3702281B2 JP 2003176301 A JP2003176301 A JP 2003176301A JP 2003176301 A JP2003176301 A JP 2003176301A JP 3702281 B2 JP3702281 B2 JP 3702281B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- circuit
- output
- oscillation frequency
- data identification
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Landscapes
- Digital Transmission Methods That Use Modulated Carrier Waves (AREA)
Description
【発明の属する技術分野】
この発明はデータ識別装置に関し、特にたとえば、BPSK変調信号の復調信号に所定データが含まれるか否かを識別するデータ識別装置に関する。
【0002】
【従来の技術】
BPSK変調信号を復調するためのコスタスループの一例が、「スペクトラム拡散通信方式」(R.C.Dixon 著、立野敏他訳、ジャテック出版)のp.166〜p.168に記載されている。このコスタスループ1を図16を参照して説明すると、BPSK変調信号は、乗算器2aでVCO(Voltage Controlled Oscillator)3からの発振周波数信号と乗算されるとともに、乗算器2bで、90°移相回路4によって移相された発振周波数信号と乗算される。乗算器2aおよび2bからの出力は、その後低域通過フィルタ(LPF)5aおよび5bで高周波成分を除去され、LPF5aからの出力がBPSK復調信号として出力されるとともに、LPF5aおよび5bの出力が乗算器2cで乗算される。そして、乗算器2cからの出力がループフィルタ6を経てVCO3に与えられ、これによってVCO3の発振周波数が制御される。
【0003】
BPSK変調信号は±A cos(ωt)で表され、VCO3の出力は cos(ωt+Δ)と表される。なおΔは移相誤差である。これによって、乗算器2aの出力は±A( cosΔ+ cos(2ωt+Δ))/2となり、これをLPF5aに通すと、高周波成分が除去され、±A cosΔ/2が残る。この成分は、Δ→0となることによって±A/2となり、復調データとなる。一方、LPF5bの出力は、上述と同様に考えて± sinΔ/2となる。LPF5aおよび5bの出力を乗算器2cで乗算すると、乗算結果は sin(2Δ)/4となる。したがって、Δが小さいときは sin(2Δ)/4≒Δ/2と近似され、VCO3をΔ→0となるように制御することができる。なお、ループフィルタ6には制御系の定数が設定される。
【0004】
【発明が解決しようとする課題】
このようなコスタスループ1はアナログ回路で構成されることが多いため、集積回路化することが困難であった。また、アナログ回路であるため、煩雑な回路調整が必要となるとともに、回路が温度変化の影響を受け易いという問題点もあった。
【0005】
それゆえに、この発明の主たる目的は、ディジタル回路で構成されたコスタスループに適したデータ識別回路を提供することである。
【0006】
【課題を解決するための手段】
本発明は、BPSK復調されたディジタル信号に含まれる「0」および「1」の少なくとも一方の数を検出する検出手段と、前記検出手段による検出結果に応じて前記BPSK復調されたディジタル信号の復調前の信号に振幅変調された信号が含まれていたか否かを判別する判別手段と、を備え、前記判別手段は、前記検出手段により検出された「0」の数、又は「1」の数が所定値以上の場合、前記復調前の信号に前記振幅変調された信号が含まれていたと判別する、データ識別装置である。
【0007】
本発明では、たとえばRDS(Radio Data System) 信号のBPSK変調信号の復調されたRDS信号の所定長に含まれる「0」および「1」が、たとえば第1カウンタおよび第2カウンタでカウントされ、第1カウンタおよび第2カウンタのいずれか一方のカウント値が所定値より大きいかどうか判別回路で判別される。そして、所定値より大きければ、RDS信号にたとえばARI(Autofahrer Rundfunk Imformations)信号が含まれるとして、判別回路からたとえばハイレベル信号が出力される。
【0008】
【発明の実施の形態】
図1を参照して、本発明の実施の形態のコスタスループ10は、コンパレータ12を含む。このコンパレータ12によってRDS信号のBPSK変調信号が基準電圧と比較されることによって、BPSK変調信号が2値化される。2値化されたBPSK変調信号は、D−FF回路14aおよび14bに与えられる。D−FF回路14aに与えられたBPSK変調信号は、VCO16から出力された発振周波数信号によってラッチされ、D−FF回路14bに与えられたBPSK変調信号は、VCO16から出力されかつ90°移相器18で移相された発振周波数信号によってラッチされる。D−FF回路14aからの出力信号は、復調信号(RDS信号)として出力されるとともに位相比較器20に与えられ、D−FF回路14bからの出力は、位相比較器20に与えられる。位相比較器20にはまた、VCO16から出力された発振周波数信号,90°移相器18から出力された発振周波数信号および2値化されたBPSK変調信号が与えられる。これらの信号に基づいて位相比較器20から位相比較結果が出力され、これがループフィルタ22を経てVCO16に与えられ、これによってVCO16の発振周波数が制御される。
【0009】
なお、この実施の形態では、VCO16から第1発振周波数信号を取り出し、90°移相器18から第2発振周波数信号を取り出すようにした。しかしながら、1つのVCOからの発振周波数信号をたとえば分周器に与え、この分周器から第1発振周波数信号および第2発振周波数信号を取り出すようにしてもよい。
【0010】
位相比較器20の構成を図2に示す。位相比較器20は、図5(C)に示す高速パルスによってインクリメントされかつ図5(B)に示す90°移相器18からの発振周波数信号によってリセットされるカウンタ24aを含み、このカウンタ24aのカウント値がD−FF回路26aに与えられる。D−FF回路26aにはまた、図5(A)に示すBPSK変調信号のエッジのうち90°移相器18から発振周波数信号が入力された直後のエッジのみを選択するエッジ選択器28からの選択信号が与えられ、これによってカウント値がラッチされる。したがって、ラッチされたカウント値は発振周波数信号とその発振周波数信号直後のBPSK変調信号のエッジとの間の高速パルス数(この場合は「2」)となる。なお、発振周波数信号の入力直後のエッジのみを選択することとしたのは、BPSK変調信号の周波数は発振周波数の2倍であり、カウント値のラッチに用いることができないエッジが存在するからである。D−FF回路26aでラッチされたカウント値は加算器29で定数0.5と加算され、加算結果が選択回路30に与えられる。なお、加算器28で定数0.5を加算するのは、BPSK変調信号のエッジと高速パルスとは同期しておらず、エッジは平均的に高速パルスと高速パルスとの真中に存在すると考えられるからである。
【0011】
位相比較器20はまた、図6(C)に示す高速パルスによってインクリメントされかつ図6(A)に示すBPSK変調信号によってリセットされるカウンタ24bを含み、このカウンタ24bのカウント値が、D−FF回路26bで図6(B)に示す90°移相器18からの発振周波数信号によってラッチされる。したがって、ラッチされたカウント値は、BPSK変調信号のエッジと当該エッジ直後の90°移相器18からの発振周波数信号との間の高速パルス数(この場合は「3」)となる。そして、減算器32で、ラッチされたカウント値から0.5が減算され、減算された値の符号が符号反転回路34で反転され、反転された値が選択回路30に与えられる。なお、減算器32で0.5を減算するのは上述と同じ理由による。また、符号を反転させるのは、上述の図5(A)〜(C)の場合と比べて位相制御を逆にする必要があるからである。
【0012】
一方、EXOR回路36にはラッチ回路14aおよび14bからの出力信号が与えられ、排他的論理和をとられる。したがって、図7(A)および(C)からわかるように発振周波数信号の位相がBPSK変調信号よりも進んでいるときは、EXOR回路36からは「0」が出力され、図7(A)および(D)からわかるように発振周波数の位相がBPSK変調信号よりも遅れているときは、EXOR回路36からは「1」が出力される。そしてEXOR回路36の出力が、D−FF回路26cでVCO16からの発振周波数信号によってラッチされる。D−FF回路26cの出力はその後選択回路30に与えられ、これによって加算器28および符号反転器34から選択回路30に与えられた信号のいずれかが選択される。すなわち、D−FF回路38からの出力が「0」であれば加算器28からの出力信号が出力され、D−FF回路38からの出力が「1」であれば符号反転器34からの出力信号が出力される。選択回路30からの出力信号はその後、VCO16からの発振周波数信号によってラッチされるD−FF回路26dを経て位相比較結果として出力される。
【0013】
ループフィルタ22の構成を図3に示す。入力された位相比較結果は加算器38aおよび割算器40に与えられる。割算器40では位相比較結果が1/R2され、割算器40からの出力が加算器38bに与えられる。加算器38bにはまた、VCO16からの発振周波数信号によって加算器38bからの加算結果をラッチするD−FF回路42の出力が与えられ、これによって割算器40の出力が積分される。D−FF回路42からの出力はその後加算器38aで位相比較結果と加算され、加算器38aから加算結果の符号のみが出力される。
【0014】
このループフィルタ22をアナログループフィルタより類推して説明する。アナログループフィルタの伝達関数を
【0015】
【数1】
【0016】
とする。ループフィルタ22はディジタルフィルタであるため、数1を双1次変換すると、伝達関数は数2で表される。
【0017】
【数2】
【0018】
なお、Tはサンプリング周期である。ここで、分子の1+Z-1は、或るサンプリング時刻の値とその次のサンプリング時刻の値の足し算を意味するが、その値の差は少ないと考え、1+Z-1≒2とする。その結果、数2は数3で表される。
【0019】
【数3】
【0020】
ここで、R2/R1=1およびT/R1C=1/R2となるように定数を決めると、1/(1−Z-1)は入力を順次積分するディジタル積分となるので、ループフィルタ22では入力と入力をR2で割ったもののディジタル積分の出力とが加算される。
【0021】
VCO16の構成を図4に示す。選択回路44には定数19019および18981が与えられ、ループフィルタ22からの出力によってこの定数のいずれか一方が選択される。すなわち、ループフィルタから出力される符号が+であれば定数19019が選択され、符号が−であれば定数18981が選択される。一方、定数250は加算器46に与えられ、ここでD−FF回路48からの出力と定数250とが加算される。選択回路44による選択結果および加算回路46による加算結果は演算器50に与えられ、演算器50で両者が比較される。そして、選択結果>加算結果であれば端子Aから加算結果がそのまま出力されるとともに端子Bからローレベル信号が出力され、選択結果≦加算結果であれば、端子Aから加算結果−選択結果が出力されるとともに端子Bからハイレベル信号が出力される。なお、D−FF回路48は高速パルスによって演算器50からの出力をラッチする。
【0022】
VCO16の動作原理を説明する。定数NをモジュロN/fで順次加算することとすると、桁上げが起きる周波数はfとなる。したがって、モジュロ(N/f+Δ)およびモジュロ(N/f−Δ)を用意し、入力に従ってどちらかを選択するようにすると、1/(1/f+Δ/N)≒f−Δ/Nおよび1/(1/f−Δ/N)≒f+Δ/Nの2種類の周波数を得ることができる。位相を進ませたい場合はf+Δ/Nを選択し、遅らせたい場合はf−Δ/Nを選択すればよい。
【0023】
VCO16の動作を、データ転送速度を1bps、キャリア周波数を24Hz、高速パルスを1824Hzとして説明する。高速パルスの周波数は1824Hzなので、選択回路44で定数19019が選択されたときは、発振周波数は1824×250/19019≒23.976Hzとなり、選択回路で定数18981が選択されたときは、発振周波数は1824×250/18981≒24.024Hzとなる。したがって、位相を進ませるときは定数18981を選択し、位相を遅らせるときは19019を選択すればよい。なお、90°移相器18は遅延回路で構成され、1/(24×4)秒の遅延で24Hzに対する90°移相となる。
【0024】
このように、VCO16の発振周波数を制御することによって、図8(A)に示す2値化BPSK変調信号のエッジと図8(B)に示す発振周波数信号の90°移相成分との位相タイミングが合えば、VCO16からの発振周波数信号の位相タイミングはBPSK変調信号のキャリアの半波の中央と一致する。したがって、図8(A)に示すBPSK変調信号をD−FF回路14aに与え、VCO16からの発振周波数信号でラッチすれば、図8(C)に示すように正しいデータが復調される。
【0025】
この実施形態によれば、コスタスループ10をディジタル回路によって構成することができるため、コスタスループ10を集積回路化することができ、煩雑な回路調整が不要となるとともに温度変化の影響を抑えることができる。さらに、従来のアナログによるコスタスループのようにLPFを設ける必要がないため、部品点数を少なくすることができる。
【0026】
なお、この実施形態では、図3に示す割算器40の値を1/R2として説明したが、この割算値が1/2M (Mは整数)であれば、図9に示すように割算器40の出力をMSBよりmビットずらして入力すればよい。また、図3において加算器38bの出力の絶対値が大きくなりすぎると、オーバフローする可能性が出てくる。したがって、オーバフローをなくすためには、図10に示すように加算器38bの出力の絶対値がオーバフローしたことを検出するオーバフロー検出回路52およびゲート54を設け、オーバフロー検出回路52でオーバフローが検出されたときは、発振周波数信号がゲート54を通過しないようにすればよい。
【0027】
さらにまた、位相比較器20の構成を簡略化するために、位相比較器20を図11に示すようにEXOR回路36,D−FF回路26cおよびD−FF回路26cの出力「0」を+1に変換し、「1」を−1に変換する変換回路56によって構成し、EXOR回路36に上述と同様にラッチ回路14aおよび14bからの出力を与え、変換回路56の出力に基づいてVCO16を制御するようにしてもよい。すなわち、D−FF回路26cの出力が「0」であれば、発振周波数信号の位相が進んでいるとして、変換回路56の出力「+1」に基づいて位相を遅らせ、D−FF回路26cの出力が「−1」であれば、発振周波数信号の位相が遅れているとして、変換回路56の出力「−1」に基づいて位相を進ませればよい。
【0028】
ARI信号はRDS信号の3倍の振幅をもち、RDS信号とは直交の関係にある。したがって、両信号は数4で表される。
【0029】
【数4】
【0030】
ここで±A cos(ωt)がRDS信号であり、3A sin(ωt)がARI信号である。このような式で表される信号を図16に示す従来のコスタスループ1に与えると、VCO3の出力は sin(ωt)(または− sin(ωt))となり、乗算器2bの出力がデータとなる。したがって、ARI信号がないときは乗算器2aの出力からデータをとり、ARI信号があるときは乗算器2bの出力からデータをとる必要があり、そのためにARI信号の有無の判定が必要となる。そして、ARI信号の有無の判定にあたっては、従来は乗算器2aの出力レベルによって判定していた。すなわち、ARI信号がないときは乗算器2aの出力は±Aであり、ARI信号がないときは乗算器2aの出力は±3Aであるため、このレベルによってARI信号の有無を判定していた。
【0031】
しかし、図1に示す実施形態のコスタスループ10では、BPSK変調信号をコンパレータ12によって2値化するため、D−FF回路14aの出力レベルが一定になってしまい、レベルによってARI信号の有無を判定することはできなかった。図12に示すこの実施の形態例のデータ識別装置60は、このような問題点を解決するためのものである。
【0032】
図1に示すコスタスループ10から出力された図13(A)に示す復調信号は、クロック再生回路62に与えられ、これによってクロック再生回路62から復調信号に同期した図13(B)に示すようなクロックが再生される。クロック再生回路62から再生されたクロックはパルス発生回路64に与えられ、パルス発生回路64からはクロックが4回与えられる毎に図13(C)に示すパルスが出力される。クロック再生回路62からのクロックとパルス発生回路64からのパルスとは、カウンタ66aおよび66bに与えられ、カウンタ66aおよび66bは、クロックによってインクリメントされるとともに、パルスによってリセットされる。また、復調信号はカウントイネーブル信号としてカウンタ66aおよび66bに与えられる。そして、カウンタ66aでは復調信号が「1」であるときカウントがイネーブルされ、カウンタ66bでは復調信号が「0」であるときカウントがイネーブルされる。
【0033】
カウンタ66aおよび66bから出力されたカウント値は、D−FF回路68aおよび68bでパルス発生回路64からのパルスによってラッチされる。したがって、D−FF回路68aおよび68bでそれぞれラッチされたカウント値は、パルスとパルスとの間における「1」および「0」の数となる。D−FF回路68aおよび68bでラッチされたカウント値はそれぞれ判定器70aおよび70bに与えられ、判定器70aおよび70bで「1」および「0」の数が所定値以上であるかどうか判定される。そして、所定値以上であればハイレベルの信号が出力され、OR回路72に与えられる。したがって、「1」および「0」のいずれか一方の数が所定値より大きければ、OR回路72からハイレベル信号が出力され、「1」および「0」の数のいずれもが所定値よりも小さければOR回路72からはローレベル信号が出力される。
【0034】
このように、復調信号に含まれる「1」および「0」の数に応じてデータを識別することとしたのは、復調信号にARI信号が含まれていなければ復調信号の「0」と「1」の数は同じであるが、復調信号にARI信号が含まれるときは、その部分の復調信号は「0」か「1」だけとなるからである。ただし、実際にはデータの誤りがあるため、復調信号に含まれる「1」または「0」の数が所定値以上であればARI信号が含まれていると判定する。
【0035】
図14を参照して、他の実施の形態例のデータ識別装置60は、シフトレジスタ74を含む。このシフトレジスタ74はクロック再生回路62から再生されたクロックに従ってデータを取り込むとともに取り込んだデータをシフトさせる。論理回路76は、シフトレジスタ内の「0」および「1」の数に応じてハイレベルまたはローレベルの信号を出力する。すなわち、図15に示すようにシフトレジスタ74内のデータに応じた信号、つまりデータが「1」のときハイレベルとなりデータが「0」のときローレベルとなる信号が、AND回路78およびNAND回路80に与えられ、AND回路78およびNAND回路80の出力信号がOR回路82を経て出力される。したがって、シフトレジスタ74内の数字が全て「1」であるかまたは全て「0」であるとき論理回路76からハイレベル信号が出力され、1つでも異なる数字が含まれていれば論理回路76からローレベル信号が出力される。
【0036】
これらの実施形態によれば、ディジタル回路だけでARI信号の有無が判定できるので、ディジタル方式のコスタスループに適用でき、またデータ識別装置を集積回路化することができる。なお、この実施形態では、RDS信号およびARI信号を用いて説明したが、この発明はこの場合に限らず、信号に含まれる「1」および「0」の数によって識別されるあらゆる信号に適用できることはもちろんである。
【0037】
【発明の効果】
本発明によれば、復調信号の所定長に含まれる「0」および「1」の数によってデータが識別されるので、復調された信号に含まれるデータを識別することができる。
【図面の簡単な説明】
【図1】本発明の実施形態を説明するブロック図である。
【図2】図1装置の一部を示すブロック図である。
【図3】図1装置の他の一部を示すブロック図である。
【図4】図1装置のその他の一部を示すブロック図である。
【図5】図1装置の動作の一部を示すタイミング図である。
【図6】図1装置の動作の一部を示すタイミング図である。
【図7】(A)はBPSK変調信号を示す波形図であり、(B)〜(D)は発振周波数信号を示す波形図である。
【図8】(A)はBPSK変調信号を示す波形図であり、(B)は発振周波数信号を示す波形図であり、(C)は復調信号を示す波形図である。
【図9】本発明の実施形態の他の一部を示すブロック図である。
【図10】本発明の実施形態の他の一部を示すブロック図である。
【図11】本発明の実施形態の他の一部を示すブロック図である。
【図12】本発明の実施形態のデータ識別装置を示すブロック図である。
【図13】(A)はBPSK変調信号を示す波形図であり、(B)は再生クロックを示す波形図であり、(C)はパルスを示す波形図である。
【図14】本発明の実施形態の他のデータ識別装置を示すブロック図である。
【図15】図12装置の一部を示すブロック図である。
【図16】従来技術を示すブロック図である。
【符号の説明】
10 …コスタスループ
12 …コンパレータ
14a,14b,26a〜26d,42,48,68a,68b …D−FF回路
16 …VCO
18 …90°移相器
20 …位相比較器
22 …ループフィルタ
60 …データ識別装置
62 …クロック再生回路
64 …パルス発生回路
66a,66b …カウンタ
Claims (5)
- BPSK復調されたディジタル信号に含まれる「0」および「1」の少なくとも一方の数を検出する検出手段と、
前記検出手段による検出結果に応じて前記BPSK復調されたディジタル信号の復調前の信号に振幅変調された信号が含まれていたか否かを判別する判別手段と、を備え、
前記判別手段は、
前記検出手段により検出された「0」の数、又は「1」の数が所定値以上の場合、前記復調前の信号に前記振幅変調された信号が含まれていたと判別する、データ識別装置。 - 前記判別手段は、
前記検出手段により検出された「0」の数、及び、「1」の数のいずれもが前記所定値未満の場合、前記復調前の信号はBPSK変調信号であったと判別する、請求項1記載のデータ識別装置。 - 前記振幅変調された信号は、前記BPSK変調信号に直交することを特徴とする、請求項2記載のデータ識別装置。
- 前記振幅変調された信号はARI信号であることを特徴とする、請求項1記載のデータ識別装置。
- 前記振幅変調された信号はARI信号であり、前記BPSK変調信号はRDS信号であることを特徴とする、請求項2記載のデータ識別装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176301A JP3702281B2 (ja) | 2003-06-20 | 2003-06-20 | データ識別装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2003176301A JP3702281B2 (ja) | 2003-06-20 | 2003-06-20 | データ識別装置 |
Related Parent Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP26657994A Division JP3540393B2 (ja) | 1994-10-31 | 1994-10-31 | コスタスループ |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2003333114A JP2003333114A (ja) | 2003-11-21 |
JP3702281B2 true JP3702281B2 (ja) | 2005-10-05 |
Family
ID=29707582
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2003176301A Expired - Lifetime JP3702281B2 (ja) | 2003-06-20 | 2003-06-20 | データ識別装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3702281B2 (ja) |
-
2003
- 2003-06-20 JP JP2003176301A patent/JP3702281B2/ja not_active Expired - Lifetime
Also Published As
Publication number | Publication date |
---|---|
JP2003333114A (ja) | 2003-11-21 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP3414052B2 (ja) | 位相変調信号復調方式 | |
CA2061524C (en) | Phase/frequency comparator for timing recovering circuit | |
JP3669796B2 (ja) | ディジタルpll回路 | |
JP3702281B2 (ja) | データ識別装置 | |
JP3540393B2 (ja) | コスタスループ | |
JP3553286B2 (ja) | Fsk復調回路 | |
JPH04286248A (ja) | ベースバンド遅延検波器 | |
US4760344A (en) | Phase shift keying signal demodulation method and apparatus | |
EP0234900B1 (en) | Phase detecting circuit | |
JP4009373B2 (ja) | Psk変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 | |
JP2005210436A (ja) | キャリア周波数検出方法 | |
JPH11146028A (ja) | 搬送波再生回路 | |
US6914945B2 (en) | Clock recovery circuit | |
JP2536428B2 (ja) | 同期検出回路 | |
JP3462786B2 (ja) | デジタル復調装置 | |
JPH10229423A (ja) | タイミング再生回路及びこれを用いた復調器 | |
JP2013126224A (ja) | クロックリカバリ回路、これを含むデジタル復調回路、クロックリカバリ方法及びこれを含むデジタル復調方法 | |
KR100290869B1 (ko) | 복조기의주파수오프셋부호판별장치 | |
JPH0334705B2 (ja) | ||
JP3097582B2 (ja) | 周波数掃引回路 | |
US7558339B2 (en) | Asynchronous ZCD demodulator/decoder | |
JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
JPH04113747A (ja) | 遅延検波器 | |
JPH0795257A (ja) | 同期検波復調装置の搬送波再生回路 | |
JPH0983597A (ja) | Psk搬送波信号再生装置 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A977 | Report on retrieval |
Free format text: JAPANESE INTERMEDIATE CODE: A971007 Effective date: 20040823 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20040831 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041101 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20041210 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20050215 |
|
A521 | Written amendment |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20050415 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20050705 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20050715 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20080722 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090722 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100722 Year of fee payment: 5 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110722 Year of fee payment: 6 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120722 Year of fee payment: 7 |
|
FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130722 Year of fee payment: 8 |
|
EXPY | Cancellation because of completion of term |