JP3540393B2 - コスタスループ - Google Patents
コスタスループ Download PDFInfo
- Publication number
- JP3540393B2 JP3540393B2 JP26657994A JP26657994A JP3540393B2 JP 3540393 B2 JP3540393 B2 JP 3540393B2 JP 26657994 A JP26657994 A JP 26657994A JP 26657994 A JP26657994 A JP 26657994A JP 3540393 B2 JP3540393 B2 JP 3540393B2
- Authority
- JP
- Japan
- Prior art keywords
- signal
- oscillation frequency
- output
- frequency signal
- result
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Lifetime
Links
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L7/00—Arrangements for synchronising receiver with transmitter
- H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
- H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
- H04L7/0334—Processing of samples having at least three levels, e.g. soft decisions
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/18—Phase-modulated carrier systems, i.e. using phase-shift keying
- H04L27/22—Demodulator circuits; Receiver circuits
- H04L27/227—Demodulator circuits; Receiver circuits using coherent demodulation
- H04L27/2271—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals
- H04L27/2273—Demodulator circuits; Receiver circuits using coherent demodulation wherein the carrier recovery circuit uses only the demodulated signals associated with quadrature demodulation, e.g. Costas loop
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0024—Carrier regulation at the receiver end
- H04L2027/0026—Correction of carrier offset
- H04L2027/0028—Correction of carrier offset at passband only
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0053—Closed loops
- H04L2027/0057—Closed loops quadrature phase
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0067—Phase error detectors
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/0014—Carrier regulation
- H04L2027/0044—Control loops for carrier regulation
- H04L2027/0063—Elements of loops
- H04L2027/0069—Loop filters
Description
【０００１】
【産業上の利用分野】
この発明はコスタスループおよびデータ識別装置に関し、特にたとえば、ＢＰＳＫ変調信号を復調するコスタスループおよび復調信号に所定データが含まれるか否かを識別するデータ識別装置に関する。
【０００２】
【従来の技術】
ＢＰＳＫ変調信号を復調するためのコスタスループの一例が、「スペクトラム拡散通信方式」（R.C.Dixon 著、立野敏他訳、ジャテック出版）のp.１６６〜p.１６８に記載されている。このコスタスループ１を図１４を参照して説明すると、ＢＰＳＫ変調信号は、乗算器２ａでＶＣＯ(Voltage Controlled Oscillator)３からの発振周波数信号と乗算されるとともに、乗算器２ｂで、９０°移相回路４によって移相された発振周波数信号と乗算される。乗算器２ａおよび２ｂからの出力は、その後低域通過フィルタ（ＬＰＦ）５ａおよび５ｂで高周波成分を除去され、ＬＰＦ５ａからの出力がＢＰＳＫ復調信号として出力されるとともに、ＬＰＦ５ａおよび５ｂの出力が乗算器２ｃで乗算される。そして、乗算器２ｃからの出力がループフィルタ６を経てＶＣＯ３に与えられ、これによってＶＣＯ３の発振周波数が制御される。
【０００３】
ＢＰＳＫ変調信号は±Ａ cos（ωｔ）で表され、ＶＣＯ３の出力は cos（ωｔ＋Δ）と表される。なおΔは移相誤差である。これによって、乗算器２ａの出力は±Ａ（ cosΔ＋ cos（２ωｔ＋Δ））／２となり、これをＬＰＦ５ａに通すと、高周波成分が除去され、±Ａ cosΔ／２が残る。この成分は、Δ→０となることによって±Ａ／２となり、復調データとなる。一方、ＬＰＦ５ｂの出力は、上述と同様に考えて± sinΔ／２となる。ＬＰＦ５ａおよび５ｂの出力を乗算器２ｃで乗算すると、乗算結果は sin（２Δ）／４となる。したがって、Δが小さいときは sin（２Δ）／４≒Δ／２と近似され、ＶＣＯ３をΔ→０となるように制御することができる。なお、ループフィルタ６には制御系の定数が設定される。
【０００４】
【発明が解決しようとする課題】
このようなコスタスループ１はアナログ回路で構成されることが多いため、集積回路化することが困難であった。また、アナログ回路であるため、煩雑な回路調整が必要となるとともに、回路が温度変化の影響を受け易いという問題点もあった。
【０００５】
それゆえに、この発明の主たる目的は、容易に集積回路化することができるコスタスループを提供することである。
【０００６】
【課題を解決するための手段】
本発明は、変調信号をディジタル化するディジタル化手段、制御信号によって発振周波数が制御されかつ第１発振周波数信号および前記第１発振周波数信号に対して所定の位相差を有する第２発振周波数信号を出力する発振周波数信号出力手段、前記第１発振周波数信号によって制御され、前記ディジタル化された変調信号をラッチする第１取り出し手段、前記第２発振周波数信号によって制御され、前記ディジタル化された変調信号をラッチする第２取り出し手段、前記第１取り出し手段および前記第２取り出し手段の出力に基づいて前記ディジタル化された変調信号の位相と前記第２発振周波数信号の位相とを比較する位相比較手段、および前記位相比較手段による比較結果をフィルタリングするフィルタ手段を備え、前記フィルタ手段の出力を前記制御信号とするコスタスループであって、前記位相比較手段は、前記ディジタル化された変調信号のエッジを検出するエッジ検出手段、前記エッジ検出手段の出力と前記第１もしくは第２発振周波数信号との時間間隔をカウントするカウンタを含むことを特徴とする。
【０００７】
【作用】
本発明では、たとえばＲＤＳ(Radio Data System) 信号のＢＰＳＫ変調信号が、たとえばコンパレータによってたとえば２値化され、２値化されたＢＰＳＫ変調信号が、たとえばＶＣＯからの発振周波数信号によって第１取り出し手段としての第1ラッチ回路でラッチされるとともに、たとえば９０°移相器で移相された発振周波数信号によって第２取り出し手段としての第２ラッチ回路でラッチされる。このうち、第１ラッチ回路からの出力が復調信号（ＲＤＳ信号）となる。一方、たとえば位相比較器では、ＢＰＳＫ変調信号とＶＣＯから出力された発振周波数信号との位相差およびＢＰＳＫ変調信号と９０°移相された発振周波数信号との位相差のいずれかが、第１および第２ラッチ回路出力のたとえばＥＸＯＲ回路による演算結果に基づいて選択され、これが比較結果として出力される。
【０００８】
たとえばループフィルタでは、この比較結果のたとえば所定値による割算値がループフィルタに含まれるたとえばディジタル積分器で順次積分されるとともに、この積分結果と位相比較器からの比較結果とが加算され、加算結果がループフィルタ出力となる。ＶＣＯでは、このループフィルタ出力に従って第１定数および第２定数のいずれかが選択され、たとえばモジュロ加算器で、選択された第１定数または第２定数を法として第３定数がモジュロ加算される。さらに、モジュロ加算による桁上げがたとえば桁上げ検出器で検出され、桁上げ検出器の出力がＶＣＯの発振周波数信号となる。
【０００９】
【発明の効果】
本発明によれば、それぞれの回路をディジタル回路とすることができるので、コスタスループを集積回路化することができる。
【００１０】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１１】
【実施例】
図１を参照して、この実施例のコスタスループ１０は、コンパレータ１２を含む。このコンパレータ１２によってＲＤＳ信号のＢＰＳＫ変調信号が基準電圧と比較されることによって、ＢＰＳＫ変調信号が２値化される。２値化されたＢＰＳＫ変調信号は、Ｄ−ＦＦ回路１４ａおよび１４ｂに与えられる。Ｄ−ＦＦ回路１４ａに与えられたＢＰＳＫ変調信号は、ＶＣＯ１６から出力された発振周波数信号によってラッチされ、Ｄ−ＦＦ回路１４ｂに与えられたＢＰＳＫ変調信号は、ＶＣＯ１６から出力されかつ９０°移相器１８で移相された発振周波数信号によってラッチされる。Ｄ−ＦＦ回路１４ａからの出力信号は、復調信号（ＲＤＳ信号）として出力されるとともに位相比較器２０に与えられ、Ｄ−ＦＦ回路１４ｂからの出力は、位相比較器２０に与えられる。位相比較器２０にはまた、ＶＣＯ１６から出力された発振周波数信号，９０°移相器１８から出力された発振周波数信号および２値化されたＢＰＳＫ変調信号が与えられる。これらの信号に基づいて位相比較器２０から位相比較結果が出力され、これがループフィルタ２２を経てＶＣＯ１６に与えられ、これによってＶＣＯ１６の発振周波数が制御される。
【００１２】
なお、この実施例では、ＶＣＯ１６から第１発振周波数信号を取り出し、９０°移相器１８から第２発振周波数信号を取り出すようにした。しかしながら、１つのＶＣＯからの発振周波数信号をたとえば分周器に与え、この分周器から第１発振周波数信号および第２発振周波数信号を取り出すようにしてもよい。
位相比較器２０の構成を図２に示す。位相比較器２０は、図５（Ｃ）に示す高速パルスによってインクリメントされかつ図５（Ｂ）に示す９０°移相器１８からの発振周波数信号によってリセットされるカウンタ２４ａを含み、このカウンタ２４ａのカウント値がＤ−ＦＦ回路２６ａに与えられる。Ｄ−ＦＦ回路２６ａにはまた、図５（Ａ）に示すＢＰＳＫ変調信号のエッジのうち９０°移相器１８から発振周波数信号が入力された直後のエッジのみを選択するエッジ選択器２８からの選択信号が与えられ、これによってカウント値がラッチされる。したがって、ラッチされたカウント値は発振周波数信号とその発振周波数信号直後のＢＰＳＫ変調信号のエッジとの間の高速パルス数（この場合は「２」）となる。なお、発振周波数信号の入力直後のエッジのみを選択することとしたのは、ＢＰＳＫ変調信号の周波数は発振周波数の２倍であり、カウント値のラッチに用いることができないエッジが存在するからである。Ｄ−ＦＦ回路２６ａでラッチされたカウント値は加算器２９で定数０．５と加算され、加算結果が選択回路３０に与えられる。なお、加算器２８で定数０．５を加算するのは、ＢＰＳＫ変調信号のエッジと高速パルスとは同期しておらず、エッジは平均的に高速パルスと高速パルスとの真中に存在すると考えられるからである。
【００１３】
位相比較器２０はまた、図６（Ｃ）に示す高速パルスによってインクリメントされかつ図６（Ａ）に示すＢＰＳＫ変調信号によってリセットされるカウンタ２４ｂを含み、このカウンタ２４ｂのカウント値が、Ｄ−ＦＦ回路２６ｂで図６（Ｂ）に示す９０°移相器１８からの発振周波数信号によってラッチされる。したがって、ラッチされたカウント値は、ＢＰＳＫ変調信号のエッジと当該エッジ直後の９０°移相器１８からの発振周波数信号との間の高速パルス数（この場合は「３」）となる。そして、減算器３２で、ラッチされたカウント値から０．５が減算され、減算された値の符号が符号反転回路３４で反転され、反転された値が選択回路３０に与えられる。なお、減算器３２で０．５を減算するのは上述と同じ理由による。また、符号を反転させるのは、上述の図５（Ａ）〜（Ｃ）の場合と比べて位相制御を逆にする必要があるからである。
【００１４】
一方、ＥＸＯＲ回路３６にはラッチ回路１４ａおよび１４ｂからの出力信号が与えられ、排他的論理和をとられる。したがって、図７（Ａ）および（Ｃ）からわかるように発振周波数信号の位相がＢＰＳＫ変調信号よりも進んでいるときは、ＥＸＯＲ回路３６からは「０」が出力され、図７（Ａ）および（Ｄ）からわかるように発振周波数の位相がＢＰＳＫ変調信号よりも遅れているときは、ＥＸＯＲ回路３６からは「１」が出力される。そしてＥＸＯＲ回路３６の出力が、Ｄ−ＦＦ回路２６ｃでＶＣＯ１６からの発振周波数信号によってラッチされる。Ｄ−ＦＦ回路２６ｃの出力はその後選択回路３０に与えられ、これによって加算器２８および符号反転器３４から選択回路３０に与えられた信号のいずれかが選択される。すなわち、Ｄ−ＦＦ回路３８からの出力が「０」であれば加算器２８からの出力信号が出力され、Ｄ−ＦＦ回路３８からの出力が「１」であれば符号反転器３４からの出力信号が出力される。選択回路３０からの出力信号はその後、ＶＣＯ１６からの発振周波数信号によってラッチされるＤ−ＦＦ回路２６ｄを経て位相比較結果として出力される。
【００１５】
ループフィルタ２２の構成を図３に示す。入力された位相比較結果は加算器３８ａおよび割算器４０に与えられる。割算器４０では位相比較結果が１／Ｒ２され、割算器４０からの出力が加算器３８ｂに与えられる。加算器３８ｂにはまた、ＶＣＯ１６からの発振周波数信号によって加算器３８ｂからの加算結果をラッチするＤ−ＦＦ回路４２の出力が与えられ、これによって割算器４０の出力が積分される。Ｄ−ＦＦ回路４２からの出力はその後加算器３８ａで位相比較結果と加算され、加算器３８ａから加算結果の符号のみが出力される。
【００１６】このループフィルタ２２をアナログループフィルタより類推して説明する。アナログループフィルタの伝達関数を
【００１７】
【数１】
とする。ループフィルタ２２はディジタルフィルタであるため、数１を双１次変換すると、伝達関数は数２で表される。
【００１８】
【数２】
なお、Ｔはサンプリング周期である。ここで、分子の１＋Ｚ-1は、或るサンプリング時刻の値とその次のサンプリング時刻の値の足し算を意味するが、その値の差は少ないと考え、１＋Ｚ-1≒２とする。その結果、数２は数３で表される。
【００１９】
【数３】
ここで、Ｒ２／Ｒ１＝１およびＴ／Ｒ１Ｃ＝１／Ｒ２となるように定数を決めると、１／（１−Ｚ-1）は入力を順次積分するディジタル積分となるので、ループフィルタ２２では入力と入力をＲ２で割ったもののディジタル積分の出力とが加算される。
【００２０】
ＶＣＯ１６の構成を図４に示す。選択回路４４には定数１９０１９および１８９８１が与えられ、ループフィルタ２２からの出力によってこの定数のいずれか一方が選択される。すなわち、ループフィルタから出力される符号が＋であれば定数１９０１９が選択され、符号が−であれば定数１８９８１が選択される。一方、定数２５０は加算器４６に与えられ、ここでＤ−ＦＦ回路４８からの出力と定数２５０とが加算される。選択回路４４による選択結果および加算回路４６による加算結果は演算器５０に与えられ、演算器５０で両者が比較される。そして、選択結果＞加算結果であれば端子Ａから加算結果がそのまま出力されるとともに端子Ｂからローレベル信号が出力され、選択結果≦加算結果であれば、端子Ａから加算結果−選択結果が出力されるとともに端子Ｂからハイレベル信号が出力される。なお、Ｄ−ＦＦ回路４８は高速パルスによって演算器５０からの出力をラッチする。
【００２１】
ＶＣＯ１６の動作原理を説明する。定数ＮをモジュロＮ／ｆで順次加算することとすると、桁上げが起きる周波数はｆとなる。したがって、モジュロ（Ｎ／ｆ＋Δ）およびモジュロ（Ｎ／ｆ−Δ）を用意し、入力に従ってどちらかを選択するようにすると、１／（１／ｆ＋Δ／Ｎ）≒ｆ−Δ／Ｎおよび１／（１／ｆ−Δ／Ｎ）≒ｆ＋Δ／Ｎの２種類の周波数を得ることができる。位相を進ませたい場合はｆ＋Δ／Ｎを選択し、遅らせたい場合はｆ−Δ／Ｎを選択すればよい。
【００２２】
ＶＣＯ１６の動作を、データ転送速度を１ｂｐｓ、キャリア周波数を２４Ｈｚ、高速パルスを１８２４Ｈｚとして説明する。高速パルスの周波数は１８２４Ｈｚなので、選択回路４４で定数１９０１９が選択されたときは、発振周波数は１８２４×２５０／１９０１９≒２３．９７６Ｈｚとなり、選択回路で定数１８９８１が選択されたときは、発振周波数は１８２４×２５０／１８９８１≒２４．０２４Ｈｚとなる。したがって、位相を進ませるときは定数１８９８１を選択し、位相を遅らせるときは１９０１９を選択すればよい。なお、９０°移相器１８は遅延回路で構成され、１／（２４×４）秒の遅延で２４Ｈｚに対する９０°移相となる。
【００２３】
このように、ＶＣＯ１６の発振周波数を制御することによって、図８（Ａ）に示す２値化ＢＰＳＫ変調信号のエッジと図８（Ｂ）に示す発振周波数信号の９０°移相成分との位相タイミングが合えば、ＶＣＯ１６からの発振周波数信号の位相タイミングはＢＰＳＫ変調信号のキャリアの半波の中央と一致する。したがって、図８（Ａ）に示すＢＰＳＫ変調信号をＤ−ＦＦ回路１４ａに与え、ＶＣＯ１６からの発振周波数信号でラッチすれば、図８（Ｃ）に示すように正しいデータが復調される。
【００２４】
この実施例によれば、コスタスループ１０をディジタル回路によって構成することができるため、コスタスループ１０を集積回路化することができ、煩雑な回路調整が不要となるとともに温度変化の影響を抑えることができる。さらに、従来のアナログによるコスタスループのようにＬＰＦを設ける必要がないため、部品点数を少なくすることができる。
【００２５】
なお、この実施例では、図３に示す割算器４０の値を１／Ｒ２として説明したが、この割算値が１／２M （Ｍは整数）であれば、図９に示すように割算器４０の出力をＭＳＢよりｍビットずらして入力すればよい。また、図３において加算器３８ｂの出力の絶対値が大きくなりすぎると、オーバフローする可能性が出てくる。したがって、オーバフローをなくすためには、図１０に示すように加算器３８ｂの出力の絶対値がオーバフローしたことを検出するオーバフロー検出回路５２およびゲート５４を設け、オーバフロー検出回路５２でオーバフローが検出されたときは、発振周波数信号がゲート５４を通過しないようにすればよい。
【００２６】
さらにまた、位相比較器２０の構成を簡略化するために、位相比較器２０を図１１に示すようにＥＸＯＲ回路３６，Ｄ−ＦＦ回路２６ｃおよびＤ−ＦＦ回路２６ｃの出力「０」を＋１に変換し、「１」を−１に変換する変換回路５６によって構成し、ＥＸＯＲ回路３６に上述と同様にラッチ回路１４ａおよび１４ｂからの出力を与え、変換回路５６の出力に基づいてＶＣＯ１６を制御するようにしてもよい。すなわち、Ｄ−ＦＦ回路２６ｃの出力が「０」であれば、発振周波数信号の位相が進んでいるとして、変換回路５６の出力「＋１」に基づいて位相を遅らせ、Ｄ−ＦＦ回路２６ｃの出力が「−１」であれば、発振周波数信号の位相が遅れているとして、変換回路５６の出力「−１」に基づいて位相を進ませればよい。
【００２７】
ＡＲＩ信号はＲＤＳ信号の３倍の振幅をもち、ＲＤＳ信号とは直交の関係にある。したがって、両信号は数４で表される。
【００２８】
【数４】
ここで±Ａ cos（ωｔ）がＲＤＳ信号であり、３Ａ sin（ωｔ）がＡＲＩ信号である。このような式で表される信号を図１６に示す従来のコスタスループ１に与えると、ＶＣＯ３の出力は sin（ωｔ）（または− sin（ωｔ））となり、乗算器２ｂの出力がデータとなる。したがって、ＡＲＩ信号がないときは乗算器２ａの出力からデータをとり、ＡＲＩ信号があるときは乗算器２ｂの出力からデータをとる必要があり、そのためにＡＲＩ信号の有無の判定が必要となる。そして、ＡＲＩ信号の有無の判定にあたっては、従来は乗算器２ａの出力レベルによって判定していた。すなわち、ＡＲＩ信号がないときは乗算器２ａの出力は±Ａであり、ＡＲＩ信号がないときは乗算器２ａの出力は±３Ａであるため、このレベルによってＡＲＩ信号の有無を判定していた。
【００２９】
しかし、図１に示す実施例のコスタスループ１０では、ＢＰＳＫ変調信号をコンパレータ１２によって２値化するため、Ｄ−ＦＦ回路１４ａの出力レベルが一定になってしまい、レベルによってＡＲＩ信号の有無を判定することはできなかった。図１２に示すデータ識別装置６０は、このような問題点を解決するためのものである。
【００３０】
図１に示すコスタスループ１０から出力された図１３（Ａ）に示す復調信号は、クロック再生回路６２に与えられ、これによってクロック再生回路６２から復調信号に同期した図１３（Ｂ）に示すようなクロックが再生される。クロック再生回路６２から再生されたクロックはパルス発生回路６４に与えられ、パルス発生回路６４からはクロックが４回与えられる毎に図１３（Ｃ）に示すパルスが出力される。クロック再生回路６２からのクロックとパルス発生回路６４からのパルスとは、カウンタ６６ａおよび６６ｂに与えられ、カウンタ６６ａおよび６６ｂは、クロックによってインクリメントされるとともに、パルスによってリセットされる。また、復調信号はカウントイネーブル信号としてカウンタ６６ａおよび６６ｂに与えられる。そして、カウンタ６６ａでは復調信号が「１」であるときカウントがイネーブルされ、カウンタ６６ｂでは復調信号が「０」であるときカウントがイネーブルされる。
【００３１】
カウンタ６６ａおよび６６ｂから出力されたカウント値は、Ｄ−ＦＦ回路６８ａおよび６８ｂでパルス発生回路６４からのパルスによってラッチされる。したがって、Ｄ−ＦＦ回路６８ａおよび６８ｂでそれぞれラッチされたカウント値は、パルスとパルスとの間における「１」および「０」の数となる。Ｄ−ＦＦ回路６８ａおよび６８ｂでラッチされたカウント値はそれぞれ判定器７０ａおよび７０ｂに与えられ、判定器７０ａおよび７０ｂで「１」および「０」の数が所定値以上であるかどうか判定される。そして、所定値以上であればハイレベルの信号が出力され、ＯＲ回路７２に与えられる。したがって、「１」および「０」のいずれか一方の数が所定値より大きければ、ＯＲ回路７２からハイレベル信号が出力され、「１」および「０」の数のいずれもが所定値よりも小さければＯＲ回路７２からはローレベル信号が出力される。
【００３２】
このように、復調信号に含まれる「１」および「０」の数に応じてデータを識別することとしたのは、復調信号にＡＲＩ信号が含まれていなければ復調信号の「０」と「１」の数は同じであるが、復調信号にＡＲＩ信号が含まれるときは、その部分の復調信号は「０」か「１」だけとなるからである。ただし、実際にはデータの誤りがあるため、復調信号に含まれる「１」または「０」の数が所定値以上であればＡＲＩ信号が含まれていると判定する。
【００３３】
図１４を参照して、他のデータ識別装置６０は、シフトレジスタ７４を含む。このシフトレジスタ７４はクロック再生回路６２から再生されたクロックに従ってデータを取り込むとともに取り込んだデータをシフトさせる。論理回路７６は、シフトレジスタ内の「０」および「１」の数に応じてハイレベルまたはローレベルの信号を出力する。すなわち、図１５に示すようにシフトレジスタ７４内のデータに応じた信号、つまりデータが「１」のときハイレベルとなりデータが「０」のときローレベルとなる信号が、ＡＮＤ回路７８およびＮＡＮＤ回路８０に与えられ、ＡＮＤ回路７８およびＮＡＮＤ回路８０の出力信号がＯＲ回路８２を経て出力される。したがって、シフトレジスタ７４内の数字が全て「１」であるかまたは全て「０」であるとき論理回路７６からハイレベル信号が出力され、１つでも異なる数字が含まれていれば論理回路７６からローレベル信号が出力される。
【００３４】
これらの構成によれば、ディジタル回路だけでＡＲＩ信号の有無が判定できるので、ディジタル方式のコスタスループに適用でき、またデータ識別装置を集積回路化することができる。なお、この実施例では、ＲＤＳ信号およびＡＲＩ信号を用いて説明したが、この発明はこの場合に限らず、信号に含まれる「１」および「０」の数によって識別されるあらゆる信号に適用できることはもちろんである。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１実施例の一部を示すブロック図である。
【図３】図１実施例の他の一部を示すブロック図である。
【図４】図１実施例のその他の一部を示すブロック図である。
【図５】図１実施例の動作の一部を示すタイミング図である。
【図６】図１実施例の動作の一部を示すタイミング図である。
【図７】（Ａ）はＢＰＳＫ変調信号を示す波形図であり、（Ｂ）〜（Ｄ）は発振周波数信号を示す波形図である。
【図８】（Ａ）はＢＰＳＫ変調信号を示す波形図であり、（Ｂ）は発振周波数信号を示す波形図であり、（Ｃ）は復調信号を示す波形図である。
【図９】本発明の他の実施例の一部を示すブロック図である。
【図１０】本発明のその他の実施例の一部を示すブロック図である。
【図１１】本発明のさらにその他の実施例の一部を示すブロック図である。
【図１２】図１実施例に適用可能なデータ識別装置を示すブロック図である。
【図１３】（Ａ）はＢＰＳＫ変調信号を示す波形図であり、（Ｂ）は再生クロックを示す波形図であり、（Ｃ）はパルスを示す波形図である。
【図１４】図１実施例に適用可能な他のデータ識別装置を示すブロック図である。
【図１５】図１２実施例の一部を示すブロック図である。
【図１６】従来技術を示すブロック図である。
【符号の説明】
１０ …コスタスループ
１２ …コンパレータ
１４ａ，１４ｂ，２６ａ〜２６ｄ，４２，４８，６８ａ，６８ｂ …Ｄ−ＦＦ回路
１６ …ＶＣＯ
１８ …９０°移相器
２０ …位相比較器
２２ …ループフィルタ
６０ …データ識別装置
６２ …クロック再生回路
６４ …パルス発生回路
６６ａ，６６ｂ …カウンタ
【産業上の利用分野】
この発明はコスタスループおよびデータ識別装置に関し、特にたとえば、ＢＰＳＫ変調信号を復調するコスタスループおよび復調信号に所定データが含まれるか否かを識別するデータ識別装置に関する。
【０００２】
【従来の技術】
ＢＰＳＫ変調信号を復調するためのコスタスループの一例が、「スペクトラム拡散通信方式」（R.C.Dixon 著、立野敏他訳、ジャテック出版）のp.１６６〜p.１６８に記載されている。このコスタスループ１を図１４を参照して説明すると、ＢＰＳＫ変調信号は、乗算器２ａでＶＣＯ(Voltage Controlled Oscillator)３からの発振周波数信号と乗算されるとともに、乗算器２ｂで、９０°移相回路４によって移相された発振周波数信号と乗算される。乗算器２ａおよび２ｂからの出力は、その後低域通過フィルタ（ＬＰＦ）５ａおよび５ｂで高周波成分を除去され、ＬＰＦ５ａからの出力がＢＰＳＫ復調信号として出力されるとともに、ＬＰＦ５ａおよび５ｂの出力が乗算器２ｃで乗算される。そして、乗算器２ｃからの出力がループフィルタ６を経てＶＣＯ３に与えられ、これによってＶＣＯ３の発振周波数が制御される。
【０００３】
ＢＰＳＫ変調信号は±Ａ cos（ωｔ）で表され、ＶＣＯ３の出力は cos（ωｔ＋Δ）と表される。なおΔは移相誤差である。これによって、乗算器２ａの出力は±Ａ（ cosΔ＋ cos（２ωｔ＋Δ））／２となり、これをＬＰＦ５ａに通すと、高周波成分が除去され、±Ａ cosΔ／２が残る。この成分は、Δ→０となることによって±Ａ／２となり、復調データとなる。一方、ＬＰＦ５ｂの出力は、上述と同様に考えて± sinΔ／２となる。ＬＰＦ５ａおよび５ｂの出力を乗算器２ｃで乗算すると、乗算結果は sin（２Δ）／４となる。したがって、Δが小さいときは sin（２Δ）／４≒Δ／２と近似され、ＶＣＯ３をΔ→０となるように制御することができる。なお、ループフィルタ６には制御系の定数が設定される。
【０００４】
【発明が解決しようとする課題】
このようなコスタスループ１はアナログ回路で構成されることが多いため、集積回路化することが困難であった。また、アナログ回路であるため、煩雑な回路調整が必要となるとともに、回路が温度変化の影響を受け易いという問題点もあった。
【０００５】
それゆえに、この発明の主たる目的は、容易に集積回路化することができるコスタスループを提供することである。
【０００６】
【課題を解決するための手段】
本発明は、変調信号をディジタル化するディジタル化手段、制御信号によって発振周波数が制御されかつ第１発振周波数信号および前記第１発振周波数信号に対して所定の位相差を有する第２発振周波数信号を出力する発振周波数信号出力手段、前記第１発振周波数信号によって制御され、前記ディジタル化された変調信号をラッチする第１取り出し手段、前記第２発振周波数信号によって制御され、前記ディジタル化された変調信号をラッチする第２取り出し手段、前記第１取り出し手段および前記第２取り出し手段の出力に基づいて前記ディジタル化された変調信号の位相と前記第２発振周波数信号の位相とを比較する位相比較手段、および前記位相比較手段による比較結果をフィルタリングするフィルタ手段を備え、前記フィルタ手段の出力を前記制御信号とするコスタスループであって、前記位相比較手段は、前記ディジタル化された変調信号のエッジを検出するエッジ検出手段、前記エッジ検出手段の出力と前記第１もしくは第２発振周波数信号との時間間隔をカウントするカウンタを含むことを特徴とする。
【０００７】
【作用】
本発明では、たとえばＲＤＳ(Radio Data System) 信号のＢＰＳＫ変調信号が、たとえばコンパレータによってたとえば２値化され、２値化されたＢＰＳＫ変調信号が、たとえばＶＣＯからの発振周波数信号によって第１取り出し手段としての第1ラッチ回路でラッチされるとともに、たとえば９０°移相器で移相された発振周波数信号によって第２取り出し手段としての第２ラッチ回路でラッチされる。このうち、第１ラッチ回路からの出力が復調信号（ＲＤＳ信号）となる。一方、たとえば位相比較器では、ＢＰＳＫ変調信号とＶＣＯから出力された発振周波数信号との位相差およびＢＰＳＫ変調信号と９０°移相された発振周波数信号との位相差のいずれかが、第１および第２ラッチ回路出力のたとえばＥＸＯＲ回路による演算結果に基づいて選択され、これが比較結果として出力される。
【０００８】
たとえばループフィルタでは、この比較結果のたとえば所定値による割算値がループフィルタに含まれるたとえばディジタル積分器で順次積分されるとともに、この積分結果と位相比較器からの比較結果とが加算され、加算結果がループフィルタ出力となる。ＶＣＯでは、このループフィルタ出力に従って第１定数および第２定数のいずれかが選択され、たとえばモジュロ加算器で、選択された第１定数または第２定数を法として第３定数がモジュロ加算される。さらに、モジュロ加算による桁上げがたとえば桁上げ検出器で検出され、桁上げ検出器の出力がＶＣＯの発振周波数信号となる。
【０００９】
【発明の効果】
本発明によれば、それぞれの回路をディジタル回路とすることができるので、コスタスループを集積回路化することができる。
【００１０】
この発明の上述の目的，その他の目的，特徴および利点は、図面を参照して行う以下の実施例の詳細な説明から一層明らかとなろう。
【００１１】
【実施例】
図１を参照して、この実施例のコスタスループ１０は、コンパレータ１２を含む。このコンパレータ１２によってＲＤＳ信号のＢＰＳＫ変調信号が基準電圧と比較されることによって、ＢＰＳＫ変調信号が２値化される。２値化されたＢＰＳＫ変調信号は、Ｄ−ＦＦ回路１４ａおよび１４ｂに与えられる。Ｄ−ＦＦ回路１４ａに与えられたＢＰＳＫ変調信号は、ＶＣＯ１６から出力された発振周波数信号によってラッチされ、Ｄ−ＦＦ回路１４ｂに与えられたＢＰＳＫ変調信号は、ＶＣＯ１６から出力されかつ９０°移相器１８で移相された発振周波数信号によってラッチされる。Ｄ−ＦＦ回路１４ａからの出力信号は、復調信号（ＲＤＳ信号）として出力されるとともに位相比較器２０に与えられ、Ｄ−ＦＦ回路１４ｂからの出力は、位相比較器２０に与えられる。位相比較器２０にはまた、ＶＣＯ１６から出力された発振周波数信号，９０°移相器１８から出力された発振周波数信号および２値化されたＢＰＳＫ変調信号が与えられる。これらの信号に基づいて位相比較器２０から位相比較結果が出力され、これがループフィルタ２２を経てＶＣＯ１６に与えられ、これによってＶＣＯ１６の発振周波数が制御される。
【００１２】
なお、この実施例では、ＶＣＯ１６から第１発振周波数信号を取り出し、９０°移相器１８から第２発振周波数信号を取り出すようにした。しかしながら、１つのＶＣＯからの発振周波数信号をたとえば分周器に与え、この分周器から第１発振周波数信号および第２発振周波数信号を取り出すようにしてもよい。
位相比較器２０の構成を図２に示す。位相比較器２０は、図５（Ｃ）に示す高速パルスによってインクリメントされかつ図５（Ｂ）に示す９０°移相器１８からの発振周波数信号によってリセットされるカウンタ２４ａを含み、このカウンタ２４ａのカウント値がＤ−ＦＦ回路２６ａに与えられる。Ｄ−ＦＦ回路２６ａにはまた、図５（Ａ）に示すＢＰＳＫ変調信号のエッジのうち９０°移相器１８から発振周波数信号が入力された直後のエッジのみを選択するエッジ選択器２８からの選択信号が与えられ、これによってカウント値がラッチされる。したがって、ラッチされたカウント値は発振周波数信号とその発振周波数信号直後のＢＰＳＫ変調信号のエッジとの間の高速パルス数（この場合は「２」）となる。なお、発振周波数信号の入力直後のエッジのみを選択することとしたのは、ＢＰＳＫ変調信号の周波数は発振周波数の２倍であり、カウント値のラッチに用いることができないエッジが存在するからである。Ｄ−ＦＦ回路２６ａでラッチされたカウント値は加算器２９で定数０．５と加算され、加算結果が選択回路３０に与えられる。なお、加算器２８で定数０．５を加算するのは、ＢＰＳＫ変調信号のエッジと高速パルスとは同期しておらず、エッジは平均的に高速パルスと高速パルスとの真中に存在すると考えられるからである。
【００１３】
位相比較器２０はまた、図６（Ｃ）に示す高速パルスによってインクリメントされかつ図６（Ａ）に示すＢＰＳＫ変調信号によってリセットされるカウンタ２４ｂを含み、このカウンタ２４ｂのカウント値が、Ｄ−ＦＦ回路２６ｂで図６（Ｂ）に示す９０°移相器１８からの発振周波数信号によってラッチされる。したがって、ラッチされたカウント値は、ＢＰＳＫ変調信号のエッジと当該エッジ直後の９０°移相器１８からの発振周波数信号との間の高速パルス数（この場合は「３」）となる。そして、減算器３２で、ラッチされたカウント値から０．５が減算され、減算された値の符号が符号反転回路３４で反転され、反転された値が選択回路３０に与えられる。なお、減算器３２で０．５を減算するのは上述と同じ理由による。また、符号を反転させるのは、上述の図５（Ａ）〜（Ｃ）の場合と比べて位相制御を逆にする必要があるからである。
【００１４】
一方、ＥＸＯＲ回路３６にはラッチ回路１４ａおよび１４ｂからの出力信号が与えられ、排他的論理和をとられる。したがって、図７（Ａ）および（Ｃ）からわかるように発振周波数信号の位相がＢＰＳＫ変調信号よりも進んでいるときは、ＥＸＯＲ回路３６からは「０」が出力され、図７（Ａ）および（Ｄ）からわかるように発振周波数の位相がＢＰＳＫ変調信号よりも遅れているときは、ＥＸＯＲ回路３６からは「１」が出力される。そしてＥＸＯＲ回路３６の出力が、Ｄ−ＦＦ回路２６ｃでＶＣＯ１６からの発振周波数信号によってラッチされる。Ｄ−ＦＦ回路２６ｃの出力はその後選択回路３０に与えられ、これによって加算器２８および符号反転器３４から選択回路３０に与えられた信号のいずれかが選択される。すなわち、Ｄ−ＦＦ回路３８からの出力が「０」であれば加算器２８からの出力信号が出力され、Ｄ−ＦＦ回路３８からの出力が「１」であれば符号反転器３４からの出力信号が出力される。選択回路３０からの出力信号はその後、ＶＣＯ１６からの発振周波数信号によってラッチされるＤ−ＦＦ回路２６ｄを経て位相比較結果として出力される。
【００１５】
ループフィルタ２２の構成を図３に示す。入力された位相比較結果は加算器３８ａおよび割算器４０に与えられる。割算器４０では位相比較結果が１／Ｒ２され、割算器４０からの出力が加算器３８ｂに与えられる。加算器３８ｂにはまた、ＶＣＯ１６からの発振周波数信号によって加算器３８ｂからの加算結果をラッチするＤ−ＦＦ回路４２の出力が与えられ、これによって割算器４０の出力が積分される。Ｄ−ＦＦ回路４２からの出力はその後加算器３８ａで位相比較結果と加算され、加算器３８ａから加算結果の符号のみが出力される。
【００１６】このループフィルタ２２をアナログループフィルタより類推して説明する。アナログループフィルタの伝達関数を
【００１７】
【数１】
【００１８】
【数２】
【００１９】
【数３】
【００２０】
ＶＣＯ１６の構成を図４に示す。選択回路４４には定数１９０１９および１８９８１が与えられ、ループフィルタ２２からの出力によってこの定数のいずれか一方が選択される。すなわち、ループフィルタから出力される符号が＋であれば定数１９０１９が選択され、符号が−であれば定数１８９８１が選択される。一方、定数２５０は加算器４６に与えられ、ここでＤ−ＦＦ回路４８からの出力と定数２５０とが加算される。選択回路４４による選択結果および加算回路４６による加算結果は演算器５０に与えられ、演算器５０で両者が比較される。そして、選択結果＞加算結果であれば端子Ａから加算結果がそのまま出力されるとともに端子Ｂからローレベル信号が出力され、選択結果≦加算結果であれば、端子Ａから加算結果−選択結果が出力されるとともに端子Ｂからハイレベル信号が出力される。なお、Ｄ−ＦＦ回路４８は高速パルスによって演算器５０からの出力をラッチする。
【００２１】
ＶＣＯ１６の動作原理を説明する。定数ＮをモジュロＮ／ｆで順次加算することとすると、桁上げが起きる周波数はｆとなる。したがって、モジュロ（Ｎ／ｆ＋Δ）およびモジュロ（Ｎ／ｆ−Δ）を用意し、入力に従ってどちらかを選択するようにすると、１／（１／ｆ＋Δ／Ｎ）≒ｆ−Δ／Ｎおよび１／（１／ｆ−Δ／Ｎ）≒ｆ＋Δ／Ｎの２種類の周波数を得ることができる。位相を進ませたい場合はｆ＋Δ／Ｎを選択し、遅らせたい場合はｆ−Δ／Ｎを選択すればよい。
【００２２】
ＶＣＯ１６の動作を、データ転送速度を１ｂｐｓ、キャリア周波数を２４Ｈｚ、高速パルスを１８２４Ｈｚとして説明する。高速パルスの周波数は１８２４Ｈｚなので、選択回路４４で定数１９０１９が選択されたときは、発振周波数は１８２４×２５０／１９０１９≒２３．９７６Ｈｚとなり、選択回路で定数１８９８１が選択されたときは、発振周波数は１８２４×２５０／１８９８１≒２４．０２４Ｈｚとなる。したがって、位相を進ませるときは定数１８９８１を選択し、位相を遅らせるときは１９０１９を選択すればよい。なお、９０°移相器１８は遅延回路で構成され、１／（２４×４）秒の遅延で２４Ｈｚに対する９０°移相となる。
【００２３】
このように、ＶＣＯ１６の発振周波数を制御することによって、図８（Ａ）に示す２値化ＢＰＳＫ変調信号のエッジと図８（Ｂ）に示す発振周波数信号の９０°移相成分との位相タイミングが合えば、ＶＣＯ１６からの発振周波数信号の位相タイミングはＢＰＳＫ変調信号のキャリアの半波の中央と一致する。したがって、図８（Ａ）に示すＢＰＳＫ変調信号をＤ−ＦＦ回路１４ａに与え、ＶＣＯ１６からの発振周波数信号でラッチすれば、図８（Ｃ）に示すように正しいデータが復調される。
【００２４】
この実施例によれば、コスタスループ１０をディジタル回路によって構成することができるため、コスタスループ１０を集積回路化することができ、煩雑な回路調整が不要となるとともに温度変化の影響を抑えることができる。さらに、従来のアナログによるコスタスループのようにＬＰＦを設ける必要がないため、部品点数を少なくすることができる。
【００２５】
なお、この実施例では、図３に示す割算器４０の値を１／Ｒ２として説明したが、この割算値が１／２M （Ｍは整数）であれば、図９に示すように割算器４０の出力をＭＳＢよりｍビットずらして入力すればよい。また、図３において加算器３８ｂの出力の絶対値が大きくなりすぎると、オーバフローする可能性が出てくる。したがって、オーバフローをなくすためには、図１０に示すように加算器３８ｂの出力の絶対値がオーバフローしたことを検出するオーバフロー検出回路５２およびゲート５４を設け、オーバフロー検出回路５２でオーバフローが検出されたときは、発振周波数信号がゲート５４を通過しないようにすればよい。
【００２６】
さらにまた、位相比較器２０の構成を簡略化するために、位相比較器２０を図１１に示すようにＥＸＯＲ回路３６，Ｄ−ＦＦ回路２６ｃおよびＤ−ＦＦ回路２６ｃの出力「０」を＋１に変換し、「１」を−１に変換する変換回路５６によって構成し、ＥＸＯＲ回路３６に上述と同様にラッチ回路１４ａおよび１４ｂからの出力を与え、変換回路５６の出力に基づいてＶＣＯ１６を制御するようにしてもよい。すなわち、Ｄ−ＦＦ回路２６ｃの出力が「０」であれば、発振周波数信号の位相が進んでいるとして、変換回路５６の出力「＋１」に基づいて位相を遅らせ、Ｄ−ＦＦ回路２６ｃの出力が「−１」であれば、発振周波数信号の位相が遅れているとして、変換回路５６の出力「−１」に基づいて位相を進ませればよい。
【００２７】
ＡＲＩ信号はＲＤＳ信号の３倍の振幅をもち、ＲＤＳ信号とは直交の関係にある。したがって、両信号は数４で表される。
【００２８】
【数４】
【００２９】
しかし、図１に示す実施例のコスタスループ１０では、ＢＰＳＫ変調信号をコンパレータ１２によって２値化するため、Ｄ−ＦＦ回路１４ａの出力レベルが一定になってしまい、レベルによってＡＲＩ信号の有無を判定することはできなかった。図１２に示すデータ識別装置６０は、このような問題点を解決するためのものである。
【００３０】
図１に示すコスタスループ１０から出力された図１３（Ａ）に示す復調信号は、クロック再生回路６２に与えられ、これによってクロック再生回路６２から復調信号に同期した図１３（Ｂ）に示すようなクロックが再生される。クロック再生回路６２から再生されたクロックはパルス発生回路６４に与えられ、パルス発生回路６４からはクロックが４回与えられる毎に図１３（Ｃ）に示すパルスが出力される。クロック再生回路６２からのクロックとパルス発生回路６４からのパルスとは、カウンタ６６ａおよび６６ｂに与えられ、カウンタ６６ａおよび６６ｂは、クロックによってインクリメントされるとともに、パルスによってリセットされる。また、復調信号はカウントイネーブル信号としてカウンタ６６ａおよび６６ｂに与えられる。そして、カウンタ６６ａでは復調信号が「１」であるときカウントがイネーブルされ、カウンタ６６ｂでは復調信号が「０」であるときカウントがイネーブルされる。
【００３１】
カウンタ６６ａおよび６６ｂから出力されたカウント値は、Ｄ−ＦＦ回路６８ａおよび６８ｂでパルス発生回路６４からのパルスによってラッチされる。したがって、Ｄ−ＦＦ回路６８ａおよび６８ｂでそれぞれラッチされたカウント値は、パルスとパルスとの間における「１」および「０」の数となる。Ｄ−ＦＦ回路６８ａおよび６８ｂでラッチされたカウント値はそれぞれ判定器７０ａおよび７０ｂに与えられ、判定器７０ａおよび７０ｂで「１」および「０」の数が所定値以上であるかどうか判定される。そして、所定値以上であればハイレベルの信号が出力され、ＯＲ回路７２に与えられる。したがって、「１」および「０」のいずれか一方の数が所定値より大きければ、ＯＲ回路７２からハイレベル信号が出力され、「１」および「０」の数のいずれもが所定値よりも小さければＯＲ回路７２からはローレベル信号が出力される。
【００３２】
このように、復調信号に含まれる「１」および「０」の数に応じてデータを識別することとしたのは、復調信号にＡＲＩ信号が含まれていなければ復調信号の「０」と「１」の数は同じであるが、復調信号にＡＲＩ信号が含まれるときは、その部分の復調信号は「０」か「１」だけとなるからである。ただし、実際にはデータの誤りがあるため、復調信号に含まれる「１」または「０」の数が所定値以上であればＡＲＩ信号が含まれていると判定する。
【００３３】
図１４を参照して、他のデータ識別装置６０は、シフトレジスタ７４を含む。このシフトレジスタ７４はクロック再生回路６２から再生されたクロックに従ってデータを取り込むとともに取り込んだデータをシフトさせる。論理回路７６は、シフトレジスタ内の「０」および「１」の数に応じてハイレベルまたはローレベルの信号を出力する。すなわち、図１５に示すようにシフトレジスタ７４内のデータに応じた信号、つまりデータが「１」のときハイレベルとなりデータが「０」のときローレベルとなる信号が、ＡＮＤ回路７８およびＮＡＮＤ回路８０に与えられ、ＡＮＤ回路７８およびＮＡＮＤ回路８０の出力信号がＯＲ回路８２を経て出力される。したがって、シフトレジスタ７４内の数字が全て「１」であるかまたは全て「０」であるとき論理回路７６からハイレベル信号が出力され、１つでも異なる数字が含まれていれば論理回路７６からローレベル信号が出力される。
【００３４】
これらの構成によれば、ディジタル回路だけでＡＲＩ信号の有無が判定できるので、ディジタル方式のコスタスループに適用でき、またデータ識別装置を集積回路化することができる。なお、この実施例では、ＲＤＳ信号およびＡＲＩ信号を用いて説明したが、この発明はこの場合に限らず、信号に含まれる「１」および「０」の数によって識別されるあらゆる信号に適用できることはもちろんである。
【図面の簡単な説明】
【図１】本発明の一実施例を示すブロック図である。
【図２】図１実施例の一部を示すブロック図である。
【図３】図１実施例の他の一部を示すブロック図である。
【図４】図１実施例のその他の一部を示すブロック図である。
【図５】図１実施例の動作の一部を示すタイミング図である。
【図６】図１実施例の動作の一部を示すタイミング図である。
【図７】（Ａ）はＢＰＳＫ変調信号を示す波形図であり、（Ｂ）〜（Ｄ）は発振周波数信号を示す波形図である。
【図８】（Ａ）はＢＰＳＫ変調信号を示す波形図であり、（Ｂ）は発振周波数信号を示す波形図であり、（Ｃ）は復調信号を示す波形図である。
【図９】本発明の他の実施例の一部を示すブロック図である。
【図１０】本発明のその他の実施例の一部を示すブロック図である。
【図１１】本発明のさらにその他の実施例の一部を示すブロック図である。
【図１２】図１実施例に適用可能なデータ識別装置を示すブロック図である。
【図１３】（Ａ）はＢＰＳＫ変調信号を示す波形図であり、（Ｂ）は再生クロックを示す波形図であり、（Ｃ）はパルスを示す波形図である。
【図１４】図１実施例に適用可能な他のデータ識別装置を示すブロック図である。
【図１５】図１２実施例の一部を示すブロック図である。
【図１６】従来技術を示すブロック図である。
【符号の説明】
１０ …コスタスループ
１２ …コンパレータ
１４ａ，１４ｂ，２６ａ〜２６ｄ，４２，４８，６８ａ，６８ｂ …Ｄ−ＦＦ回路
１６ …ＶＣＯ
１８ …９０°移相器
２０ …位相比較器
２２ …ループフィルタ
６０ …データ識別装置
６２ …クロック再生回路
６４ …パルス発生回路
６６ａ，６６ｂ …カウンタ
Claims (6)
- 変調信号をディジタル化するディジタル化手段、制御信号によって発振周波数が制御されかつ第１発振周波数信号および前記第１発振周波数信号に対して所定の位相差を有する第２発振周波数信号を出力する発振周波数信号出力手段、前記第１発振周波数信号によって制御され、前記ディジタル化された変調信号をラッチする第１取り出し手段、前記第２発振周波数信号によって制御され、前記ディジタル化された変調信号をラッチする第２取り出し手段、前記第１取り出し手段および前記第２取り出し手段の出力に基づいて前記ディジタル化された変調信号の位相と前記第２発振周波数信号の位相とを比較する位相比較手段、および前記位相比較手段による比較結果をフィルタリングするフィルタ手段を備え、前記フィルタ手段の出力を前記制御信号とするコスタスループであって、
前記位相比較手段は、前記ディジタル化された変調信号のエッジを検出するエッジ検出手段、前記エッジ検出手段の出力と前記第１もしくは第２発振周波数信号との時間間隔をカウントするカウンタを含むことを特徴とするコスタスループ。 - 前記位相比較手段は、前記第１取り出し手段および前記第２取り出し手段の出力の排他的論理和をとる演算手段を含む、請求項１記載のコスタスループ。
- 前記フィルタ手段は、前記発振周波数信号に応じて前記比較結果に相関する信号を順次積分する積分手段、および前記位相比較結果と前記積分手段による積分結果とを加算する第１加算手段を含む、請求項１または２に記載のコスタスループ。
- 前記積分手段は、前記比較結果および前記積分結果を加算する第２加算手段、前記第２加算手段による加算結果を前記発振周波数信号でラッチするラッチ手段 を含み、前記ラッチ手段の出力を前記積分結果とする、請求項３記載のコスタスループ。
- 前記積分手段は、前記比較結果および前記積分結果を加算する第２加算手段、前記第２加算手段による加算結果の絶対値がオーバフローしたことを検出するオーバフロー検出手段、前記オーバフロー検出手段の検出結果に応じて前記発振周波数信号にゲートをかけるゲート手段、および前記加算結果を前記ゲート手段の出力に従ってラッチするラッチ手段を含み、前記ラッチ手段の出力を前記積分結果とする、請求項４記載のコスタスループ。
- 前記発振手段は、第１定数を発生する第１定数発生手段、第２定数を発生する第２定数発生手段、前記制御信号に従って前記第１定数および前記第２定数のいずれか一方を選択する選択手段、第３定数を発生する第３定数発生手段、前記選択手段の出力を法として前記第３定数を順次モジュロ加算するモジュロ加算手段、および前記モジュロ加算手段の桁上げを検出する桁上げ検出手段を含み、前記桁上げ検出手段の出力を前記発振周波数信号とする、請求項１ないし５のいずれかに記載のコスタスループ。
Priority Applications (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26657994A JP3540393B2 (ja) | 1994-10-31 | 1994-10-31 | コスタスループ |
| EP04027451A EP1523145B1 (en) | 1994-10-31 | 1995-10-31 | Detection of the presence or absence of an ARI signal. |
| US08/551,246 US5652769A (en) | 1994-10-31 | 1995-10-31 | Costas loop and data identification apparatus |
| DE69535014T DE69535014T2 (de) | 1994-10-31 | 1995-10-31 | Costas-Schleife |
| DE69535841T DE69535841D1 (de) | 1994-10-31 | 1995-10-31 | Erfassung der An- bzw. Abwesenheit eines ARI-Signals |
| EP95117181A EP0709992B1 (en) | 1994-10-31 | 1995-10-31 | Costas loop |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| JP26657994A JP3540393B2 (ja) | 1994-10-31 | 1994-10-31 | コスタスループ |
Related Child Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP2003176301A Division JP3702281B2 (ja) | 2003-06-20 | 2003-06-20 | データ識別装置 |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| JPH08130567A JPH08130567A (ja) | 1996-05-21 |
| JP3540393B2 true JP3540393B2 (ja) | 2004-07-07 |
Family
ID=17432775
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| JP26657994A Expired - Lifetime JP3540393B2 (ja) | 1994-10-31 | 1994-10-31 | コスタスループ |
Country Status (4)
| Country | Link |
|---|---|
| US (1) | US5652769A (ja) |
| EP (2) | EP0709992B1 (ja) |
| JP (1) | JP3540393B2 (ja) |
| DE (2) | DE69535841D1 (ja) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| FR2756685A1 (fr) * | 1996-12-03 | 1998-06-05 | Philips Electronics Nv | Synthetiseur de frequence programmable a faible sensibilite au bruit de phase |
Family Cites Families (12)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US3806815A (en) * | 1973-03-06 | 1974-04-23 | Nasa | Decision feedback loop for tracking a polyphase modulated carrier |
| US4344178A (en) * | 1980-09-26 | 1982-08-10 | Harris Corporation | Costas loop QPSK demodulator |
| FR2581277A1 (fr) * | 1985-04-30 | 1986-10-31 | Labo Electronique Physique | Circuit de recuperation de l'onde porteuse de systemes de transmissions numeriques |
| DE3516282A1 (de) * | 1985-05-07 | 1986-11-13 | Blaupunkt Werke Gmbh | Digitaler demodulator |
| US4704582A (en) * | 1986-10-07 | 1987-11-03 | Motorola, Inc. | Gated demodulator for shaped BPSK signals |
| DE3716025A1 (de) * | 1987-05-14 | 1988-12-01 | Blaupunkt Werke Gmbh | Digitaler demodulator |
| US5025455A (en) * | 1989-11-30 | 1991-06-18 | The United States Of America As Represented By The Administer, National Aeronautics And Space Administration | Phase ambiguity resolution for offset QPSK modulation systems |
| FR2689712B1 (fr) * | 1992-04-03 | 1994-08-19 | Alcatel Telspace | Dispositif de démodulation de signaux numériques modulés selon une technique à constellations de modulation alternées. |
| DE4234603C2 (de) * | 1992-10-14 | 1995-08-10 | Blaupunkt Werke Gmbh | Demodulator- und Fehlerkorrektur-Schaltung für Radio-Daten-Signale |
| EP0618700A1 (en) * | 1993-04-02 | 1994-10-05 | ALCATEL BELL Naamloze Vennootschap | Data synchronization device |
| JPH0787145A (ja) * | 1993-09-16 | 1995-03-31 | Toshiba Corp | Ａｆｃ回路 |
| US5528195A (en) * | 1995-05-09 | 1996-06-18 | Panasonic Technologies, Inc. | Selective type quadrature demodulator |
-
1994
- 1994-10-31 JP JP26657994A patent/JP3540393B2/ja not_active Expired - Lifetime
-
1995
- 1995-10-31 DE DE69535841T patent/DE69535841D1/de not_active Expired - Lifetime
- 1995-10-31 EP EP95117181A patent/EP0709992B1/en not_active Expired - Lifetime
- 1995-10-31 EP EP04027451A patent/EP1523145B1/en not_active Expired - Lifetime
- 1995-10-31 DE DE69535014T patent/DE69535014T2/de not_active Expired - Lifetime
- 1995-10-31 US US08/551,246 patent/US5652769A/en not_active Expired - Lifetime
Also Published As
| Publication number | Publication date |
|---|---|
| EP1523145A2 (en) | 2005-04-13 |
| EP0709992A3 (en) | 2000-07-19 |
| EP1523145A3 (en) | 2005-06-22 |
| DE69535014D1 (de) | 2006-07-06 |
| DE69535841D1 (de) | 2008-10-23 |
| US5652769A (en) | 1997-07-29 |
| DE69535014T2 (de) | 2007-01-04 |
| JPH08130567A (ja) | 1996-05-21 |
| EP1523145B1 (en) | 2008-09-10 |
| EP0709992A2 (en) | 1996-05-01 |
| EP0709992B1 (en) | 2006-05-31 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| JP3414052B2 (ja) | 位相変調信号復調方式 | |
| CA2061524C (en) | Phase/frequency comparator for timing recovering circuit | |
| EP0398329B1 (en) | Spread spectrum signal demodulation circuit | |
| US4475220A (en) | Symbol synchronizer for MPSK signals | |
| JPS63151246A (ja) | 同期復調装置における搬送波の同期を得るための方法及び装置 | |
| JP3669796B2 (ja) | ディジタルｐｌｌ回路 | |
| JP3540393B2 (ja) | コスタスループ | |
| JP3702281B2 (ja) | データ識別装置 | |
| US4760344A (en) | Phase shift keying signal demodulation method and apparatus | |
| US4803385A (en) | Phase detecting circuit | |
| JP4009373B2 (ja) | Ｐｓｋ変調波キャリア再生回路及びその再生方法並びにその制御プログラムを記録した記録媒体 | |
| US5235290A (en) | Method and apparatus for smoothing out phase fluctuations in a monitored signal | |
| JP2536428B2 (ja) | 同期検出回路 | |
| JPH11146028A (ja) | 搬送波再生回路 | |
| EP0649233B1 (en) | Method for recovering symbol synchronism in receivers of digitally modulated signals and circuit derived therefrom | |
| JP3462786B2 (ja) | デジタル復調装置 | |
| JP3097582B2 (ja) | 周波数掃引回路 | |
| JP3252670B2 (ja) | Ｐｓｋ搬送波信号再生装置 | |
| JP3048134B2 (ja) | クロック信号再生装置 | |
| JPH0626345B2 (ja) | Ｆｓｋ信号復調器 | |
| JP3183456B2 (ja) | クロック再生回路及びこれを用いた受信装置 | |
| JPH0334705B2 (ja) | ||
| JPH06197138A (ja) | ディジタルクロック再生回路 | |
| JPH04113747A (ja) | 遅延検波器 | |
| JPH0795257A (ja) | 同期検波復調装置の搬送波再生回路 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| TRDD | Decision of grant or rejection written | ||
| A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20040309 |
|
| A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20040325 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20090402 Year of fee payment: 5 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100402 Year of fee payment: 6 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110402 Year of fee payment: 7 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20120402 Year of fee payment: 8 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20130402 Year of fee payment: 9 |
|
| FPAY | Renewal fee payment (event date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20140402 Year of fee payment: 10 |
|
| EXPY | Cancellation because of completion of term |