JP2004147016A - 受信装置 - Google Patents
受信装置 Download PDFInfo
- Publication number
- JP2004147016A JP2004147016A JP2002308732A JP2002308732A JP2004147016A JP 2004147016 A JP2004147016 A JP 2004147016A JP 2002308732 A JP2002308732 A JP 2002308732A JP 2002308732 A JP2002308732 A JP 2002308732A JP 2004147016 A JP2004147016 A JP 2004147016A
- Authority
- JP
- Japan
- Prior art keywords
- signal
- digital
- circuit
- data
- performs
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Granted
Links
Images
Abstract
【解決手段】本発明の受信装置は、受信波に対して所定の信号処理を施した後にA/D変換するアナログ回路122と、このアナログ回路122から出力されるデジタル信号に対して、受信波がQPSK変調波であるとしてデジタル信号処理を施す第1回路123と、受信波がASK変調波であるとしてデジタル信号処理を施す第2回路124とを備えたデジタル回路121とを有する。
【選択図】 図2
Description
【発明の属する技術分野】
本発明は、ASK(Amplitude Shift Keying(振幅シフトキーイング))通信方式による電波と、QPSK(Quaternary Phase−shift Keying(1/4位相シフトキーイング))通信方式による電波の両方を受信することができる受信装置に関するものである。
【0002】
【従来の技術】
ASK方式は、二進化メッセージを送信する一つの方法であり、二元の状態の一つを搬送波の存在で表し、他をそれが存在しないことで表すために、正弦搬送波がパルス化されるものである。
【0003】
また、QPSK方式は、マイクロ波搬送波を二つのNRZデータストリームで並列に変調する方法であり、データは搬送波の90度位相シフトとして伝送されるものである。
【0004】
これらの通信方式は、道路に設置された路側機と車両との間で行われる無線通信に用いられている。たとえば、図1に示すように、ETC(Electronic Toll Collection(自動料金収受システム))ではASK方式が採用され、DSRC(Dedicated Short Range Communication(狭域通信システム))ではQPSK方式が採用されている。
【0005】
そのため車両に搭載された受信機としては、両方式に対応できるように構成されていることが必要となる。
【0006】
複数の通信方式に対応することが可能な車載用の受信装置に関する技術として、特開2002−216178号公報に開示されたものがある。この従来技術は、ASK方式とPSK(Phase Shift Keying(位相シフトキーイング))方式に対応可能な車載器についての発明である。
【0007】
【特許文献1】
特開2002−216178号公報
【0008】
【発明が解決しようとする課題】
しかし、この従来技術では、復調用のアナログ回路は、変調方式毎に個別に設けられている。すなわち、PSK検波器とASK復調器を備えている。したがって、この従来技術をそのまま利用して、ASK方式とQPSK方式の両方に対応可能な受信装置を得ようとすると、装置の大型化およびコストの増大を余儀なくされる。装置の大型化は、車載の場合には配置が大幅に制限され搭載が困難となる場合も生じる。
【0009】
【課題を解決するための手段】
本発明の受信装置はこのような課題を解決するためになされたものであり、受信波に対して所定の信号処理を施した後にA/D変換するアナログ回路と、このアナログ回路から出力されるデジタル信号に対して、受信波がQPSK変調波であるとしてデジタル信号処理を施す第1回路と、受信波がASK変調波であるとしてデジタル信号処理を施す第2回路とを備えたデジタル回路とを有することを特徴とする。
【0010】
この受信装置によれば、受信波がQPSK変調波であるかASK変調波であるかにかかわらず、その受信波はアナログ回路で所定のアナログ信号処理が施されたのちデジタル信号に変換される。デジタル回路では、第1回路および第2回路のそれぞれでアナログ回路から出力されるデジタル信号が処理されるが、受信信号がQPSK変調波である場合には、第1回路からQPSK復調データが得られるが、第2回路の出力データはASK復調データとしては明らかに無意味な内容となる。逆に、受信信号がASK変調波である場合には、第2回路からASK復調データが得られるが、第1回路の出力データはQPSK復調データとしては明らかに無意味な内容となる。
【0011】
本発明の受信装置において、アナログ回路は、受信波をIF信号にダウンコンバートして出力するミキサと、そのIF信号に対して直交復調を行いI信号とQ信号を生成する直交復調器と、I信号とQ信号とをそれぞれデジタルI信号とデジタルQ信号に変換するA/D変換器とを備え、第1回路は、デジタルI信号およびデジタルQ信号に対してデジタル信号処理を施しQPSK方式におけるIデータおよびQデータを出力するものであり、第2回路は、デジタルI信号およびデジタルQ信号に対してデジタル信号処理を施しASK復調データを出力するものであることが望ましい。
【0012】
受信波がQPSK変調波であるかASK変調波であるかにかかわらず、その受信波は、アナログ回路においてダウンコンバートされた後に直交復調が行われてI信号とQ信号が抽出され、その後のA/D変換によってデジタルI信号とデジタルQ信号に変換される。デジタル回路では第1回路および第2回路それぞれにおいて、デジタルI信号およびデジタルQ信号を用いた処理が行われ、受信波がQPSK変調波である場合には第1回路からQPSK復調データが得られ、ASK変調波である場合には第2回路からASK復調データが得られる。
【0013】
アナログ回路での受信波の直交復調をダウンコンバートせずに直接行ってもよい。
【0014】
本発明の受信装置において、アナログ回路は、受信波をIF信号にダウンコンバートして出力するミキサと、IF信号に対して波形整形を施すリミッタと、リミッタにより波形整形されたIF信号をデジタルIF信号に変換するA/D変換器とを備え、デジタル回路は、デジタルIF信号をsinクロックと比較してデジタルI信号を生成する第1比較回路と、デジタルIF信号をcosクロックと比較してデジタルQ信号を生成する第2比較回路とを備え、第1回路は、デジタルI信号およびデジタルQ信号に対してデジタル信号処理を施しQPSK方式におけるIデータおよびQデータを出力するものであり、第2回路は、デジタルI信号およびデジタルQ信号に対してデジタル信号処理を施しASK復調データを出力するものであってもよい。
【0015】
受信波がQPSK変調波であるかASK変調波であるかにかかわらず、その受信波は、アナログ回路においてダウンコンバートされた後にリミッタにより波形整形が行われ、さらにA/D変換器でデジタルIF信号に変換される。デジタル回路内の第1回路ではデジタルIF信号をsinクロックおよびcosクロックと比較することによりデジタルI信号およびデジタルQ信号が生成され、両親号からQPSK復調データが得られる。第2回路ではデジタルI信号とデジタルQ信号からASK復調データが得られる。
【0016】
第1回路の望ましい構成として、デジタルI信号およびデジタルQ信号を入力してQPSK位相情報信号を生成するアークタンジェント回路と、QPSK位相情報信号から4値情報信号を抽出する遅延検波回路と、4値情報信号から前記IデータおよびQデータを生成するIQ識別回路とを備えたものが挙げられる。
【0017】
第2回路の望ましい構成として、デジタルI信号およびデジタルQ信号をそれぞれ2乗して加算することによりベクトル合成信号を生成する合成回路と、ベクトル合成信号をしきい値と比較してASK復調データを生成する二値識別回路とを備えたものが挙げられる。
【0018】
【発明の実施の形態】
図2は、本発明の受信装置の一実施形態を示すブロック図である。この受信装置は、前段のアナログ回路122と後段のデジタル回路121を有する。
【0019】
アナログ回路122は、アンテナ101、ミキサ102、第1発振器103、直交復調器104、フィルタ105、第2発振器106、フィルタ107、A/D変換器108,109を備える。
【0020】
アンテナ101は、受信波であるQPSK変調波またはASK変調波を受信する。ASKは、搬送波の振幅をオン−オフすることにより信号を伝送する方式であり、その信号点配置を図3に示す。QPSKは、搬送波の位相に4値の情報を乗せることにより信号を伝送する方式であり、その信号点配置を図4に示す。
【0021】
ミキサ102は、アンテナ101で受信した信号を、第1発振器103で発振された第1ローカル信号とミキシングすることによりダウンコンバートしてIF信号に変換する。
【0022】
図5はQPSK変調波を受信したときのIF信号の一例を示す波形図であり、図6はASK変調波を受信したときのIF信号の一例を示す波形図である。両図とも横軸に時間、縦軸に振幅をとっている。
【0023】
直交復調器104はミキサ102から出力されるIF信号に対して、第2発振器106で生成された第2ローカル信号を用いて直交復調を行い、I信号とQ信号に分離する。
【0024】
図7および図8は、それぞれQPSK変調波を受信したときのI信号およびQ信号の一例を示す波形図であり、図9および図10は、それぞれASK変調波を受信したときのI信号およびQ信号の一例を示す波形図である。図7〜図10において、横軸は時間、縦軸は振幅を表す。
【0025】
直交復調器104から出力されたI信号およびQ信号は、それぞれフィルタ105およびフィルタ107でノイズ成分が除去され、さらにA/D変換器108およびA/D変換器109に入力されて、デジタルI信号およびデジタルQ信号に変換される。
【0026】
デジタル回路121は、受信波がQPSK変調波であるとしてデジタル信号処理を行う第1回路123と、受信波ASK変調波であるとしてデジタル信号処理を行う第2回路124とを備えるものであり、PLD(Programmable Logic Device)やLSIによって、ワンチップで実現されている。
【0027】
第1回路123は、アークタンジェント回路(ATAN)110、遅延検波回路111、加算回路112、自動周波数制御回路113、I−Q識別回路114を備える。
【0028】
アークタンジェント回路110は、デジタルI信号とデジタルQ信号を入力し、これらの信号から位相情報を求める回路である。図11はアークタンジェント回路110の出力信号の一例を示す波形図であり、横軸に時間、縦軸に位相をとっている。
【0029】
遅延検波回路111は、アークタンジェント回路110の出力信号(位相情報)を入力して遅延検波を行った後、図4に示すQPSKにおける信号点配置の逆の操作を行って復調結果である4値を求める回路である。図12は遅延検波回路111における遅延検波の結果の一例を示す波形図であり、図13はその遅延検波結果に対して信号点配置の逆操作を施して4値を抽出した結果を示す波形図である。図12及び図13では、横軸に時間、縦軸に位相をとっている。
【0030】
自動周波数制御回路113は遅延検波回路111から出力される検波結果から周波数の補正値を求める回路であり、加算回路112はその補正値を検波結果に加えていく。
【0031】
I−Q識別回路114は、自動周波数制御回路113で補正された遅延検波結果をIデータとQデータに識別する回路である。図14および図15は、それぞれIデータおよびQデータの一例を示す波形図であり、横軸に時間、縦軸に振幅をとっている。
【0032】
このI−Q識別回路114から出力されるIデータおよびQデータが、本装置によるQPSK復調データである。
【0033】
つぎに、第2回路124について説明する。第2回路124は、2乗回路115および116、加算回路117、平均化回路118、1−0識別回路119、しきい値算出回路120を備える。
【0034】
2乗回路115はデジタルI信号を2乗する回路であり、2乗回路116はデジタルQ信号を2乗する回路である。2乗回路115および116の出力、すなわち2乗されたデジタルI信号およびデジタルQ信号は加算回路117で加算される。この加算結果に対してルート演算を施せばI、Qのベクトル成分を合成することになるが、ルート演算をしなくてもベクトル合成結果と同等の信号として扱えるので、ここではルート演算を省略している。
【0035】
直交復調器104での直交復調後のI、Qアナログ信号は、送受の周波数差があるために直交座標軸を中心に周波数差分の角速度で回転することになる。第2回路124によってASK復調を行うときは、この周波数差により、信号を時間軸上でみるとI信号とQ信号のそれぞれが交互にうねりとなって現れてくる。これらのベクトル合成によって信号が再生される。
【0036】
図16は加算回路117の出力信号、すなわちベクトル合成の結果を実線で示す波形図である。同図において、横軸は時間、縦軸は振幅を表す。
【0037】
平均化回路118は、加算回路117から出力される再生された信号の移動平均をとることによって、信号に含まれる雑音を除去する回路である。
【0038】
しきい値算出回路120は、入力された信号振幅、つまり加算回路117の出力信号振幅の平均値を求める回路であり、その出力信号は1−0識別回路119に1、0を識別するためのしきい値として入力される。しきい値算出回路120の出力信号を図16に点線で示す。
【0039】
1−0識別回路119は、平均化回路118からの再生信号をしきい値算出回路120からのしきい値と比較して2値信号に変換する。この2値信号がASK復調データとなる。図17は、1−0識別回路119から出力されるASK復調データ(2値信号)を示す波形図である。
【0040】
つぎに、このように構成された本実施形態の受信装置の全体動作を説明する。アナログ回路122は、受信波がASK信号であるかQPSK信号であるかにかかわらず、直交復調器104でI成分の信号とQ成分の信号に分離してデジタルI信号とデジタルQ信号を出力する。
【0041】
デジタル回路121では、アナログ回路122からのデジタルI信号とデジタルQ信号を共に、QPSK信号の復調を行う第1回路123とASK信号の復調を行う第2回路124の双方に入力して並行処理を行う。
【0042】
ASK信号を受信した場合には、第2回路124からASK復調データを得ることができる。一方、第1回路123から出力される信号は情報として意味のないもの、すなわちノイズとして扱われ、QPSK復調データとしては無視される。
【0043】
QPSK信号を受信した場合には、第1回路123からQPSK復調データを得ることができる。一方、第2回路124から出力される信号は情報として意味のないもの、すなわちノイズとして扱われ、ASK復調データとしては無視される。
【0044】
このように、本装置によれば、到来してきた受信波が、QPSK信号かASK信号かの判別を行わずに第1回路123および第2回路124で並行処理を行うため、つまり、判別のための処理が不要であるため、瞬時に復調処理を実行することができる。
【0045】
本装置によれば、ASK復調を行うための専用のアナログ部品、たとえば、包絡線検波回路やその前段及び後段にそれぞれ用いられるバンドパスフィルタおよび波形整形アンプ等が不要になり、受信装置の全体の小型化および低コスト化が実現できる。
【0046】
また、アナログ回路の部品点数を減らすことで、アナログ性能のばらつきを抑え、通信性能の安定化を図ることができる。
【0047】
図18は、本発明の第2実施形態を示すブロック図であり、上述した第1の実施形態とはアナログ回路部分が相違している。なお、第1実施形態と同一あるいは同等の要素については、第1実施形態と同一の符号を付して、その説明を省略する。
【0048】
アナログ回路303は、第1実施形態のアナログ回路122からミキサ102と第1発振器103を取り外したものである。このアナログ回路303では、受信したRF信号をダウンコンバートせずに直接直交復調する。
【0049】
発振器306の発信周波数は受信したRF信号(受信波)の周波数と同じになるように設定されている。
【0050】
本実施形態では、直交復調器104による直交復調後のI信号とQ信号に直流成分が乗ってしまう。この直流成分の除去は、アナログフィルタ105および107では困難であるが、デジタル回路123内でのデジタル処理で達成することができる。
【0051】
図19は、本発明の第3実施形態を示すブロック図である。この実施形態では、受信信号からI信号とQ信号を抽出する処理を、デジタル回路422にて行うものである。この実施形態においても、第1実施形態と同一あるいは同等の要素については、第1実施形態と同一の符号を付して、その説明を省略する。
【0052】
アナログ回路423は、アンテナ101、ミキサ102、発振器103、バンドパスフィルタ404、リミッタ405、A/D変換器106を備える。
【0053】
バンドパスフィルタ404は、IF周波数の信号帯域のみ通過させるフィルタであり、リミッタ405は、IF信号の振幅を飽和させることにより、IF信号を一定振幅の矩形波に波形整形する回路である。
【0054】
このアナログ回路423では、RF信号である受信波をミキサ102でIF信号にダウンコンバートした後、リミッタ405で波形整形し、A/D変換器106でデジタルIF信号に変換して出力する。
【0055】
デジタル回路422には、第1回路123および第2回路124の他に、第1比較回路407、第2比較回路408、sinクロック生成回路409、cosクロック生成回路410を備える。
【0056】
sinクロック生成回路409は、IF信号と同等の周波数のsinクロックを出力する回路であり、cosクロック生成回路410は、IF信号と同等の周波数でsinクロックの位相に対して90度遅れたクロック(cosクロック)を出力する回路である。
【0057】
第1比較回路407は、アナログ回路423から出力されたデジタルIF信号とsinクロックとを比較演算し、デジタルI信号を出力する。また、第2比較回路408は、アナログ回路423から出力されたデジタルIF信号とcosクロックとを比較演算し、デジタルQ信号を出力する。
【0058】
デジタルI信号およびデジタルQ信号から、第1回路123でQPSK復調データを取得し、第2回路124でASK復調データを取得する過程は第1実施形態と同様であるので説明は省略する。
【0059】
本実施形態によれば、第1実施形態よりもアナログ部品をさらに減らすことができるという利点を有する。ただし、デジタル処理でのサンプリングが高速になるので、それに対応可能な回路が必要である。
【0060】
【発明の効果】
以上説明したように、本発明の受信装置によれば、アナログ回路において、受信したQPSK変調波およびASK変調波に対して共通の信号処理を施した後にA/D変換し、デジタル回路において、QPSK復調とASK復調を並列処理する。つまり、QPSK復調のためのアナログ回路とASK復調のためのアナログ回路が共用されている。したがって、装置の小型化・低コスト化を図ることができる。小型化は本装置を車両に搭載する場合には、配置の自由度を大幅に広げることができる。
【図面の簡単な説明】
【図1】道路に設置された路側機と車両との間で行われる無線通信システムを示す図。
【図2】本発明の一実施形態である受信装置を示すブロック図。
【図3】ASKの信号点配置を示す座標図。
【図4】QPSKの信号点配置を示す座標図。
【図5】本実施形態において、QPSK変調波を受信したときにミキサ102が出力するIF信号の波形図。
【図6】本実施形態において、ASK変調波を受信したときにミキサ102が出力するIF信号の波形図。
【図7】QPSK信号を直交復調した後、フィルタ105を通過したI信号の波形図。
【図8】QPSK信号を直交復調した後、フィルタ107を通過したQ信号の波形図。
【図9】ASK信号を直交復調した後、フィルタ105を通過したI信号の波形図。
【図10】ASK信号を直交復調した後、フィルタ107を通過したQ信号の波形図。
【図11】QPSK信号を受信したときにアークタンジェント回路110が出力する位相情報を示す波形図。
【図12】QPSK信号を受信したときに遅延検波回路111内で行われた遅延検波結果を示す波形図。
【図13】遅延検波回路111の出力信号、すなわちQPSK信号を受信したときの遅延検波結果に対して信号点配置の逆操作を施して4値を抽出した結果を示す波形図。
【図14】QPSK信号を受信したときのI−Q識別回路114から出力されたI復調データを示す波形図。
【図15】QPSK信号を受信したときのI−Q識別回路114から出力されたQ復調データを示す波形図。
【図16】ASK信号を受信したときの平均化回路118から出力される信号およびしきい値算出回路120から出力されるしきい値信号を示す波形図。
【図17】ASK信号を受信したときの1−0識別回路119から出力されるASK復調データを示す波形図。
【図18】本発明の第2実施形態を示すブロック図。
【図19】本発明の第3実施形態を示すブロック図。
【符号の説明】
101…アンテナ、102…ミキサ、103…第1発振器、104…直交復調器、105,107…フィルタ、108,109…A/D変換器、110…アークタンジェント回路、111…遅延検波回路、112…加算回路、113…自動周波数制御回路、114…I−Q識別回路、115,116…2乗回路、117…加算回路、118…平均化回路、119…1−0識別回路、120…しきい値算出回路、122,303,423…アナログ回路、121,422…デジタル回路、123…第1回路、124…第2回路、404…バンドパスフィルタ、407,408…比較回路、409…sinクロック生成回路、410…cosクロック生成回路。
Claims (6)
- 受信波に対して所定の信号処理を施した後にA/D変換するアナログ回路と、
前記アナログ回路から出力されるデジタル信号に対して、前記受信波がQPSK変調波であるとしてデジタル信号処理を施す第1回路と、前記受信波がASK変調波であるとしてデジタル信号処理を施す第2回路とを備えたデジタル回路とを有することを特徴とする受信装置。 - 前記アナログ回路は、受信波をIF信号にダウンコンバートして出力するミキサと、前記IF信号に対して直交復調を行いI信号とQ信号を生成する直交復調器と、前記I信号とQ信号とをそれぞれデジタルI信号とデジタルQ信号に変換するA/D変換器とを備え、
前記第1回路は、前記デジタルI信号およびデジタルQ信号に対してデジタル信号処理を施しQPSK方式におけるIデータおよびQデータを出力するものであり、
前記第2回路は、前記デジタルI信号およびデジタルQ信号に対してデジタル信号処理を施しASK復調データを出力するものである
ことを特徴とする請求項1に記載の受信装置。 - 前記アナログ回路は、受信波に対して直交復調を行いI信号とQ信号を生成する直交復調器と、前記I信号とQ信号とをそれぞれデジタルI信号とデジタルQ信号に変換するA/D変換器とを備え、
前記第1回路は、前記デジタルI信号およびデジタルQ信号に対してデジタル信号処理を施しQPSK方式におけるIデータおよびQデータを出力するものであり、
前記第2回路は、前記デジタルI信号およびデジタルQ信号に対してデジタル信号処理を施しASK復調データを出力するものである
ことを特徴とする請求項1に記載の受信装置。 - 前記アナログ回路は、受信波をIF信号にダウンコンバートして出力するミキサと、前記IF信号に対して波形整形を施すリミッタと、前記リミッタにより波形整形されたIF信号をデジタルIF信号に変換するA/D変換器とを備え、
前記デジタル回路は、前記デジタルIF信号をsinクロックと比較してデジタルI信号を生成する第1比較回路と、前記デジタルIF信号をcosクロックと比較してデジタルQ信号を生成する第2比較回路とを備え、
前記第1回路は、前記デジタルI信号およびデジタルQ信号に対してデジタル信号処理を施しQPSK方式におけるIデータおよびQデータを出力するものであり、
前記第2回路は、前記デジタルI信号およびデジタルQ信号に対してデジタル信号処理を施しASK復調データを出力するものである
ことを特徴とする請求項1に記載の受信装置。 - 前記第1回路は、前記デジタルI信号およびデジタルQ信号を入力してQPSK位相情報信号を生成するアークタンジェント回路と、前記QPSK位相情報信号から4値情報信号を抽出する遅延検波回路と、前記4値情報信号から前記IデータおよびQデータを生成するIQ識別回路とを備えたことを特徴とする請求項2〜4のいずれか一項に記載の受信装置。
- 前記第2回路は、前記デジタルI信号およびデジタルQ信号をそれぞれ2乗して加算することによりベクトル合成信号を生成する合成回路と、前記ベクトル合成信号をしきい値と比較して前記ASK復調データを生成する二値識別回路とを備えたことを特徴とする請求項2〜5のいずれか一項に記載の受信装置。
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002308732A JP3979261B2 (ja) | 2002-10-23 | 2002-10-23 | 受信装置 |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2002308732A JP3979261B2 (ja) | 2002-10-23 | 2002-10-23 | 受信装置 |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2004147016A true JP2004147016A (ja) | 2004-05-20 |
JP3979261B2 JP3979261B2 (ja) | 2007-09-19 |
Family
ID=32454796
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2002308732A Expired - Fee Related JP3979261B2 (ja) | 2002-10-23 | 2002-10-23 | 受信装置 |
Country Status (1)
Country | Link |
---|---|
JP (1) | JP3979261B2 (ja) |
Cited By (7)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
WO2007097319A1 (ja) * | 2006-02-24 | 2007-08-30 | Toshiba Tec Kabushiki Kaisha | 直交復調器及び質問器 |
FR2899417A1 (fr) * | 2006-03-31 | 2007-10-05 | Imra Europ Sas Soc Par Actions | Methode et dispositif de demodulation |
JP2007274421A (ja) * | 2006-03-31 | 2007-10-18 | Oki Electric Ind Co Ltd | 車々間通信における受信装置 |
JP2008022187A (ja) * | 2006-07-12 | 2008-01-31 | Fujitsu Ten Ltd | 受信装置 |
US7787579B2 (en) | 2006-07-28 | 2010-08-31 | Oki Semiconductor Co., Ltd. | Frame synchronous control for use in a DSRC system using operational information provided from input circuitry of an on-board unit |
JP2011077593A (ja) * | 2009-09-29 | 2011-04-14 | Renesas Electronics Corp | 復調器及び復調方法 |
CN109586749A (zh) * | 2018-12-21 | 2019-04-05 | 广州智慧城市发展研究院 | 一种物联网信息感知soc芯片的射频模拟前端系统 |
-
2002
- 2002-10-23 JP JP2002308732A patent/JP3979261B2/ja not_active Expired - Fee Related
Cited By (13)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP4676357B2 (ja) * | 2006-02-24 | 2011-04-27 | 東芝テック株式会社 | 直交復調器及び質問器 |
JP2007228397A (ja) * | 2006-02-24 | 2007-09-06 | Toshiba Tec Corp | 直交復調器及び質問器 |
US8218688B2 (en) | 2006-02-24 | 2012-07-10 | Toshiba Tec Kabushiki Kaisha | Quadrature demodulator and interrogator |
WO2007097319A1 (ja) * | 2006-02-24 | 2007-08-30 | Toshiba Tec Kabushiki Kaisha | 直交復調器及び質問器 |
JP4687537B2 (ja) * | 2006-03-31 | 2011-05-25 | 沖電気工業株式会社 | 車々間通信における受信装置 |
JP2007274421A (ja) * | 2006-03-31 | 2007-10-18 | Oki Electric Ind Co Ltd | 車々間通信における受信装置 |
FR2899417A1 (fr) * | 2006-03-31 | 2007-10-05 | Imra Europ Sas Soc Par Actions | Methode et dispositif de demodulation |
JP2008022187A (ja) * | 2006-07-12 | 2008-01-31 | Fujitsu Ten Ltd | 受信装置 |
US7787579B2 (en) | 2006-07-28 | 2010-08-31 | Oki Semiconductor Co., Ltd. | Frame synchronous control for use in a DSRC system using operational information provided from input circuitry of an on-board unit |
JP2011077593A (ja) * | 2009-09-29 | 2011-04-14 | Renesas Electronics Corp | 復調器及び復調方法 |
CN102035776A (zh) * | 2009-09-29 | 2011-04-27 | 瑞萨电子株式会社 | 解调器和解调方法 |
CN109586749A (zh) * | 2018-12-21 | 2019-04-05 | 广州智慧城市发展研究院 | 一种物联网信息感知soc芯片的射频模拟前端系统 |
CN109586749B (zh) * | 2018-12-21 | 2024-02-27 | 广州智慧城市发展研究院 | 一种物联网信息感知soc芯片的射频模拟前端系统 |
Also Published As
Publication number | Publication date |
---|---|
JP3979261B2 (ja) | 2007-09-19 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
US6018553A (en) | Multi-level mixer architecture for direct conversion of FSK signals | |
US7551666B2 (en) | Wireless communications system and wireless digital receiver for use therein | |
US20070140382A1 (en) | Bandpass sampling receiver and the sampling method | |
JPH10513616A (ja) | デジタル的に補償されたダイレクトコンバージョン受信機 | |
US6868129B2 (en) | Demodulator for a radio receiver and method of operation | |
JP3979261B2 (ja) | 受信装置 | |
CN110636022B (zh) | 一种降低数据解调门限的信号接收方法及装置 | |
US6728321B2 (en) | Receiving device for angle-modulated signals | |
US6879647B1 (en) | Radio receiver AM-MSK processing techniques | |
US7336717B2 (en) | Receiver circuit, in particular for a mobile radio | |
JPH1188452A (ja) | 受信装置および受信信号の復調方法 | |
JPS63200652A (ja) | Fsk受信機 | |
Sahay et al. | A novel architecture and design of FPGA based space-borne AIS receiver | |
JP4722673B2 (ja) | Fsk復調回路 | |
JPS61240719A (ja) | 受信機 | |
EP1150436B1 (en) | Method and arrangement for receiving a frequency modulated signal | |
GB2192506A (en) | Demodulation circuit | |
JPH09121123A (ja) | ディジタル/アナログfm共用復調器 | |
JP2003110641A5 (ja) | ||
EP0098665A2 (en) | Data demodulator for a direct frequency modulated signal | |
JPH05304542A (ja) | 復調方法及び復調器 | |
JP2744540B2 (ja) | デジタル信号受信装置 | |
KR0164352B1 (ko) | 데이타 복원회로 | |
EP1236271B1 (en) | Fm demodulator using monostables | |
CN109067679A (zh) | 一种抵消频偏的dsb解调方法 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A621 | Written request for application examination |
Effective date: 20050405 Free format text: JAPANESE INTERMEDIATE CODE: A621 |
|
A977 | Report on retrieval |
Effective date: 20070307 Free format text: JAPANESE INTERMEDIATE CODE: A971007 |
|
A131 | Notification of reasons for refusal |
Effective date: 20070313 Free format text: JAPANESE INTERMEDIATE CODE: A131 |
|
A521 | Written amendment |
Effective date: 20070511 Free format text: JAPANESE INTERMEDIATE CODE: A523 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Effective date: 20070605 Free format text: JAPANESE INTERMEDIATE CODE: A01 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20070618 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20100706 Year of fee payment: 3 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Free format text: PAYMENT UNTIL: 20110706 Year of fee payment: 4 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 4 Free format text: PAYMENT UNTIL: 20110706 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 5 Free format text: PAYMENT UNTIL: 20120706 |
|
FPAY | Renewal fee payment (prs date is renewal date of database) |
Year of fee payment: 6 Free format text: PAYMENT UNTIL: 20130706 |
|
LAPS | Cancellation because of no payment of annual fees |