JP4192110B2 - Ａ／ｄ変換器のｄｃオフセット校正方法及び回路 - Google Patents

Description

本発明は、Ａ／Ｄ変換器のＤＣオフセット校正方法及び装置に関する。特に、単一電源で動作するＡ／Ｄ変換器において、中心レベルとなるように外部から与えるリファレンス電圧に誤差が存在する場合にこの成分を除去してオフセットを校正する方法及び回路に関する。

近年、携帯型の電子機器において小型化及び、高機能化が著しく進んでいる。小型化の一助として低消費電力化により小型バッテリの採用が進んでいる。特に、移動通信システムの移動端末に対しての低消費電力化に対する要求は著しい。

図1は、移動端末としての一般的な無線機の構成例を示す図である。アンテナ１にデュープレクサ２を通して送信系３と、受信系４が接続される。

上記の低消費電力の要求に対して、図１において受信系４のＡ／Ｄ変換器４０,４１は、単一電源で動作するＡ／Ｄ変換器の構成を採用することが多い。しかし、移動端末の特性として受信信号は符号と大きさを持つ値を扱っており、受信データの再生において、Ａ／Ｄ変換器４０，４１におけるオフセット成分（中心レベルとなるように外部から与えるリファレンス電圧の変動による誤差）が、性能低下の要因となるため、これを回避することが必要がある。

ここで、Ａ／Ｄ変換器の入力信号として位相変調されている信号を想定すると、ナイキスト点での振幅は一定である。これを利用し、値がピークを取るところがナイキスト点近傍であって、この正負ピーク値の差分の半分が、Ａ／Ｄ変換器のリファレンス値に対するオフセットと考えられる。

かかる原理を用い、正負対称な周期波形を持つアナログ入力をデジタル信号に変換するＡ／Ｄ変換器のオフセットを含む出力から、一周期あたりの最大値と最小値の和を１／２倍することによりオフセット量を求め、これをＡ／Ｄ変換器の出力に加算する構成が知られている（特許文献１）。

ここで、π／４シフトQPSKやＭＳＫを用いた信号の位相面上での信号点の存在確率は、正負が略均等になるため、Ａ／Ｄ変換後のオフセットを検出するためには、単純に入力信号を平均化することで得られる。

しかし、位相面上での信号点の存在確率が正負で均等にならない、例えばＰＳＫ変調を用いた場合は、単純に入力信号を平均化するだけではオフセット以外の被変調成分である信号自身の影響がより大きくなる。

これに対応するために、信号フレーム中に正負の存在確率が等しい、例えば、既知情報を挿入したり、タイミング同期ワードを選択したりして、この部分でオフセットを校正する方法が考えられる。

しかし、この場合、フレームタイミング同期が確立しないとオフセット校正ができず、校正が正しくないためにフレームタイミング検出を誤るといったデッド・ロックに陥る可能性がある。

この様に、信号点の存在確率が正負で均等にならない場合のオフセット校正には、以上のような問題が存在している。
特開平2-126723号公報

したがって、本発明の目的は、信号点の存在確率が正負で均等にならない場合のオフセット校正の問題を解決するＡＤ変換器のＤＣオフセット校正方法及び回路を提供することにある。

上記の課題を解決する本発明に従うＡ／Ｄ変換器のＤＣオフセット校正方法は、直交変調された信号に対するＡ／Ｄ変換器の出力信号を入力し、前記Ａ／Ｄ変換器におけるリファレンス電圧のオフセットを校正する方法であって、前記直交変調された信号の同相成分及び直交成分の各々に対し、前記Ａ／Ｄ変換器の出力信号の極大値及び極小値を求め、
前記求められた極大値及び極小値の差分の１／２を求め、前記求められた差分の１／２を、ループフィルタにより平均化して前記Ａ／Ｄ変換器の出力信号から減算してオフセット量を校正する際に、前記同相成分又は直交成分の一方の軸側のみ極大値及び極小値が求められる場合に、前記一方側のみの極大値及び極小値の検出タイミングに対応する他方の軸側の信号レベルを検出し、前記検出される他方の軸側の大きい信号レベルと小さい信号レベルの差分を求め、前記求められた信号レベルの差分の１／２を前記他方の軸側の補正すべきオフセット量とすることを特徴とする。

また、上記の課題を解決する本発明に従うＡ／Ｄ変換器のＤＣオフセット校正方法は、直交変調された信号に対するＡ／Ｄ変換器の出力信号を入力し、前記Ａ／Ｄ変換器におけるリファレンス電圧のオフセットを校正する回路は、前記直交変調された信号の同相成分及び直交成分の各々に対し、前記Ａ／Ｄ変換器の出力信号の極大値及び極小値を求める極大値、極小値検出部と、前記求められた極大値及び極小値の差分の１／２を求めるオフセット弁別部と、前記オフセット弁別部の出力を入力して平均化するループフィルタと、
前記ループフィルタの出力を前記Ａ／Ｄ変換器の出力信号から減算する加算回路とを有し、さらに、前記オフセット弁別部は、前記同相成分又は直交成分の一方の軸側のみ極大値及び極小値が求められる場合に、前記一方側のみの極大値及び極小値の検出タイミングに対応する他方の軸側の信号レベルを検出し、前記検出される他方の軸側の大きい信号レベルと小さい信号レベルの差分を求める回路と、前記求められた信号レベルの差分の１／２を前記他方の軸側の補正すべきオフセット量とするセレクタを有することを特徴とする。

本発明の特徴は、更に以下に図面に従い説明される発明の実施の形態例の説明から明らかになる。

本発明によって、直交変調信号に対し、信号点の存在確率が正負で均等にならず、一方の軸側しかピーク検出ができない場合でも正しくピークタイミングを得ることができ、オフセット校正が可能である。

以下に、図面に従い本発明の実施の形態例を説明する。なお、図に示す実施の形態例は本発明の理解のためのものであり、本発明の技術的範囲がこれらに限定されるものではない。

ここで、本発明の理解を容易とするために、特許文献1のオフセット除去の原理を用いるＡ／Ｄ変換器の構成及び、動作の概略を図により説明しておく。

図２は、図1に示す無線機の受信系４における直交変調回路４２からの直交変調信号のＩ成分及びＱ成分に対して、各々Ａ／Ｄ変換を行うＡ／Ｄ変換器４０、４１の出力側に接続されるオフセット校正回路４３，４４の構成ブロック図である。

なお、オフセット校正回路４３，４４の入力はＡ／Ｄ変換の直後で、２の補数などの符号と大きさを持つデジタル値であり、また同相成分(Ｉ)と直交成分(Ｑ)では同等の処理を行うため、図２にはＩ側の詳細構成ブロックのみを示している。

動作を簡単に説明すると、まず初期状態ではループフィルタ４４０からのオフセット補正出力は零(中心値)で、加算器４００において、入力とオフセット補正出力が加算され、極大値検出部４１０及び、極小値検出部４２０に入力される。

極大、極小のピーク値検出は変曲点を求めれば良いので、１シンボル遅延分の遅延回路４１１を経由したシンボル値と、直接入力するシンボル値とを比較器４１２において比較する。

次いで、極大値検出部４１０ではこの比較結果が大から小に変わるタイミングを微分回路４１３で検出し、極小値検出部４２０では反対に比較結果が小から大に変わるタイミングを微分回路４１３で検出する。それらの検出される時の値が極大値、極小値である。

入力信号は２の補数などであるので、符号が正であるとき極大値と、負であるとき極小値が得られ、オフセット弁別部４３０の極大値保持回路４３１、極小値保持回路４３２にそれぞれで極大値、極小値が保持される。加算回路４３３で保持された極大値と極小値の差分が求められる。この差分の１／２がオフセットに相当するので、加算回路４３３の出力を１／２回路４３４を通して差分の１／２をループフィルタ４４０に入力して積分する。これによりノイズ成分が除去されたオフセット量が得られる。

得られたオフセット量は加算器４００に帰還されて入力からこのオフセット量が差し引かれる。以上の動作を繰り返すことでオフセット校正を行うことが可能である。

なお、図２において、フリップフロップ４３５は、極大値，極小値保持回路４３１，４３２に対する取り込み信号を生成するアンドゲート４３６、４３７に対するゲート信号を生成する。さらに、微分回路４３８の出力がループフィルタ４４０に対するイネーブル信号となる。

上記図2の動作において、極値はほぼナイキスト点にあり、フリップフロップ４３５及び微分回路４３８により、極大と極小の両方が現れるまで補正値を更新しないので、被変調成分に依らずにオフセット校正が可能となる。

ここで、図２のＡ／Ｄ変換器におけるオフセット校正回路４３，４４の構成において、上記した信号点の存在確率が正負で均等にならない場合のオフセット校正の問題を、図を参照して再度説明する。

図３、図４は、かかる信号点の存在確率が正負で均等にならない場合のオフセット校正の問題を説明する図である。

図３、図４は、直交位相変調された信号の同相成分の信号レベル（図３Ａ、図４Ａ）と直交成分レベル（図３Ｂ、図４Ｂ）、オフセット校正前の位相平面上の信号点位置（図３Ｃａ、図４Ｃａ）と、オフセット校正前の位相平面上の信号点位置（図３Ｃｂ、図４Ｃｂ）の例を示す図である。

図３の例では、同相成分（図３Ａ）及び直交成分（図３Ｂ）ともに、信号のシンボルタイミングでピークポイント（peak point）が現れている。しかし、同相成分（Ｉ）及び直交成分（Ｑ）ともに中央値からのオフセット値が負側にシフトしている。したがって、これを補正する必要があり、それぞれのオフセット補償回路において、前記した特許文献１に記載の様にシンボル点毎に検出されるピーク値を用いてＩ側、Ｑ側補正が可能である。オフセット補正後の位相平面上の信号点位置は、図３Ｃｂに示す如くになる。

これに対し、図４に示す例では、直交成分におけるオフセット量が大きく（図４Ｂ）、同相成分のみにピークポイントが現れている（図４Ａ）。このように、位相平面の一方の軸側にのみ信号が存在する場合、当該軸側しかピーク値が得られない場合、従来の方法では、同相成分側のオフセット校正回路においてのみしかオフセット補正をすることができないことになる（図４Ｃ）。

本発明は、かかる問題を解決するものであり、本来同相及び直交成分側は、同時にピークが検出されるはずであるという認識に基づくものである。すなわち、ＢＰＳＫ変調では、データは“１”、“−１”のどちらかにマッピングされており、同相及び直交位相成分ともに同時にピーク検出となるはずである。

したがって、本発明は一方しか検出されない場合には、同じタイミングでそのときの値を取り込み、差分は中間値を求めて出力することで、オフセット成分を抽出することができるようにした構成に特徴を有する、図５は、本発明に従うＡ／Ｄ変換器のＤＣオフセット校正回路の構成例である。

図２との比較において、本発明の特徴は、互いに他方側のピーク値検出タイミング（検出パルス）を利用してサンプル値を保持するサンプル値検出回路４５０−Ｉ、４５０−Ｑを備えている。

図６、図７は、それぞれ図４の状態に対応する図５の実施例におけるそれぞれ同相成分側オフセット校正回路動作（図６）及び直交成分側オフセット校正回路動作（図７）のタイムチャートである。

図６に示す同相成分側オフセット校正回路の動作タイムチャートに対応して、先に図２について説明したように、図５において、同相側の極大値検出部４１０−Iと極小値検出部４２０−Iでそれぞれ入力データ４００−I（図６Ａ）に対し、1サンプル遅延したもの（図６B）と比較して、比較出力（図６C）を 更に微分して、変極点検出パルス（図６D）を得ている。これにより、極大値保持回路で検出した極大値（図６E）、極小値（図６F）をそれぞれ極大値保持回路４３１−I及び極小値保持回路４３２−Iで保持する。

このとき、微分回路４３８−I の出力は論理“１”であり、同相側でピークタイミングが得られていることを意味している。この微分回路４３８−I （４３８−Ｑ）の出力論理“１”は、極値検出情報共有部４６０を通して同相側及び直交側のループフィルタ４４０−Ｉ，４４０−Ｑに共通にイネーブル信号を与える。

微分回路４３８−I の出力はアンド回路４５２−Iのインバータゲート側に入力される。かかる場合、アンド回路４５２−Iの出力論理は“０”となりセレクタ４５１−I は、加算回路４３３−Iの出力を選択して１／２回路４３４−Iに入力する。したがって、１／２回路４３４−I出加算回路４３３−I出力を１／２することにより補正すべきオフセット値（図６G）が得られる。

ここで、サンプル値検出回路４５０−Ｉ（４５０−Ｑ）は、極大値保持回路４３１−I（極小値保持回路４３２−I）、極大値保持回路４３１−Q（極小値保持回路４３２−Q）と同等のサンプル値保持回路４５４−I(４５４−Q)、４５５−I(４５５−Q)を持ち、その出力を比較器４５６−I(（４５６−Ｑ）で比較して、小さい方の出力側の符号を反転して加算回路４５３−I,４５３−Qに入力する。

これにより、サンプル値の大きい値と小さい値の差分が加算回路４５３−Qから得られる。

かかる構成により、図７の直交成分側オフセット校正回路の動作タイムチャートに示すように、直交成分側のサンプル値は負の値がない（図７）ために、極小値を検出することができない。かかる場合、図５において微分回路４３８−Q の出力は論理“０”であり、サンプリング値検出回路４５０−Ｑにおいて、同相側のピーク値検出タイミングを検知する。同相側ではピーク値が得られているので、サンプリング値検出回路４５０−Ｑの出力が論理“１”となる。

したがって、アンド回路４５２−Qの出力論理は“１”となる。これによりセレクタ４５１−Qは回路４５０−Qの加算回路４５３−Qの出力を選択することができる。

以上図面に従い説明したように、本発明により、直交変調信号に対し、同相成分又は直交成分側の一方のみしかピーク値を検出できない場合であっても、正しくピークタイミングを得ることができるので、オフセット校正を可能とするA/D変換器が提供可能である。

移動端末としての一般的な無線機の構成例を示す図である。 図1に示すオフセット校正回路４３，４４の構成ブロック図である。 信号点の存在確率が正負で均等にならない場合のオフセット校正の問題を説明する図である（その１）。 信号点の存在確率が正負で均等にならない場合のオフセット校正の問題を説明する図である（その２）。 本発明に従う実施例構成例ブロック図である。 図５の実施例における同相成分側オフセット校正回路動作のタイムチャートである。 図５の実施例における直交成分側オフセット校正回路動作のタイムチャートである。

符号の説明

１ アンテナ
２ デュープレクサ
３ 送信系
４ 受信系
４０，４１ Ａ／Ｄ変換器
４２ 直交検波回路
４３、４４ オフセット校正回路
４００ 加算器
４１０ 極大値検出部
４２０ 極小値検出部
４３０ オフセット弁別部
４４０ ループフィルタ

Claims (2)

1. 直交変調された信号に対するＡ／Ｄ変換器の出力信号を入力し、前記Ａ／Ｄ変換器におけるリファレンス電圧のオフセットを校正する方法であって、
   前記直交変調された信号の同相成分及び直交成分の各々に対し、前記Ａ／Ｄ変換器の出力信号の極大値及び極小値を求め、
   前記求められた極大値及び極小値の差分の１／２を求め、
   前記求められた差分の１／２を、ループフィルタにより平均化して前記Ａ／Ｄ変換器の出力信号から減算してオフセット量を校正する際に、
   前記同相成分又は直交成分の一方の軸側のみ極大値及び極小値が求められる場合に、前記一方側のみの極大値及び極小値の検出タイミングに対応する他方の軸側の信号レベルを検出し、
   前記検出される他方の軸側の大きい信号レベルと小さい信号レベルの差分を求め、
   前記求められた信号レベルの差分の１／２を前記他方の軸側の補正すべきオフセット量とする
   ことを特徴とするＡＤ変換器のＤＣオフセット校正方法。
2. 直交変調された信号に対するＡ／Ｄ変換器の出力信号を入力し、前記Ａ／Ｄ変換器におけるリファレンス電圧のオフセットを校正する回路であって、
   前記直交変調された信号の同相成分及び直交成分の各々に対し、前記Ａ／Ｄ変換器の出力信号の極大値及び極小値を求める極大値、極小値検出部と、
   前記求められた極大値及び極小値の差分の１／２を求めるオフセット弁別部と、
   前記オフセット弁別部の出力を入力して平均化するループフィルタと、
   前記ループフィルタの出力を前記Ａ／Ｄ変換器の出力信号から減算する加算回路とを有し、
   さらに、前記オフセット弁別部は、前記同相成分又は直交成分の一方の軸側のみ極大値及び極小値が求められる場合に、前記一方側のみの極大値及び極小値の検出タイミングに対応する他方の軸側の信号レベルを検出し、前記検出される他方の軸側の大きい信号レベルと小さい信号レベルの差分を求める回路と、
   前記求められた信号レベルの差分の１／２を前記他方の軸側の補正すべきオフセット量とするセレクタを
   有することを特徴とするＡＤ変換器のＤＣオフセット校正回路。
   
   
   

Images