JP6622011B2 - クロックアンドデータリカバリ回路およびその信号処理方法 - Google Patents

Description

本発明は、クロックアンドデータリカバリ回路に関するものであり、特に入力データのサンプリングを行う際のジッタの影響を抑制する技術に関するものである。

通信装置や情報処理装置では、信号の伝送中に生じたジッタの影響を抑制して受信したデータ信号のクロックを抽出するためにクロックアンドデータリカバリ回路が用いられる。クロックアンドデータリカバリ回路は、位相同期ループ回路を用いる方式、または、位相補間方式のいずれかによって構成されていることが多い。そのうち、位相補間方式のクロックアンドデータリカバリ回路では、リファレンスのクロックから多相のクロックを生成し、入力されるデータ信号と比較して最適なクロック相を選択することによりクロックの抽出が行われる。また、位相補間方式のクロックアンドデータリカバリ回路では、多相のクロックを用いて、入力されるデータ信号のサンプリングが行われる。

位相補間方式のクロックアンドデータリカバリ回路では、入力されるデータ信号と多相クロックの位相比較結果を基に、多相クロックの位相を補正することでデータのサンプリングの正確性を向上させている。しかし、入力信号のジッタは、伝送路の状態や装置等の使用環境によって大きく変動する。入力信号のジッタの変動は、受信データの正確な復元に影響を及ぼす恐れがあり、入力信号のジッタの影響を抑制する必要がある。そのため、クロックアンドデータリカバリ回路において、入力信号のジッタが変動してもジッタの影響を抑制して正確にクロックの抽出およびデータの復元が行える技術が要求されている。そのような、入力信号のジッタが変動するような場合においても、正確にクロックの抽出およびデータの復元を行うための技術としては、例えば、特許文献１のような技術が開示されている。

特許文献１は、位相補間方式のクロックアンドデータリカバリ回路に関するものである。特許文献１のクロックアンドデータリカバリ回路は、Ｎ個のフリップフロップ回路と、位相比較回路と、位相シフト回路を備えている。特許文献１では、データ信号と位相シフト回路で生成されるＮ相のクロックが、データ信号のサンプリングを行うフリップフロップ回路に入力される。特許文献１のフリップフロップ回路は、データサンプリング用の回路と、エッジ検出用の回路とに分けられている。また、位相シフト回路では、エッジ検出用の回路に入力されるクロックの位相とデータサンプリング用の回路に入力されるクロックの位相のシフト量が、互いに独立した制御信号によって制御される。

特許文献１では、データサンプリング用の位相の制御を行う制御信号を所定の方法で段階的に生成することで、データサンプリング用のクロックのジッタを低減することができるとしている。また、特許文献１では。データサンプリング用の制御信号を生成する際に、その条件を外部から入力された信号を基に設定している。特許文献１では、そのような構成を用いてデータサンプリング用のクロックのジッタを低減することでデータのサンプリングを正確に行うことができるとしている。

特開２００７−６７５７３号公報

しかしながら、特許文献１の技術は次のような点で十分ではない。特許文献１のクロックアンドデータリカバリ回路では、データサンプリング用のクロックの位相の制御を外部から入力した設定条件に基づいて行っている。そのため、入力される信号の状態に応じた適切な設定条件を外部から入力しないと、データサンプリング用のクロックのジッタを十分に抑制することができない。よって、特許文献１の入力された信号の状態が変化した場合に、ジッタが変動すると、特許文献１のクロックアンドデータリカバリ回路では適切な設定条件が入力されるまでクロックのジッタが大きくなる恐れがある。そのような状態では、データの復元の正確性が低下する。よって、特許文献１の技術は、入力信号のジッタが変動しても、正確にクロックの抽出およびデータの復元が行うための技術としては十分ではない。

本発明は、入力信号のジッタが変動した場合でも、外部からの信号の入力を必要とせずに、正確に入力データのサンプリングを行うことができるクロックアンドデータリカバリ回路を得ることを目的としている。

上記の課題を解決するため、本発明のクロックアンドデータリカバリ回路は、位相シフト手段と、サンプリング手段と、位相比較手段と、ジッタ推定手段と、位相制御手段を備えている。位相シフト手段は、入力されたデータ信号のエッジサンプリング用に割り当てられた複数のクロックの位相を第１の位相制御信号に基づいてシフトする。また、位相シフト手段は、データ信号のデータサンプリング用に割り当てられた複数のクロックの位相を第２の位相制御信号に基づいてシフトする。サンプリング手段は、シフト手段が位相をシフトさせたエッジサンプリング用およびデータサンプリング用のクロックのうち、それぞれ割り当てられたクロックを基に、入力されたデータ信号をサンプリングして出力データ信号として出力する。位相比較手段は、出力データ信号の比較を基に、入力されたデータ信号とクロックとの位相のずれに応じた信号を位相比較結果信号として出力する。ジッタ推定手段は、位相比較結果信号のジッタを推定しジッタ情報として出力する。位相制御手段は、位相比較結果信号とジッタ情報を基に、エッジサンプリング用のクロックの位相のシフト量を制御する第１の位相制御信号と、データサンプリング用のクロックの位相のシフト量を制御する第２の位相制御信号を生成する。位相制御手段は、生成した第１の位相制御信号および第２の位相制御信号を位相シフト手段に出力する。

本発明のクロックアンドデータリカバリ回路の信号処理方法は、入力されたデータ信号のエッジサンプリング用に割り当てられた複数のクロックの位相を第１の位相制御信号に基づいてシフトする。本発明の信号処理方法は、データ信号のデータサンプリング用に割り当てられた複数のクロックの位相を第２の位相制御信号に基づいてシフトする。本発明の信号処理方法は、位相をシフトさせたエッジサンプリング用およびデータサンプリング用のクロックのうち、それぞれ割り当てられたクロックを基に、入力されたデータ信号をサンプリングして出力データ信号として出力する。本発明の信号処理方法は、出力データ信号の比較を基に、入力されたデータ信号とクロックとの位相のずれに応じた信号を位相比較結果信号として出力する。本発明の信号処理方法は、位相比較結果信号のジッタを推定しジッタ情報として出力する。本発明の信号処理方法は、位相比較結果信号とジッタ情報を基に、エッジサンプリング用のクロックの位相のシフト量を制御する第１の位相制御信号と、データサンプリング用のクロックの位相のシフト量を制御する第２の位相制御信号を生成して出力する。

本発明によると、入力信号のジッタが変動した場合でも、外部からの信号の入力を必要とせずに、正確に入力データのサンプリングを行うことができる。

本発明の第１の実施形態の構成の概要を示す図である。 本発明の第２の実施形態の構成の概要を示す図である。 本発明の第２の実施形態における動作フローの概要を示す図である。 本発明の第２の実施形態における動作フローの概要を示す図である。 本発明と対比した構成の回路の例を示す図である。 入力データと出力データの波形の関係を模式的に示した図である。 本発明と対比した構成の回路の例を示す図である。

（第１の実施形態）
本発明の第１の実施形態について図を参照して詳細に説明する。図１は、本実施形態のクロックアンドデータリカバリ回路の構成の概要を示したものである。本実施形態のクロックアンドデータリカバリ回路は、位相シフト手段１と、サンプリング手段２と、位相比較手段３と、ジッタ推定手段４と、位相制御手段５を備えている。

位相シフト手段１は、入力されたデータ信号のエッジサンプリング用に割り当てられた複数のクロックの位相を第１の位相制御信号に基づいてシフトする。また、位相シフト手段１は、データ信号のデータサンプリング用に割り当てられた複数のクロックの位相を第２の位相制御信号に基づいてシフトする。サンプリング手段２は、位相シフト手段１が位相をシフトさせたエッジサンプリング用およびデータサンプリング用のクロックのうち、それぞれ割り当てられたクロックを基に、入力されたデータ信号をサンプリングして出力データ信号として出力する。位相比較手段３は、出力データ信号の比較を基に、入力されたデータ信号とクロックとの位相のずれに応じた信号を位相比較結果として出力する。ジッタ推定手段４は、位相比較結果信号のジッタを推定しジッタ情報として出力する。位相制御手段５は、位相比較結果信号とジッタ情報を基に、エッジサンプリング用のクロックの位相のシフト量を制御する第１の位相制御信号と、データサンプリング用のクロックの位相のシフト量を制御する第２の位相制御信号を生成する。位相制御手段５は、生成した第１の位相制御信号および第２の位相制御信号を位相シフト手段１に出力する。

本実施形態のクロックアンドデータリカバリ回路では、位相シフト手段１が入力されたデータ信号のデータサンプリング用とエッジサンプリング用のクロックの位相を互いに異なる位相制御信号に基づいてシフトさせている。そのため、本実施形態のデータリカバリ回路では、サンプリング手段２に入力されるデータサンプリング用のクロックのジッタを的確に抑制することが出来るので入力されたデータ信号を正確にサンプリングすることができる。

また、本実施形態のクロックアンドデータリカバリ回路では、データサンプリング用のクロックの位相のシフト量は、ジッタ推定手段４が推定したジッタを基に制御されている。そのため、温度や電源の変動などによって入力データのジッタが変動した場合においても、外部から情報を必要とせずに動的にクロックのジッタを抑制することができる。よって、本実施形態のクロックアンドデータリカバリ回路では、温度等の環境が変動した場合においても入力されたデータ信号を正確にサンプリングすることができる。以上より、本実施形態のクロックアンドデータリカバリ回路は、入力信号のジッタが変動した場合でも、外部からの信号の入力を必要とせずに、正確に入力データのサンプリングを行うことができる。

（第２の実施形態）
本発明の第２の実施形態について図を参照して詳細に説明する。図２は、本実施形態のクロックアンドデータリカバリ回路の構成の概要を示したものである。本実施形態のクロックアンドデータリカバリ回路は、シリアルインターフェースに適用され、入力データからクロックを抽出し、データの復元を行う位相補間方式の回路である。

本実施形態のクロックアンドデータリカバリ回路は、サンプリング回路１１と、位相比較回路１２と、フィルタ回路１３と、ジッタ推定回路１４と、位相シフト回路１５と、アップダウンカウンタ制御回路１６を備えている。また、本実施形態のクロックアンドデータリカバリ回路は、第１のアップダウンカウンタ１７と、第２のアップダウンカウンタ１８と、第３のアップダウンカウンタ１９をさらに備えている。また、本実施形態のサンプリング回路１１は、位相シフト回路１５から入力されるＮ相の多相クロックにそれぞれ対応して、サンプリング回路１１−１から１１−ＮまでＮ個備えられている。Ｎは、偶数である。

サンプリング回路１１は、位相シフト回路１５から入力されるクロック信号を基に入力データのサンプリングを行う機能を有する。本実施形態のサンプリング回路１１には、フリップフロップ回路によって構成されるラッチ回路が用いられる。

Ｎ個のサンプリング回路１１には、クロックアンドデータリカバリ回路に入力されたデータ信号がＮ系統に分岐されて共通に入力される。また、サンプリング回路１１には、位相シフト回路１５からそれぞれ位相の異なるクロックが入力される。図２では、クロックＣＫ−1からクロックＣＫ−Ｎまで各クロックが、サンプリング回路１１−１からサンプリング回路１１−Ｎまでのいずれかのサンプリング回路１１に入力されている。各サンプリング回路１１に、多相クロックのうちいずれのクロックが入力されるかの対応はあらかじめ設定されている。

奇数番目のサンプリング回路１１、例えば、サンプリング回路１１−１や１１−（Ｎ−１）には、データサンプリング用のクロックが入力される。データサンプリング用のクロックは、入力データの確定期間の中心付近にエッジを有する。

また、偶数番目のサンプリング回路１１、例えば、サンプリング回路１１−２や１１−Ｎには、エッジサンプリング用のクロックが入力される。エッジサンプリング用のクロックは、入力データの変化点付近にエッジを有する。

各サンプリング回路１１は、サンプリングしたデータをサンプリングデータ信号Ｓ１１として位相比較回路１２に出力する。また、奇数番目のサンプリング回路１１から出力されたサンプリングデータ信号Ｓ１１は分岐されて出力データとして出力される。

本実施形態のサンプリング回路１１は、第１の実施形態のサンプリング手段２に相当する。

位相比較回路１２は、サンプリング回路１１から入力されるサンプリングデータ信号Ｓ１１の比較を行い、アップダウン信号を生成して出力する機能を有する。位相比較回路１２は、隣り合う位相のクロックでサンプリングされたデータを比較し、入力データの遷移点を判定する。位相比較回路１２は、判定した入力データの遷移点を基に入力データ信号とクロックの位相の差を判断する。位相比較回路１２は、入力データ信号の位相に対して、クロックの位相が遅れている場合に、アップを示すアップダウン信号を出力する。また、位相比較回路１２は、入力データ信号の位相に対して、クロックの位相が進んでいる場合に、ダウンを示すアップダウン信号を生成する。位相比較回路１２は、生成したアップダウン信号を第１のアップダウン信号Ｓ１２としてフィルタ回路１３およびジッタ推定回路１４に出力する。

本実施形態の位相比較回路１２は、第１の実施形態の位相比較手段３に相当する。

フィルタ回路１３は、位相比較回路１２から第１のアップダウン信号Ｓ１２として入力されたアップダウン信号を平滑化する機能を有する。フィルタ回路１３には、例えば、多数決回路が用いられる。多数決回路を用いた場合、フィルタ回路１３は、所定の時間に入力されたアップ信号の数がダウン信号よりも多い場合にアップ信号を生成する。また、フィルタ回路１３は、所定の時間に入力されたアップ信号の数がダウン信号よりも少ない場合にダウン信号を生成する。フィルタ回路１３は、生成した信号を第２のアップダウン信号Ｓ１３として、アップダウンカウンタ制御回路１６、第１のアップダウンカウンタ１７および第３のアップダウンカウンタ１９に出力する。

ジッタ推定回路１４は、位相比較回路１２から第１のアップダウン信号Ｓ１２として入力されるアップダウン信号のジッタ成分を推定する機能を有する。ジッタ推定回路１４は、アップダウン信号のジッタ成分としてジッタ量および周波数を推定する。ジッタ推定回路１４は、推定したジッタ成分の情報をジッタ情報信号Ｓ１４としてアップダウンカウンタ制御回路１６および第３のアップダウンカウンタ１９に出力する。

本実施形態のジッタ推定回路１４は、第１の実施形態のジッタ推定手段４に相当する。

位相シフト回路１５は、サンプリング回路１１に出力するサンプリングクロックを生成する機能を有する。位相シフト回路１５は、サンプリング回路１１ごとに対応するＮ相のクロックＣＫ−１からクロックＣＫ−Ｎを生成する。位相シフト回路１５は、第１のアップダウンカウンタ１７および第２のアップダウンカウンタ１８から入力される第１の位相制御信号Ｓ１７および第２の位相制御信号Ｓ１８に基づいて、各クロックの位相をシフトする。

位相シフト回路１５は、第１のアップダウンカウンタ１７から入力される第１の位相制御信号Ｓ１７に基づいて、エッジサンプリング用のクロックの位相をシフトさせる。また、位相シフト回路１５は、第２のアップダウンカウンタ１８から入力される第２の位相制御信号Ｓ１８に基づいて、データサンプリング用のクロックの位相をシフトさせる。

本実施形態の位相シフト回路１５は、第１の実施形態の位相シフト手段１に相当する。

アップダウンカウンタ制御回路１６は、第２のアップダウンカウンタ１８に出力するアップダウン信号を生成する機能を有する。アップダウンカウンタ制御回路１６は、第３のアップダウンから入力されるカウント値信号Ｓ１５とフィルタ回路１３から入力される第２のアップダウン信号Ｓ１３を基に、アップまたはダウンを示すアップダウン信号を生成する。

アップダウンカウンタ制御回路１６は、カウント値信号Ｓ１５が示すカウント値が設定範囲の上限値Ｂmaxであった場合に、アップを示す第２のアップダウン信号Ｓ１３を受け取るとアップのアップダウン信号を生成する。アップダウンカウンタ制御回路１６は、カウント値信号Ｓ１５が示すカウント値が設定範囲の下限値Ｂminであった場合に、ダウンを示す第２のアップダウン信号Ｓ１３を受け取るとダウンのアップダウン信号を生成する。アップダウンカウンタ制御回路１６の設定範囲の上限値Ｂmaxおよび下限値Ｂminの初期値とカウント値の初期値はあらかじめ設定されている。

本実施形態においてアップダウンカウンタ制御回路１６および第３のアップダウンカウンタ１９の設定範囲とは、カウンタの上限の設定値と下限の設定値の間のことをいう。すなわち、カウント値は設定範囲内で推移し、上限値を超える信号が入力された場合には、カウント値は上限値で維持される。また、下限値を下回る信号が入力された場合には、カウント値は下限値で維持される。

アップダウンカウンタ制御回路１６は、生成したアップダウン信号を第３のアップダウン信号Ｓ１６として第２のアップダウンカウンタ１８に出力する。

アップダウンカウンタ制御回路１６の設定範囲の上限値Ｂmaxと下限値Ｂminは、ジッタ情報信号Ｓ１４が示すジッタ情報を基に設定される。アップダウンカウンタ制御回路１６は、ジッタ情報に基づいてカウンタの設定範囲の上限値Ｂmaxと下限値Ｂminの補正の要否を判断する。アップダウンカウンタ制御回路１６は、ジッタが所定の閾値よりも大きいとき、カウンタの設定範囲の補正が必要と判断する。

アップダウンカウンタ制御回路１６は、カウンタの設定範囲の上限値Ｂmaxと下限値Ｂminの補正が必要と判断すると、例えば、上限値Ｂmaxを１下げ、下限値Ｂminを１上げることによって設定値を補正する。カウンタの設定範囲は、ジッタの大きさによってあらかじめ設定されてルックアップテーブルとして保存されていてもよい。ジッタの大きさによってあらかじめ設定されている場合には、アップダウンカウンタ制御回路１６は、ルックアップテーブルを参照してジッタに応じたカウンタの設定範囲を設定する。

第１のアップダウンカウンタ１７は、フィルタ回路１３から入力される第２のアップダウン信号Ｓ１３に基づいて、アップとダウンの数をカウンタで計数する機能を有する。また、第１のアップダウンカウンタ１７は、カウンタの値に基づいてエッジサンプリング用のクロックの位相のシフト量を制御する機能を有する。

第１のアップダウンカウンタ１７は、カウンタでの計数結果に基づいて、クロックの位相のシフト量を示す信号を位相シフト回路１５に第１の位相制御信号Ｓ１７として出力する。第１のアップダウンカウンタ１７は、カウント値、すなわち、計数したカウンタの値に応じた位相のシフト量の情報をあらかじめ保存している。第１のアップダウンカウンタ１７は、カウント値が正のときにカウント値の大きさに応じたシフト量でクロックの位相を進める方向に制御する。第１のアップダウンカウンタ１７は、カウント値が負のときにカウント値の絶対値の大きさに応じたシフト量でクロックの位相を遅らせる方向に制御する。

第１のアップダウンカウンタ１７のカウンタの設定範囲は、位相のシフト量に応じて設定されている。例えば、位相シフト量が０から６３として設定されているとき、第１のアップダウンカウンタ１７は、カウント値が６３の時にアップを示す第２のアップダウン信号Ｓ１３を受け取った場合に、カウント値を６３から０に遷移させる。また、カウント値が０の時にダウンを示す第２のアップダウン信号Ｓ１３を受け取った場合には、第１のアップダウンカウンタ１７は、カウント値を０から６３へ遷移させる。また、第１のアップダウンカウンタ１７のカウンタの初期値はあらかじめ設定されている。

第２のアップダウンカウンタ１８は、アップダウンカウンタ制御回路１６から入力される第３のアップダウン信号Ｓ１６に基づいて、アップとダウンの数をカウンタで計数する機能を有する。また、第２のアップダウンカウンタ１８は、カウンタの値に基づいてデータサンプリング用のクロックの位相のシフト量を制御する機能を有する。

第２のアップダウンカウンタ１８は、カウンタでの計数結果に基づいて、クロックの位相のシフト量を示す信号を位相シフト回路１５に第２の位相制御信号Ｓ１８として出力する。第２のアップダウンカウンタ１８は、カウンタの値に応じた位相のシフト量の情報をあらかじめ保存している。第２のアップダウンカウンタ１８は、カウント値が正のときにカウント値の大きさに応じたシフト量でクロックの位相を進める方向に制御する。第２のアップダウンカウンタ１８は、カウント値が負のときにカウント値の絶対値の大きさに応じたシフト量でクロックの位相を遅らせる方向に制御する。

第２のアップダウンカウンタ１８のカウンタの設定範囲は、第１のアップダウンカウンタ１７と同様に位相のシフト量に応じて設定されている。また、第２のアップダウンカウンタ１８の初期値はあらかじめ設定されている。

第３のアップダウンカウンタ１９は、フィルタ回路１３から入力される第２のアップダウン信号Ｓ１３に基づいて、カウンタをアップまたはダウンする機能を有する。第３のアップダウンカウンタ１９は、カウント値、すなわち、カウンタの値の情報をアップダウンカウンタ制御回路１６にカウント値信号Ｓ１５として出力する。第３のアップダウンカウンタ１９のカウンタには、上限値Ａmaxと下限値Ａminが設定されている。カウンタの値は上限値Ａmaxと下限値Ａminの間で推移する。

第３のアップダウンカウンタ１９のカウンタの上限値Ａmaxと下限値Ａminは、ジッタ情報に基づいて設定される。また、第３のアップダウンカウンタ１９は、上限値Ａmaxと下限値Ａminの設定値とジッタの関係の情報をあらかじめ保存している。第３のアップダウンカウンタ１９のカウンタの上限値Ａmaxと下限値Ａminは、アップダウンカウンタ制御部１６におけるカウンタの上限値Ｂmaxと下限Ｂminの設定と同様に行われる。すなわち、本実施形態では第３のアップダウンカウンタ１９のカウンタの上限値Ａmaxおよび下限値Ａminと、アップダウンカウンタ制御部１６におけるカウンタの設定範囲の上限値Ｂmaxおよび下限値Ｂminは同じ値となる。また、上限値Ｂmaxおよび下限値Ｂminの初期値とカウンタの初期値はあらかじめ設定されている。

第３のアップダウンカウンタ１９のカウンタの上限値Ａmaxおよび下限値Ａminは、例えば、第１のアップダウンカウンタ１７および第２のアップダウンカウンタ１８のカウンタの設定範囲よりも狭くなるように設定される。

本実施形態の第１のアップダウンカウンタ１７、第３のアップダウンカウンタ１９、アップダウン制御回路１６および第２のアップダウンカウンタ１８の機能は、第１の実施形態の位相制御手段５に相当する。

本実施形態のクロックアンドデータリカバリ回路の動作について説明する。図３および図４は、本実施形態のクロックアンドデータリカバリ回路の動作フローの概要を示したものである。

クロックアンドデータリカバリ回路にクロック等の復元の対象となるデータ信号が入力される。クロックアンドデータリカバリ回路に入力されたデータ信号は、Ｎ系統に分岐され各サンプリング回路１１にそれぞれ入力される。各サンプリング回路１１に入力される信号はすべて同一である。また、位相シフト回路１５は、Ｎ相のクロックを生成し各相に対応するサンプリング回路１１に出力する。

位相シフト回路１５は、奇数番目のサンプリング回路１１に、データサンプリング用のクロックを出力する。データサンプリング用のクロックは、データ信号のデータ確定期間の中心付近に立ち上がりのエッジを有する。データサンプリング用のクロックは、データ信号のデータ確定期間の中心付近に立ち下がりのエッジを有していてもよい。また、位相シフト回路１５は、偶数番目のサンプリング回路１１に、エッジ検出用のクロックを出力する。エッジ検出用のクロックは、データ信号の変化点付近に立ち上がりのエッジを有する。また、エッジ検出用のクロックは、データ信号の変化点付近に立ち下りのエッジを有していてもよい。

サンプリング回路１１は、位相シフト回路１５から送られてくるクロックを基に、入力されたデータ信号のサンプリングを行う（ステップ１０１）。各サンプリング回路１１は、サンプリングしたデータを位相比較回路１２にサンプリングデータ信号Ｓ１１として出力する（ステップ１０２）。また、奇数番目のサンプリング回路１１でサンプリングされたデータは、出力データとしても出力される。

位相比較回路１２は、各サンプリング回路１１からサンプリングしたデータをサンプリングデータ信号Ｓ１１として受け取ると隣接する位相のデータを比較してデータ信号の遷移点を判定する。位相比較回路１２は、データ信号の遷移点を判定すると、入力されたデータ信号の位相に対してクロックの位相が遅れている場合に、アップを示すアップダウン信号を生成する。また、位相比較回路１２は、入力されたデータ信号の位相に対してクロックの位相が進んでいる場合に、ダウンを示すアップダウン信号を生成する。位相比較回路１２は、生成したアップダウン信号をフィルタ回路１３に第１のアップダウン信号Ｓ１２として出力する。また、位相比較回路１２は、第１のアップダウン信号Ｓ１２をジッタ推定回路１４にも出力する（ステップ１０３）。

第１のアップダウン信号Ｓ１２が入力されると、ジッタ推定回路１４は、アップダウン信号を基にジッタ成分を推定する。本実施形態では、ジッタ推定回路１４は、所定の時間におけるアップダウン信号のアップとダウンの回数の偏りを基にジッタを推定する。ジッタ推定回路１４は、アップダウン信号を基にジッタを推定すると、推定したジッタの情報をジッタ情報信号Ｓ１４としてアップダウンカウンタ制御回路１６および第３のアップダウンカウンタ１９に出力する（ステップ１０４）。

フィルタ回路１３に第１のアップダウン信号Ｓ１２が入力されると、フィルタ回路１３は、入力されたアップダウン信号を平滑化する。フィルタ回路１３は、例えば、所定の時間に入力されたアップを示す信号がダウンを示す信号よりも多い場合にアップを示すアップダウン信号を生成する。また、そのような構成の場合に、フィルタ回路１３は、所定の時間に入力されたダウンを示す信号がアップを示す信号よりも多い場合にダウンを示すアップダウン信号を生成する。フィルタ回路１３は、平滑化して生成したアップダウン信号を第１のアップダウンカウンタ１７、第３のアップダウンカウンタ１９およびアップダウンカウンタ制御回路１６に第２のアップダウン信号Ｓ１３としてそれぞれ出力する（ステップ１０５）。

アップダウンカウンタ制御回路１６にジッタ情報信号Ｓ１４が入力されると、アップダウンカウンタ制御回路１６は、ジッタ情報に基づいてカウント値、すなわち、カウンタの値の設定範囲の補正の要否を判断する。アップダウンカウンタ制御回路１６は、ジッタが所定の閾値よりも大きいとき、カウント値の設定範囲の補正が必要と判断する。アップダウンカウンタ制御回路１６は、設定範囲の補正が必要と判断すると、例えば、設定範囲の上限値Ｂmaxを１下げ、下限値Ｂminを１上げることによって設定範囲を補正する。設定範囲の上限値Ｂmaxと下限値Ｂminは、ジッタの大きさによってあらかじめ設定されてルックアップテーブルとして保存されていてもよい。ジッタの大きさによってあらかじめ設定されている場合には、アップダウンカウンタ制御回路１６は、ルックアップテーブルを参照してジッタに応じたカウンタの設定範囲を設定する。

第３のアップダウンカウンタ１９に第２のアップダウン信号Ｓ１３が入力されると、第３のアップダウンカウンタ１９は、アップダウン信号に基づいてカウンタをアップまたはダウンさせてカウント値を更新する。第３のアップダウンカウンタ１９は、カウンタをアップまたはダウンさせてカウント値を更新すると、更新したカウント値をアップダウンカウンタ制御回路１６にカウント値信号Ｓ１５として出力する（ステップ１０６）。

アップダウンカウンタ制御回路１６に第３のアップダウンカウンタ１９のカウンタの値がカウント値信号Ｓ１５として入力されると、アップダウンカウンタ制御回路１６は入力されたカウント値を一時保存する。

入力されたカウント値が保持された状態で、フィルタ回路１３から第２のアップダウン信号Ｓ１３が入力されると、アップダウンカウンタ制御回路１６は、保持しているカウント値と第２のアップダウン信号Ｓ１３を基に信号の生成の要否を判断する。

カウント値が上限値Ｂmaxであるときに、アップを示す第２のアップダウン信号Ｓ１３が入力されるとアップダウンカウンタ制御回路１６は、アップの信号を生成する。また、カウント値が上限値Ｂmaxであるとき、ダウンを示す第２のアップダウン信号Ｓ１３が入力されるとアップダウンカウンタ制御回路１６は、信号の生成は不要と判断する。

カウント値が下限値Ｂminであるとき、ダウンを示す第２のアップダウン信号Ｓ１３が入力されるとアップダウンカウンタ制御回路１６は、ダウンの信号を生成する。また、カウント値が下限値Ｂminであるとき、アップを示すアップダウン信号が入力されるとアップダウンカウンタ制御回路１６は、信号の生成は不要と判断する。カウント値が上限値Ｂmaxおよび下限値Ｂmin以外の場合に、アップダウン信号が入力されたときは、アップダウンカウンタ制御回路１６は、信号の生成は不要と判断する。

アップダウンカウンタ制御回路１６は、アップまたはダウンを示すアップダウン信号を生成すると、第２のアップダウンカウンタ１８に生成した信号を第３のアップダウン信号Ｓ１６として出力する（ステップ１０７）。第２のアップダウンカウンタ１８は、第３のアップダウン信号Ｓ１６を受け取ると、アップダウン信号に基づいてカウンタをアップまたはダウンする。カウンタをアップまたはダウンさせると、第２のアップダウンカウンタ１８は、カウンタの値を基に位相制御信号を生成する。位相制御信号を生成すると、第２のアップダウンカウンタ１８は、生成した信号を位相シフト回路１５に第２の位相制御信号Ｓ１８として出力する（ステップ１０８）。

ステップ１０５においてフィルタ回路１３から出力された第２のアップダウン信号Ｓ１３は第１のアップダウンカウンタ１７にも入力される。第１のアップダウンカウンタ１７は、第２のアップダウン信号Ｓ１３を受け取ると、アップダウン信号に基づいてカウンタをアップまたはダウンする。カウンタをアップまたはダウンさせると、第１のアップダウンカウンタ１７は、カウンタの値を基に位相制御信号を生成する。位相制御信号を生成すると、第１のアップダウンカウンタ１７は、生成した信号を位相シフト回路１５に第１の位相制御信号Ｓ１７として出力する（ステップ１０９）。

位相シフト回路１５は、位相制御信号に基づいてクロックの位相を補正して各サンプリング回路１１に出力する（ステップ１１０）。位相シフト回路１５は、第１のアップダウンカウンタ１７から入力される第１の位相制御信号Ｓ１７に基づいてエッジサンプリング用のクロックの位相を補正する。また、位相シフト回路１５は、第２のアップダウンカウンタ１８から入力される第２の位相制御信号Ｓ１８に基づいてデータサンプリング用のクロックの位相を補正する。

各サンプリング回路１１は、位相シフト回路１５から入力されたクロックを基にステップ１０１と同様に入力データ信号のサンプリングを行う（ステップ１１１）。以後、クロックアンドデータリカバリ回路は、ステップ１０２からの動作を繰り返して行う。

次に本実施形態のクロックアンドデータリカバリ回路について、本実施形態とは異なる構成の回路と比較して説明する。図５は、本実施形態と比較した例におけるクロックアンドデータリカバリ回路の構成を示したものである。図５のクロックアンドデータリカバリ回路では、位相比較回路から出力された位相比較結果を示すアップダウン信号が、フィルタ回路を介してアップダウンカウンタに入力されている。アップダウンカウンタはアップダウン信号に基づいてカウントを行い、カウント結果に基づいた制御信号を位相シフト回路に出力している。位相シフト回路は、位相制御信号に基づいてすべてのクロックの位相のシフト量を一律に制御している。すなわち、図５の例では、データサンプリング用とエッジサンプリング用のクロックの位相のシフト量は、同じ位相制御信号によって制御されている。

図６は、図５の構成のクロックアンドデータリカバリ回路における入力データと出力データの関係を模式的に示した図である。図５の構成では、クロックアンドデータリカバリ回路がロックした状態でも、クロックの位相は最適点を中心にアップとダウンを繰り返すようにシフトされる。よって、図５に示す構成の回路では理想的なデータ信号が入力されている場合であっても、図６に示すようにデータサンプリング用のクロックに少なくとも１ステップ分の位相の変動が常に生じうる。そのため、図５のような構成の回路では、入力されたデータの復元における正確性が低下する可能性がある。入力されたデータの復元における正確性の低下は、環境の変動等により入力信号のジッタが大きくなったときに特に顕著になる。

また、図７は、入力データのデータサンプリング用とエッジサンプリング用のクロックの位相のシフト量を別に制御するクロックアンドデータリカバリ回路の構成の例を示している。図７の例では、データサンプリング用とエッジサンプリング用のクロックの位相のシフト量を別に制御しているので、データサンプリング用のクロックのジッタを抑制することが可能である。しかし、入力信号のジッタの変動が大きいときなどは、位相のシフト量の振幅が大きくなるので、入力データのサンプリングにおける正確性が低下し得る。

一方で本実施形態のクロックアンドデータリカバリ回路では、データサンプリング用とエッジサンプリング用のクロックの位相のシフト量を別に制御し、かつ、データサンプリング用のクロックの位相の制御を入力データのジッタを考慮して行っている。そのため、本実施形態のクロックアンドデータリカバリ回路では、環境の変動等によって入力データのジッタが変動した場合でも、位相のシフト量を設定する条件を動的に変化させることができる。そのため、本実施形態クロックアンドデータリカバリ回路は、環境の変動等によってジッタが変動した場合においても、入力データを正確に復元することができる。

本実施形態のクロックアンドデータリカバリ回路では、位相シフト回路１５で生成されたＮ相の多相クロックを基に入力データのサンプリングが行われている。また、位相シフト回路１５は、データサンプリング用とエッジサンプリングのクロックの位相のシフト量を別に制御している。

本実施形態のクロックアンドデータリカバリ回路では、エッジサンプリング用のクロックの位相のシフト量は、第１のアップダウンカウンタ１７のカウント値に基づいて制御される。第１のアップダウンカウンタ１７のカウント値は、フィルタ回路１３を介して位相比較回路１２から入力される位相比較結果を基にカウントされた値である。

また、本実施形態のデータサンプリング用のクロックの位相のシフト量は、第２のアップダウンカウンタ１８のカウント値に基づいて制御される。第２のアップダウンカウンタ１８のカウント値は、アップダウンカウンタ制御回路１６から入力される第３のアップダウン信号Ｓ１６を基にカウントされる。第３のアップダウン信号Ｓ１６は、第３のアップダウンカウンタ１９のカウント値とフィルタ回路１３を介して位相比較回路１２から入力される位相比較結果を基にアップダウンカウンタ制御回路１６において生成される。すなわち、第２のアップダウンカウンタ１８のカウント値は、多段階のステップでカウントされた値である。このように多段階でデータサンプリング用のクロックのシフト量を制御することで、入力データのジッタを抑制しデータを正確に復元することが可能となる。

第３のアップダウンカウンタ１９およびアップダウンカウンタ制御回路１６は、ジッタ推定回路１４が推定したジッタ情報を基に、入力データのジッタの影響を動的に抑制するように動作している。よって、第２のアップダウンカウンタ１８のカウント値は、ジッタの影響が抑制された状態で遷移する。そのため、本実施形態のクロックアンドデータリカバリ回路では、入力データのジッタが変動しても、データサンプリング用に出力されるクロックは、ジッタの影響が抑制されたものとなっている。データサンプリング用に出力されるクロックは、入力データのジッタの影響が抑制されているので、環境変動等によってジッタが変動しても入力データを正確に復元することが可能となる。その結果、本実施形態のクロックアンドデータリカバリ回路は、入力信号のジッタが変動した場合でも、外部からの信号の入力を必要とせずに、正確に入力データのサンプリングを行うことができる。

１ 位相シフト手段
２ サンプリング手段
３ 位相比較手段
４ ジッタ推定手段
５ 位相制御手段
１１ サンプリング回路
１２ 位相比較回路
１３ フィルタ回路
１４ ジッタ推定回路
１５ 位相シフト回路
１６ アップダウンカウンタ制御回路
１７ 第１のアップダウンカウンタ
１８ 第２のアップダウンカウンタ
１９ 第３のアップダウンカウンタ
Ｓ１１ サンプリングデータ信号
Ｓ１２ 第１のアップダウン信号
Ｓ１３ 第２のアップダウン信号
Ｓ１４ ジッタ情報信号
Ｓ１５ カウント値信号
Ｓ１６ 第３のアップダウン信号
Ｓ１７ 第１の位相制御信号
Ｓ１８ 第２の位相制御信号

Claims (10)

1. 入力されたデータ信号のエッジサンプリング用に割り当てられた複数のクロックの位相を第１の位相制御信号に基づいてシフトし、前記データ信号のデータサンプリング用に割り当てられた複数のクロックの位相を第２の位相制御信号に基づいてシフトする位相シフト手段と、
   前記位相シフト手段が位相をシフトさせた前記エッジサンプリング用および前記データサンプリング用の前記クロックのうち、それぞれ割り当てられた前記クロックを基に、入力された前記データ信号をサンプリングして出力データ信号として出力する複数のサンプリング手段と、
   前記出力データ信号の比較を基に、入力された前記データ信号と前記クロックとの位相のずれに応じた信号を位相比較結果信号として出力する位相比較手段と、
   前記位相比較結果信号のジッタを推定しジッタ情報として出力するジッタ推定手段と、
   前記位相比較結果信号と前記ジッタ情報を基に、前記エッジサンプリング用の前記クロックの位相のシフト量を制御する前記第１の位相制御信号と、前記データサンプリング用の前記クロックの位相のシフト量を制御する前記第２の位相制御信号を生成して前記位相シフト手段に出力する位相制御手段と、
   を備えることを特徴とするクロックアンドデータリカバリ回路。
2. 前記位相制御手段は、前記位相比較結果信号が入力されたときに保持しているカウント値が前記ジッタ情報を基に設定された第１の設定範囲に基づいた所定の条件を満たした場合にアップダウン信号を出力する第１のカウント手段と、前記アップダウン信号をカウントする第２のカウント手段とをさらに備え、
   前記第２のカウント手段の前記アップダウン信号のカウント結果に基づいて前記シフト量を制御する前記第２の位相制御信号を生成することを特徴とする請求項１に記載のクロックアンドデータリカバリ回路。
3. 前記第１のカウント手段は、前記第１の設定範囲の上限値のカウント値を保持している際に、アップを示す前記位相比較結果信号を受け取った場合に、アップを示す前記アップダウン信号を前記第２のカウント手段に出力し、
   前記第１の設定範囲の下限値のカウント値を保持している際に、ダウンを示す前記位相比較結果信号を受け取った場合に、ダウンを示す前記アップダウン信号を前記第２のカウント手段に出力することを特徴とする請求項２に記載のクロックアンドデータリカバリ回路。
4. 前記位相制御手段は、前記第１の設定範囲を前記ジッタ情報に基づいて設定する手段をさらに備えることを特徴とする請求項２または３いずれかに記載のクロックアンドデータリカバリ回路。
5. 前記第２のカウント手段は、第２の設定範囲内で前記アップダウン信号のカウントを行い、前記第２の設定範囲よりも前記第１の設定範囲が狭いことを特徴とする請求項３または４いずれかに記載のクロックアンドデータリカバリ回路。
6. 入力されたデータ信号のエッジサンプリング用に割り当てられた複数のクロックの位相を第１の位相制御信号に基づいてシフトし、前記データ信号のデータサンプリング用に割り当てられた複数のクロックの位相を第２の位相制御信号に基づいてシフトし、
   位相をシフトさせた前記エッジサンプリング用および前記データサンプリング用の前記クロックのうち、それぞれ割り当てられた前記クロックを基に、入力された前記データ信号をサンプリングして出力データ信号として出力し、
   前記出力データ信号の比較を基に、入力された前記データ信号と前記クロックとの位相のずれに応じた信号を位相比較結果信号として出力し、
   前記位相比較結果信号のジッタを推定しジッタ情報として出力し、
   前記位相比較結果信号と前記ジッタ情報を基に、前記エッジサンプリング用の前記クロックの位相のシフト量を制御する前記第１の位相制御信号と、前記データサンプリング用の前記クロックの位相のシフト量を制御する前記第２の位相制御信号を生成して出力することを特徴とするクロックアンドデータリカバリ回路の信号処理方法。
7. 前記位相比較結果信号が入力されたときに保持しているカウント値が前記ジッタ情報を基に設定された第１の設定範囲に基づいた所定の条件を満たした場合にアップダウン信号を出力し、
   前記アップダウン信号をカウントし、
   前記アップダウン信号のカウント結果に基づいて前記シフト量を制御する前記第２の位相制御信号を生成することを特徴とする請求項６に記載のクロックアンドデータリカバリ回路の信号処理方法。
8. 前記第１の設定範囲の上限値のカウント値を保持している際に、アップを示す前記位相比較結果信号を受け取った場合に、アップを示す前記アップダウン信号を出力し、
   前記第１の設定範囲の下限値のカウント値を保持している際に、ダウンを示す前記位相比較結果信号を受け取った場合に、ダウンを示す前記アップダウン信号を出力することを特徴とする請求項７に記載のクロックアンドデータリカバリ回路の信号処理方法。
9. 前記第１の設定範囲を前記ジッタ情報に基づいて設定することを特徴とする請求項７または８いずれかに記載のクロックアンドデータリカバリ回路の信号処理方法。
10. 第２の設定範囲内で前記アップダウン信号のカウントが行われ、前記第２の設定範囲よりも前記第１の設定範囲が狭いことを特徴とする請求項８または９いずれかに記載のクロックアンドデータリカバリ回路の信号処理方法。

Images