JP6643622B2 - クロックデータリカバリ装置と位相制御方法 - Google Patents

クロックデータリカバリ装置と位相制御方法 Download PDF

Info

Publication number
JP6643622B2
JP6643622B2 JP2018169047A JP2018169047A JP6643622B2 JP 6643622 B2 JP6643622 B2 JP 6643622B2 JP 2018169047 A JP2018169047 A JP 2018169047A JP 2018169047 A JP2018169047 A JP 2018169047A JP 6643622 B2 JP6643622 B2 JP 6643622B2
Authority
JP
Japan
Prior art keywords
signal
value
clock
adjustment
rotation
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Active
Application number
JP2018169047A
Other languages
English (en)
Other versions
JP2019220937A (ja
Inventor
ユ，ポシン
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Original Assignee
Taiwan Semiconductor Manufacturing Co TSMC Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by Taiwan Semiconductor Manufacturing Co TSMC Ltd filed Critical Taiwan Semiconductor Manufacturing Co TSMC Ltd
Publication of JP2019220937A publication Critical patent/JP2019220937A/ja
Application granted granted Critical
Publication of JP6643622B2 publication Critical patent/JP6643622B2/ja
Active legal-status Critical Current
Anticipated expiration legal-status Critical

Links

Images

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/081—Details of the phase-locked loop provided with an additional controlled phase shifter
    • H03L7/0812—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used
    • H03L7/0814—Details of the phase-locked loop provided with an additional controlled phase shifter and where no voltage or current controlled oscillator is used the phase shifting device being digitally controlled
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/091—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal the phase or frequency detector using a sampling device
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/0016—Arrangements for synchronising receiver with transmitter correction of synchronization errors
    • H04L7/002—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation
    • H04L7/0025—Arrangements for synchronising receiver with transmitter correction of synchronization errors correction by interpolation interpolation of clock signal
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L25/00—Baseband systems
    • H04L25/02—Details ; arrangements for supplying electrical power along data transmission lines
    • H04L25/03—Shaping networks in transmitter or receiver, e.g. adaptive shaping networks
    • H04L25/03006—Arrangements for removing intersymbol interference
    • H04L25/03012—Arrangements for removing intersymbol interference operating in the time domain
    • H04L25/03019—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception
    • H04L25/03057—Arrangements for removing intersymbol interference operating in the time domain adaptive, i.e. capable of adjustment during data reception with a recursive structure
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H04L7/0337—Selecting between two or more discretely delayed clocks or selecting between two or more discretely delayed received code signals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Manipulation Of Pulses (AREA)
  • Synchronisation In Digital Transmission Systems (AREA)

Description

本願は、クロックデータリカバリ装置に関し、特に、高速アプリケーションに適用されるデータリカバリ装置とその位相制御方法に関する。
プロセス技術の急速な発展により、集積回路の動作速度が大幅に改善されている。高速な伝送を行う通信システムでは、伝送された入力データが正しく読み取られることを確実にするために、クロックデータリカバリ（Ｃｌｏｃｋ ａｎｄ Ｄａｔａ Ｒｅｃｏｖｅｒｙ；ＣＤＲ）回路（例えば、米国特許文献１）がよく使用される。帯域幅が増加するにつれて、ＣＤＲ回路における内部回路は、より高速で動作する必要があり、現在の要求を満たすために広範囲の位相調整を提供する必要がある。
米国特許第７，９６１，８３０号明細書
しかしながら、動作速度の要求がますます高くなるにつれて、ＣＤＲ回路における内部回路を達成させることが困難になる。
上記の問題を解決するために、本願の一態様は、第１のクロック信号と第２のクロック信号に基づいて入力データを分析して、誤差信号を発生させるためのデータ分析回路システムと、前記誤差信号に基づいて調整信号を更新するためのループフィルタ回路システムと、前記調整信号が更新される場合に前記調整信号及び複数の制限値に基づいて複数の回転信号を調整することに用いられ、前記回転信号がそれぞれ複数の異なる位相区間に対応する位相回転器回路システムと、複数の第３のクロック信号に基づいて前記回転信号の１つを位相制御信号として出力するためのマルチプレクサ回路システムと、前記位相制御信号及び複数の第４のクロック信号に基づいて前記第１のクロック信号と前記第２のクロック信号を調整することに用いられ、前記第３のクロック信号の位相が互いに異なり、且つ前記第４のクロック信号の位相が互いに異なる位相補間回路システムと、を備えるクロックデータリカバリ装置を提供することにある。
ある実施例において、前記位相回転器回路システムは、前記調整信号及び前記制限値に基づいて前記回転信号を調整するための複数の計数回路を備え、且つ前記計数回路は、前記制限値における第１の制限値と前記調整信号の前回信号値及び現在信号値に基づいて前記回転信号における第１の回転信号を調整するための第１の計数回路を含む。
ある実施例において、第１の計数回路は、前記第１の制限値と前記調整信号の前記現在信号値とを比較して前記第１の制限値又は前記調整信号の前記現在信号値を第１の信号値として出力するためのリミッターと、調整信号の前記前回信号値が前記第１の制限値よりも大きい場合に前記調整信号の前記前回信号値から前記第１の制限値を減算してフィードバック信号値を発生させるための減算器と、前記フィードバック信号値と前記第１の信号値を加算してトリガ信号として出力するための加算器と、トリガ信号に基づいて計数操作を１回又は複数回行って、第１の回転信号を発生させるため計数器と、を含む。
ある実施例において、前記リミッターは、前記調整信号の前記現在信号値が前記第１の制限値よりも小さく又はそれに等しい場合、前記調整信号の前記現在信号値を前記第１の信号値として出力するが、前記調整信号が前記第１の制限値よりも大きい場合、前記第１の制限値を前記第１の信号値として出力する。
ある実施例において、前記第３のクロック信号の周波数は、前記第４のクロック信号の周波数よりも低い。
ある実施例において、前記調整信号が更新される場合、前記マルチプレクサ回路システムは、前記第３のクロック信号に基づいて前記回転信号における前記一つを選別して、次第に前記位相制御信号を更新する。
本願のある実施態様は、位相制御方法は、第１のクロック信号と第２のクロック信号に基づいて入力データを分析して、誤差信号を発生させる工程と、前記誤差信号に基づいて調整信号を更新する工程と、前記調整信号が更新される場合、複数の計数回路が前記調整信号及び複数の制限値に基づいて複数の回転信号を調整し、前記回転信号がそれぞれ複数の異なる位相区間に対応する工程と、複数の第３のクロック信号に基づいて前記回転信号の１つを位相制御信号として出力する工程と、前記位相制御信号及び複数の第４のクロック信号に基づいて前記第１のクロック信号と前記第２のクロック信号を補間し、前記第３のクロック信号の位相が互いに異なり、且つ前記第４のクロック信号の位相が互いに異なる工程と、を備える位相制御方法を提供することに用いられる。
ある実施例において、前記回転信号を調整する工程は、前記計数回路における第１の計数回路が前記制限値における第１の制限値と前記調整信号の前回信号値及び現在信号値に基づいて前記回転信号における第１の回転信号を調整する工程を含む。
ある実施例において、前記第１の回転信号を調整する工程は、前記第１の計数回路のリミッターにより前記第１の制限値と前記調整信号の前記現在信号値とを比較して、前記第１の制限値又は前記調整信号の前記現在信号値を第１の信号値として出力する工程と、調整信号の前記前回信号値が前記第１の制限値よりも大きい場合、前記第１の計数回路の減算器により前記調整信号の前記前回信号値から前記第１の制限値を減算してフィードバック信号値を発生させる工程と、前記第１の計数回路の加算器により前記フィードバック信号値と前記第１の信号値を加算してトリガ信号として出力する工程と、前記第１の計数回路の計数器が前記トリガ信号に基づいて計数操作を１回又は複数回行って、前記第１の回転信号を発生させる工程と、を含む。
ある実施例において、前記リミッターは、前記調整信号の前記現在信号値が前記第１の制限値よりも小さく又はそれに等しい場合、前記調整信号の前記現在信号値を前記第１の信号値として出力するが、前記調整信号が前記第１の制限値よりも大きい場合、前記第１の制限値を前記第１の信号値として出力する。
以上をまとめると、本願により提供されたクロックデータリカバリ装置とその位相制御方法は、低い周波数で動作する位相回転器を使用して、位相補間回路を制御して高速のクロック信号を発生させることができる。このように、実作上の回路に対する要求を低減することができる。同時に、位相補間回路システムは、クロック信号がスパイクの影響を受けないように、所望の位相区間に徐々に調整されてよい。また、本願により提供された位相制御方法は、関連回路の設置を調整することで、より広い位相制御範囲を提供することができる。
本発明の上記及び他の目的、特徴、メリット及び実施例をより分かりやすくするための、添付図面の説明は以下の通りである。
本願のある実施例によるクロックデータリカバリ装置を示す模式図である。 本願のある実施例による図１における計数回路を示す模式図である。 本願のある実施例による図１における複数の信号を示す波形模式図である。 本願のある実施例による位相制御方法を示すフロー図である。
本明細書で使用されるすべての用語は、それらの通常の意味を有する。上記語彙は、一般的に使用される辞書に定義されており、本明細書で論じられる語彙の使用の例は、本明細書の記載に含まれ、本願の範囲及び意味を限定するものではない。このように、本願は、本明細書に示される様々な実施形態に限定されない。
本明細書において、第１、第２及び第３等の用語の使用は、様々な素子、部材、領域、層及び／又はブロックを説明するために使用される。しかしながら、これらの素子、部材、領域、層及び／又はブロックは、これらの用語によって限定されるべきではない。これらの用語は、単一の素子、部材、領域、層、及び／又はブロックを識別するためにのみ使用される。従って、本願の範囲から逸脱することなく、以下の第１の素子、部材、領域、層及び／又はブロックは、第２の素子、部材、領域、層及び／又はブロックと呼ばれてよい。本明細書で使用される「及び／又は」は、１つ又は複数の関連するアイテムの任意の１つ及びすべての組み合わせを含む。
また、本明細書に使用される「結合」又は「接続」とは、２つ又は複数の素子が互いに直接的に実体的に又は電気的に接触し、又は互いに間接的に実体又は電気的に接触してもよく、２つ又は複数の素子が互いに操作し又は動作してもよい。
本明細書で使用する「回路システム（ｃｉｒｃｕｉｔｒｙ）」という用語は、１つ又は複数の回路（ｃｉｒｃｕｉｔ）からなる単一のシステムを指す。「回路」という用語は、一般的に、信号を処理するために、１つ以上のトランジスタ及び／又は１つ或いは複数の能動及び受動素子によって接続された物体を指す。
図１を参照されたい。図１は、本願のある実施例によるクロックデータリカバリ装置１００を示す模式図である。ある実施例において、クロックデータリカバリ装置は、高速周辺機器相互接続規格（ＰＣＩ−Ｅ）等のプロトコルを使用するトランシーバに適用されることができるが、本願はこれに限定されない。
ある実施例において、クロックデータリカバリ装置１００は、データ分析回路システム１１０と、ループフィルタ回路システム１２０と、位相回転器回路システム１３０と、マルチプレクサ回路システム１４０と、位相補間回路システム１５０と、を含む。データ分析回路システム１１０は、クロック信号ＣＬＫ−Ｉ及びクロック信号ＣＬＫ−Ｑに基づいて入力データＤＩＮを分析して、誤差信号ＶＥを発生させることに用いられる。
ある実施例において、データ分析回路システム１１０は、データサンプリング回路１１１と、エッジサンプリング回路１１２と、位相検出回路１１３と、を含む。データサンプリング回路１１１は、クロック信号ＣＬＫ−Ｉに基づいて入力データＤＩＮのデータ値に対してサンプリングを行って、データ信号ＳＤを発生させることに用いられる。エッジサンプリング回路１１２は、クロック信号ＣＬＫ−Ｑに基づいて入力データＤＩＮの立ち上がりエッジ又は立ち下がりエッジに対してサンプリングを行って、エッジ信号ＳＥを発生させることに用いられる。ある実施例において、上記のクロック信号ＣＬＫ−Ｉとクロック信号ＣＬＫ−Ｑとの両者の間の位相差は、約９０度に設置される。
位相検出回路１１３は、データサンプリング回路１１１とエッジサンプリング回路１１２に結合されて、データ信号ＳＤとエッジ信号ＳＥをそれぞれ受信する。ある実施例において、位相検出回路１１３は、データ信号ＳＤとエッジ信号ＳＥとの間の位相差を比較して、誤差信号ＶＥを発生させることに用いられる。位相検出回路１１３は、様々なアーキテクチャの位相検出器であってよい。例えば、異なる実施例において、位相検出回路１１３は、ホッジ（Ｈｏｇｇｅ）位相検出器、バンバン（Ｂａｎｇ−Ｂａｎｇ）位相検出器、アレクサンダー（Ａｌｅｘａｎｄｅｒ）位相検出器等であってよいが、本願はこれらに限定されない。
ループフィルタ回路システム１２０は、データ分析回路システム１１０に結合されて、誤差信号ＶＥを受信する。ある実施例において、ループフィルタ回路システム１２０は、誤差信号ＶＥに基づいて調整信号ＶＡを更新して位相回転器回路システム１３０に出力することに用いられる。
ある実施例において、ループフィルタ回路システム１２０は、比例チャンネル（未図示）と、積分チャンネル（未図示）と、累算器（未図示）と、を含む。比例チャンネルは、誤差信号ＶＥに基づいてクロック信号ＣＬＫ−Ｉとクロック信号ＣＬＫ−Ｑとの両者の間の位相誤差を決めることに用いられる。積分チャンネルは、誤差信号ＶＥに基づいてクロック信号ＣＬＫ−Ｉとクロック信号ＣＬＫ−Ｑとの両者の間の周波数誤差を決めることに用いられる。累算器は、比例チャンネル及び積分チャンネルに結合されて、前記の位相誤差及び周波数誤差に基づいて調整信号ＶＡを更新する。ある実施例において、比例チャンネルは、増幅器回路及び／又は乗算器回路等の素子によって達成されてよい。ある実施例において、積分チャンネルは、乗算器回路及び／又は少なくとも２次積分器等の素子によって達成されてよい。上記ループフィルタ回路システム１２０に関する実施形態は、例示に用いられ、各種のループフィルタ回路システム１２０の何れも本願の範囲に含まれる。
位相回転器回路システム１３０は、ループフィルタ回路システム１２０に結合されて、調整信号ＶＡを受信する。ある実施例において、位相回転器回路システム１３０は、調整信号ＶＡが更新される場合に調整信号ＶＡ及び複数の制限値Ｔ１〜Ｔ４に基づいて複数の回転信号ＳＲ１〜ＳＲ４を調整することに用いられる。ある実施例において、複数の回転信号ＳＲ１〜ＳＲ４は、それぞれ複数の位相区間（下記図３に示す）に対応する。
ある実施例において、調整信号ＶＡの数値は、クロック信号ＣＬＫ−ＩとＣＬＫ−Ｑとの位相がいくつかの位相区間を調整すべきかを指示する。ある実施例において、調整信号ＶＡの数値が−４〜＋４の間に設定されるが、本願はこれに限定されない。例えば、調整信号ＶＡの数値が＋１である場合、クロック信号ＣＬＫ−ＩとＣＬＫ−Ｑとの位相が１つの位相区間を増加すべきであることを表す。逆に、調整信号ＶＡの数値が−１である場合、クロック信号ＣＬＫ−ＩとＣＬＫ−Ｑとの位相が１つの位相区間を減少すべきであることを表す。位相回転器回路システム１３０は、調整信号ＶＡ及び複数の制限値Ｔ１〜Ｔ４に基づいて複数の回転信号ＳＲ１〜ＳＲ４を調整して、クロック信号ＣＬＫ−ＩとＣＬＫ−Ｑの対応すべき位相区間に調整してよい。
ある実施例において、位相回転器回路システム１３０は、複数の計数回路１３１〜１３４を含む。複数の計数回路１３１〜１３４のそれぞれは、複数の制限値Ｔ１〜Ｔ４における対応するものと調整信号ＶＡに基づいて複数の回転信号ＳＲ１〜ＳＲ４における対応するものを出力することができる。例として、計数回路１３１は、制限値Ｔ１と調整信号ＶＡに基づいて回転信号ＳＲ１を出力する。計数回路１３２は、制限値Ｔ２と調整信号ＶＡに基づいて回転信号ＳＲ２を出力する。このように類推すると、複数の計数回路１３１〜１３４と、複数の制限値Ｔ１〜Ｔ４と、複数の回転信号ＳＲ１〜ＳＲ４との間の対応関係が理解される。複数の計数回路１３１〜１３４の動作形態については、下記内容で図２〜図３を参照して説明する。
マルチプレクサ回路システム１４０は、位相回転器回路システム１３０に結合されて、複数の回転信号ＳＲ１〜ＳＲ４を受信する。ある実施例において、マルチプレクサ回路システム１４０は、複数のクロック信号ＣＬＫ１〜ＣＬＫ４（下記図３に示す）に基づいて複数の回転信号ＳＲ１〜ＳＲ４における１つを位相制御信号ＳＰＣとして出力する。複数のクロック信号ＣＬＫ１〜ＣＬＫ４は、周波数が同じであるが、その位相が互いに異なる。例えば、下記図３に示すように、複数のクロック信号ＣＬＫ１〜ＣＬＫ４の位相は、順に約９０度の差がある。
位相補間回路システム１５０は、マルチプレクサ回路システム１４０に結合されて、位相制御信号ＳＰＣを受信する。ある実施例において、位相補間回路システム１５０は、位相制御信号ＳＰＣ及び複数のクロック信号ＣＫに基づいてクロック信号ＣＬＫ−ＩとＣＬＫ−Ｑとの位相を調整する。複数のクロック信号ＣＫの位相が互いに異なり、且つ複数のクロック信号ＣＬＫ１〜ＣＬＫ４の周波数が複数のクロック信号ＣＫの周波数よりも低い。又は、ある実施例において、マルチプレクサ回路システム１４０は、２つのマルチプレクサ回路（未図示）を含んでよい。その一方のマルチプレクサ回路は、クロック信号ＣＬＫ−Ｉを調整するための位相制御信号ＳＰＣを出力するが、位相補間回路システム１５０は、この位相制御信号ＳＰＣと複数のクロック信号ＣＫに基づいてクロック信号ＣＬＫ−Ｉの位相を調整することができる。他方のマルチプレクサ回路は、クロック信号ＣＬＫ−Ｑを調整するための別の位相制御信号ＳＰＣを出力するが、位相補間回路システム１５０は、この他方の位相制御信号ＳＰＣと複数のクロック信号ＣＫに基づいてクロック信号ＣＬＫ−Ｑの位相を調整することができる。
ある実施例において、位相補間回路システム１５０は、複数の入力ペア（未図示）と電流源回路（未図示）を含む。複数の入力ペアは、電流源回路に結合されて、複数のクロック信号ＣＫに基づいて選択的にオンになる。電流源電流は、複数のスイッチを含み、前記スイッチが位相制御信号ＳＰＣに基づいて選択的にオンになって前記入力ペアに関連する電流比例を決めることに用いられる。このように、複数の入力ペアは、この電流比例に基づいて複数のクロック信号ＣＫから所望のクロック信号ＣＬＫ−ＩとＣＬＫ−Ｑを補間する。上記位相補間回路システム１５０に関する設置形態は、例示だけであり、位相補間回路システム１５０の各種の設置形態の何れも本願の範囲に含まれる。
図２を参照されたい。図２は、本願のある実施例による図１における計数回路１３１を示す模式図である。理解しやすくするために、図２における図１と類似的な素子は同じ符号と指定される。
図２に示すように、ある実施例において、計数回路１３１は、制限値Ｔ１とフィードバック信号値Ｆ１に基づいて回転信号ＳＲ１を調整することに用いられる。ある実施例において、フィードバック信号値Ｆ１は、調整信号ＶＡの前回信号値と制限値Ｔ１の間の差である。
詳しく言えば、ある実施例において、計数回路１３１は、リミッター２０１、減算器２０２、加算器２０３及び計数器２０４を含む。リミッター２０１は、制限値Ｔ１と調整信号ＶＡとを比較して、信号値ＳＶ１として出力することに用いられる。調整信号ＶＡの現在信号値が制限値Ｔ１よりも小さく又はそれに等しい場合、リミッター２０１は、調整信号ＶＡの現在信号値を信号値ＳＶ１として出力する。逆に、調整信号ＶＡが制限値Ｔ１よりも大きい場合、リミッター２０１は、制限値Ｔ１を信号値ＳＶ１として出力する。減算器２０２は、調整信号ＶＡの前回信号値が制限値Ｔ１よりも大きい場合に調整信号ＶＡの前回信号値から制限値Ｔ１を減算して、フィードバック信号値Ｆ１を発生させることに用いられる。加算器２０３は、リミッター２０１と減算器２０２に結合されて、フィードバック信号値Ｆ１及び信号値ＳＶ１を受信する。加算器２０３は、フィードバック信号値Ｆ１及び信号値ＳＶ１を加算してトリガ信号ＴＲ１を発生させることに用いられる。計数器２０４は、加算器２０３に結合されてトリガ信号ＴＲ１を受信する。計数器２０４は、トリガ信号ＴＲ１に基づいて計数操作を１回又は複数回行って、回転信号ＳＲ１を発生させることができる。例として、初期時に、回転信号ＳＲ１の信号値（例えば００００）は、「位相区間０」に対応する。トリガ信号ＴＲ１が＋１である場合、計数器２０４は、「位相区間１」に対応するように、計数操作を１回行って回転信号ＳＲ１の信号値を１（即ち００００を０００１に増加する）に増加する。このように、次回のトリガ信号ＴＲ１が＋３である場合、計数器２０４は、「位相区間４」に対応するように、計数操作を３回行って回転信号ＳＲ１の信号値を３（即ち０００１を０１００に増加する）に増加する。ある実施例において、リミッター２０１は、コンパレータを含んでよい。ある実施例において、減算器２０２及び／又は加算器２０３は、一つ又は複数のデジタル回路によって達成される演算回路を含んでよい。ある実施例において、計数器２０４は、アップ／ダウン計数器回路によって達成されてよい。ある実施例において、リミッター２０１、減算器２０２と加算器２０３は、クロック信号ＣＬＫ１に基づいて動作してよい。ある実例において、計数回路１３１は、調整信号ＶＡの前回信号値又は減算器２０２の演算結果を記憶するためのレジスタ（未図示）を更に含む。
他の計数回路１３２〜１３４の設置形態は、図２の計数回路１３１と同じである。例えば、計数回路１３２を例として、上記の回路設置形態を採用して制限値Ｔ１を制限値Ｔ２に置換して回転信号ＳＲ２を発生させることに用いられる。このように類推すると、すべての計数回路１３１〜１３４の実施形態が分かるので、ここで繰り返して説明しない。上記計数回路１３１に関する回路設置形態は、例示だけであり、他の各種の同じ機能を実行可能な設置形態も本願の範囲に含まれる。
図３を参照されたい。図３は、本願のある実施例による図１における複数の信号を示す波形模式図である。ある実施例において、複数の計数回路１３１〜１３４は、クロック信号ＣＬＫ１に基づいて動作する。つまり、クロック信号ＣＬＫ１の各サイクル（例えばサイクルＰ１〜Ｐ４）内で、調整信号ＶＡが更新されると、複数の計数回路１３１〜１３４は対応的に複数の回転信号ＳＲ１〜ＳＲ４を対応的な位相区間に調整する。
ある実施例において、複数の計数回路１３３〜１３４は、予定時間ＴＤを遅延させてから回転信号ＳＲ３〜ＳＲ４を出力するように設置される。予定時間ＴＤを設置することで、マルチプレクサ回路システム１４０の何れも回転信号ＳＲ１〜ＳＲ４における選択されたデータ中間値を位相制御信号ＳＰＣとして出力することを確保することができる。上記の予定時間ＴＤの時間の長さは０〜任意値であってよく、実際の要求に応じて対応して調整してよい。ある実施例において、複数の制限値Ｔ１〜Ｔ４がそれぞれ１、２、３、４に設置されるが、本願はこれらに限定されない。
図３に示すように、サイクルＰ１内で、調整信号ＶＡの信号値は＋０である。調整信号ＶＡの現在信号値＋０が何れも複数の制限値Ｔ１〜Ｔ４よりも小さいので、複数の計数回路１３１〜１３４におけるリミッター（例えばリミッター２０１）の何れも調整信号ＶＡの現在信号値＋０を信号値（例えば信号値ＳＶ１）として出力する。調整信号ＶＡに前回信号値がないので、複数の計数回路１３１〜１３４における減算器（即ち減算器２０２）は、フィードバック信号値Ｆ１を発生させない。このように、複数の計数回路１３１〜１３４の加算器（即ち加算器２０３）の何れも信号値０のトリガ信号ＴＲ１を出力する。これにより、複数の計数回路１３１〜１３４における計数器（即ち計数器２０４）の何れも計数操作を行わず、「位相区間０」に対応する信号値を有する複数の回転信号ＳＲ１〜ＳＲ４を発生させる。これにより、サイクルＰ１が終了すると、マルチプレクサ回路システム１４０は、複数のクロック信号ＣＬＫ１〜ＣＬＫ４に基づいて、「位相区間０」に対応する信号値を有する位相制御信号ＳＰＣを出力する。
サイクルＰ２内で、調整信号ＶＡの現在信号値は、＋１に更新される。調整信号ＶＡの現在信号値＋１の何れもが複数の制限値Ｔ１〜Ｔ４よりも小さく又はそれに等しいので、複数の計数回路１３１〜１３４におけるリミッター（例えばリミッター２０１）の何れも調整信号ＶＡの現在信号値＋１を信号値（即ち信号値ＳＶ１）として出力する。また、調整信号ＶＡの前回信号値＋０が制限値Ｔ１〜Ｔ４よりも大きくないので、複数の計数回路１３１〜１３４における減算器（即ち減算器２０２）はフィードバック信号値Ｆ１を発生させない。このように、複数の計数回路１３１〜１３４の加算器（即ち加算器２０３）の何れも信号値１のトリガ信号ＴＲ１を出力する。これにより、複数の計数回路１３１〜１３４における計数器（即ち計数器２０４）の何れも計数操作を１回行って、複数の回転信号ＳＲ１〜ＳＲ４を「位相区間０」に対応する信号値から「位相区間１」に対応する信号値に更新する。
これにより、サイクルＰ２内で、複数のクロック信号ＣＬＫ１〜ＣＬＫ４のデータ値が順に「１１００」である場合、マルチプレクサ回路システム１４０は、回転信号ＳＲ１を位相制御信号ＳＰＣとして出力する。複数のクロック信号ＣＬＫ１〜ＣＬＫ４のデータ値が順に「０１１０」である場合、マルチプレクサ回路システム１４０は、回転信号ＳＲ２を位相制御信号ＳＰＣとして出力する。複数のクロック信号ＣＬＫ１〜ＣＬＫ４のデータ値が順に「００１１」である場合、マルチプレクサ回路システム１４０は、回転信号ＳＲ３を位相制御信号ＳＰＣとして出力する。このように、サイクルＰ２が終了すると、マルチプレクサ回路システム１４０は、「位相区間１」に対応する信号値を有する位相制御信号ＳＰＣを出力することができる。
サイクルＰ３内で、調整信号ＶＡの現在信号値は、＋３に更新される。調整信号ＶＡの現在信号値＋３の何れも複数の制限値Ｔ３〜Ｔ４よりも小さく又はそれに等しいので、複数の計数回路１３３〜１３４におけるリミッター（例えばリミッター２０１）の何れも調整信号ＶＡの現在信号値＋３を信号値（例えば信号値ＳＶ１）として出力する。調整信号ＶＡの前回信号値＋１が制限値Ｔ３〜Ｔ４よりも大きくないので、複数の計数回路１３３〜１３４における減算器（例えば減算器２０２）はフィードバック信号値Ｆ１を発生させない。このように、複数の計数回路１３３〜１３４の加算器（例えば加算器２０３）の何れも信号値＋３のトリガ信号ＴＲ１を出力する。これにより、複数の計数回路１３３〜１３４における計数器（即ち計数器２０４）の何れも計数操作を３回行って、複数の回転信号ＳＲ３〜ＳＲ４を「位相区間１」に対応する信号値から「位相区間４」に対応する信号値に更新する。
また、調整信号ＶＡの現在信号値＋３が制限値Ｔ１よりも大きい場合、計数回路１３１におけるリミッター２０１は、制限値Ｔ１を信号値ＳＶ１として出力する。調整信号ＶＡの前回信号値＋１が制限値Ｔ１よりも大きくないので、計数回路１３１における減算器２０２はフィードバック信号値Ｆ１を発生させない。このように、計数回路１３１における加算器２０３を信号値＋１（即ち制限値Ｔ１）のトリガ信号ＴＲ１として出力する。これにより、計数回路１３１における計数器２０４は、計数操作を１回行って、回転信号ＳＲ１を「位相区間１」に対応する信号値から「位相区間２」に対応する信号値に更新する。
同じように、調整信号ＶＡの現在信号値＋３が制限値Ｔ２よりも大きい場合、計数回路１３２におけるリミッター（例えばリミッター２０１）は、制限値Ｔ２を信号値（例えば信号値ＳＶ１）として出力する。調整信号ＶＡの前回信号値＋１が制限値Ｔ２よりも大きくないので、計数回路１３２における減算器（即ち減算器２０２）はフィードバック信号値Ｆ１を発生させない。このように、計数回路１３２の加算器（即ち加算器２０３）を信号値＋２（即ち制限値Ｔ２）のトリガ信号ＴＲ１として出力する。これにより、計数回路１３２における計数器（即ち計数器２０４）は、計数操作を２回行って、回転信号ＳＲ２を「位相区間１」に対応する信号値から「位相区間３」に対応する信号値に更新する。
これにより、サイクルＰ３内で、複数のクロック信号ＣＬＫ１〜ＣＬＫ４のデータ値が順に「１００１」である場合、マルチプレクサ回路システム１４０は、回転信号ＳＲ４を位相制御信号ＳＰＣとして出力する。複数のクロック信号ＣＬＫ１〜ＣＬＫ４のデータ値が順に「１１００」である場合、マルチプレクサ回路システム１４０は、回転信号ＳＲ１を位相制御信号ＳＰＣとして出力する。このように類推すると、サイクルＰ３が終了すると、マルチプレクサ回路システム１４０は、「位相区間４」に対応する信号値を有する位相制御信号ＳＰＣを出力することができる。
サイクルＰ４内で、調整信号ＶＡの現在信号値は、＋２に更新される。調整信号ＶＡの現在信号値＋２の何れも複数の制限値Ｔ３〜Ｔ４よりも小さいので、複数の計数回路１３３〜１３４におけるリミッター（例えばリミッター２０１）の何れも調整信号ＶＡの現在信号値＋２を信号値（例えば信号値ＳＶ１）として出力する。調整信号ＶＡの前回信号値＋３が制限値Ｔ３〜Ｔ４よりも大きくないので、複数の計数回路１３３〜１３４における減算器（即ち減算器２０２）はフィードバック信号値Ｆ１を発生させない。このように、複数の計数回路１３３〜１３４の加算器（即ち加算器２０３）の何れも信号値＋２のトリガ信号ＴＲ１を出力する。これにより、複数の計数回路１３３〜１３４における計数器（即ち計数器２０４）の何れも計数操作を２回行って、複数の回転信号ＳＲ３〜ＳＲ４を、「位相区間４」に対応する信号値から対応する「位相区間６」の信号値に更新する。
また、調整信号ＶＡの前回信号値＋３が制限値Ｔ１よりも大きいので、計数回路１３１における減算器２０２は、数値が＋２であるフィードバック信号値Ｆ１を発生させる。調整信号ＶＡの現在信号値＋２が制限値Ｔ１よりも大きいので、計数回路１３１におけるリミッター２０１は、制限値Ｔ１を信号値ＳＶ１として出力する。これにより、計数回路１３１における加算器２０３は、信号値＋３のトリガ信号ＴＲ１を出力する。このように、計数回路１３１における計数器２０４は、計数操作を３回行って、回転信号ＳＲ１を「位相区間２」に対応する信号値から「位相区間５」に対応する信号値に更新する。
同じように、調整信号ＶＡの前回信号値＋３が制限値Ｔ２よりも大きいので、計数回路１３２における減算器は、数値が＋１であるフィードバック信号値を発生させる。調整信号ＶＡの現在信号値＋２が制限値Ｔ２よりも小さく又はそれに等しいので、計数回路１３２におけるリミッターは、調整信号ＶＡの現在信号値＋２を信号値（例えばＳＶ１）として出力する。これにより、計数回路１３２における加算器（例えば加算器２０３）は、信号値＋３のトリガ信号ＴＲ１を出力する。このように、計数回路１３２における計数器（例えば計数器２０４）は、計数操作を３回行って、回転信号ＳＲ２を「位相区間３」に対応する信号値から「位相区間６」に対応する信号値に更新する。
これにより、サイクルＰ４内で、マルチプレクサ回路システム１４０は、位相制御信号ＳＰＣを順に「位相区間４」に対応する信号値から「位相区間６」に対応する信号値に調整することができる。
いくつかの関連技術では、位相を調整する必要があると検出されるたびに、位相制御信号の信号値の対応する位相区間を、必要な位相区間に直接切り替えることがある。これらの技術では、位相制御信号の信号値の対応する位相区間は、一度に多くの位相区間を切り替えることがある。このように、位相補間器は、動作中にスパイク（ｓｐｉｋｅ）を生成し、全体のシステム性能を低下させる可能性がある。また、動作速度が速くなるにつれて、位相回転器は、より速い周波数で動作する必要があり、位相回転器の実装をより困難にする可能性がある。
上記の技術と比べると、位相回転器回路システム１３０及びマルチプレクサ回路システム１４０により、図３に示すように、１回ごとの調整信号ＶＡが更新される期間（即ちサイクルＰ１〜Ｐ４）内、位相制御信号ＳＰＣの信号値の対応する位相区間は、次第に必要な位相区間に切り替えられてよい。このように、クロック信号ＣＬＫ−ＩとＣＬＫ−Ｑにおけるスパイクの発生を避けることができる。ある実施例において、図１におけるクロック信号ＣＬＫ１〜ＣＬＫ４の周波数は、２ギガヘルツ（ＧＨｚ）であり、且つクロック信号ＣＫの周波数は、８ＧＨｚである。前記のように、位相回転器回路システム１３０は、クロック信号ＣＬＫ１に基づいて動作してよい。つまり、位相回転器回路システム１３０は、位相補間回路システム１５０を制御して速度が速いクロック信号を発生させるように、動作速度が低いデジタル回路によって達成されてよい。このように、位相回転器回路システム１３０の実施難度を低下させることができる。
理解すべきなのは、上記クロック信号ＣＬＫ１〜ＣＬＫ４に関する設置形態、周波数及び数の何れも例示に用いられ、本願はこれに限定されないことである。種々の用途及び設計上の考慮によれば、クロック信号ＣＬＫ１〜ＣＬＫ４の設置形態、周波数及び数はそれに応じて調整することができる。上記実施例によれば、例えば、計数回路１３１〜１３４の数を増やしたり、位相区間の更新区間を変更したり、又はクロック信号ＣＬＫ１〜ＣＬＫ４の数を増やしたりする等、関連する回路設置を調整することで、クロックデータリカバリ装置１００は、より広い範囲の位相制御を提供することができる。
図４は、本願のある実施例による位相制御方法４００を示すフロー図である。理解しやすくするために、位相制御方法４００は、前記各図面を参照して説明する。
ステップＳ４１０において、データ分析回路システム１１０は、クロック信号ＣＬＫ−Ｉ及びクロック信号ＣＬＫ−Ｑに基づいて入力データＤＩＮを分析して、誤差信号ＶＥを発生させる。例えば、前記図１に示すように、データサンプリング回路１１１、エッジサンプリング回路１１２及び位相検出回路１１３の協調動作により、データ信号ＳＤとエッジ信号ＳＥとの間の位相差に基づいて誤差信号ＶＥを発生させる。
ステップＳ４２０において、ループフィルタ回路システム１２０は、誤差信号ＶＥに基づいて調整信号ＶＡを更新して位相回転器回路システム１３０に出力する。ステップＳ４３０において、位相回転器回路システム１３０は、調整信号ＶＡが更新される場合に調整信号ＶＡ及び複数の制限値Ｔ１〜Ｔ４に基づいて複数の回転信号ＳＲ１〜ＳＲ４を調整する。
例えば、前記図２〜図３に示すように、複数のサイクルＰ１〜Ｐ４内で、更新された調整信号ＶＡに対応し、複数の計数回路１３１〜１３４は、複数の位相区間に対応する複数の回転信号ＳＲ１〜ＳＲ４を発生させる。
ステップＳ４４０において、マルチプレクサ回路システム１４０は、複数のクロック信号ＣＬＫ１〜ＣＬＫ４に基づいて複数の回転信号ＳＲ１〜ＳＲ４における１つを位相制御信号ＳＰＣとして出力する。例えば、前記図３に示すように、サイクルＰ２内で、マルチプレクサ回路システム１４０は、複数のクロック信号ＣＬＫ１〜ＣＬＫ４に基づいて順に回転信号ＳＲ１、回転信号ＳＲ２及び回転信号ＳＲ３を位相制御信号ＳＰＣとして出力することができる。
ステップＳ４５０において、位相補間回路システム１５０は、位相制御信号ＳＰＣ及び複数のクロック信号ＣＫに基づいてクロック信号ＣＬＫ−ＩとＣＬＫ−Ｑとの位相を調整する。
上記位相制御方法４００の複数の工程は、例示だけであり、この例示の順序で実施されることに限定されない。本願の実施形態の動作範囲から逸脱しない限り、位相制御方法４００による様々な動作は、適切に追加、置換、省略、又は異なる順序で実行されてもよい。
以上をまとめると、本願に提供されたクロックデータリカバリ装置とその位相制御方法は、低い周波数で動作する位相回転器を使用して、位相補間回路を制御して高速のクロック信号を発生させることができる。このように、実作上の回路に対する要求を低減することができる。同時に、位相補間回路システムは、クロック信号がスパイクの影響を受けないように、所望の位相区間に徐々に調整されてよい。また、本願に提供された位相制御方法は、関連回路の設置を調整することで、より広い位相制御範囲を提供することができる。
本願の実施形態を前述の通りに開示したが、これは、本願を限定するものではなく、当業者であれば、本願の精神と範囲から逸脱しない限り、多様の変更や修飾を加えてもよく、従って、本願の保護範囲は、後の特許請求の範囲で指定した内容を基準とするものである。
本願の上記及び他の目的、特徴、メリット及び実施例をより分かりやすくするための、添付図面の符号の説明は以下の通りである。
１００ クロックデータリカバリ装置
１２０ ループフィルタ回路システム
１４０ マルチプレクサ回路システム
ＣＬＫ−Ｉ、ＣＬＫ−Ｑ、ＣＬＫ１〜ＣＬＫ４ クロック信号
ＣＫ クロック信号
ＶＥ 誤差信号
１１２ エッジサンプリング回路
ＳＤ データ信号
Ｔ１〜Ｔ４ 制限値
ＶＡ 調整信号
Ｆ１ フィードバック信号値
２０２ 減算器
ＳＶ１、＋３、＋２、０、＋１、１ 信号値
ＴＤ 予定時間
Ｓ４１０、Ｓ４２０、Ｓ４５０、Ｓ４３０、Ｓ４４０ ステップ
２０４ 計数器
１１０ データ分析回路システム
１３０ 位相回転器回路システム
１５０ 位相補間回路システム
ＤＩＮ 入力データ
１１１ データサンプリング回路
１１３ 位相検出回路
ＳＥ エッジ信号
ＳＲ１〜ＳＲ４ 回転信号
１３１〜１３４ 計数回路
ＳＰＣ 位相制御信号
２０１ リミッター
２０３ 加算器
Ｐ１〜Ｐ４ サイクル
４００ 位相制御方法
ＴＲ１ トリガ信号

Claims (8)

  1. 第１のクロック信号と第２のクロック信号に基づいて入力データを分析して、誤差信号を発生させるためのデータ分析回路システムと、
    前記誤差信号に基づいて調整信号を更新するためのループフィルタ回路システムと、
    前記調整信号が更新される場合に前記調整信号及び複数の制限値に基づいて複数の回転信号を調整することに用いられ、前記回転信号がそれぞれ複数の異なる位相区間に対応する位相回転器回路システムと、
    複数の第３のクロック信号に基づいて前記回転信号の１つを位相制御信号として出力するためのマルチプレクサ回路システムと、
    前記位相制御信号及び複数の第４のクロック信号に基づいて前記第１のクロック信号と前記第２のクロック信号を調整することに用いられ、前記第３のクロック信号の位相が互いに異なり、且つ前記第４のクロック信号の位相が互いに異なる位相補間回路システムと、
    を備え、
    前記位相回転器回路システムは、前記調整信号及び前記制限値に基づいて前記回転信号を調整するための複数の計数回路を備え、
    且つ前記計数回路は、前記制限値における第１の制限値と前記調整信号の前回信号値及び現在信号値に基づいて前記回転信号における第１の回転信号を調整するための第１の計数回路を含む、
    クロックデータリカバリ装置。
  2. 前記第１の計数回路は、
    前記第１の制限値と前記調整信号の前記現在信号値とを比較して前記第１の制限値又は前記調整信号の前記現在信号値を第１の信号値として出力するためのリミッターと、
    調整信号の前記前回信号値が前記第１の制限値よりも大きい場合に前記調整信号の前記前回信号値から前記第１の制限値を減算してフィードバック信号値を発生させるための減算器と、
    前記フィードバック信号値と前記第１の信号値を加算してトリガ信号として出力するための加算器と、
    前記トリガ信号に基づいて計数操作を１回又は複数回行って、前記第１の回転信号を発生させるための計数器と、
    を含む請求項１に記載のクロックデータリカバリ装置。
  3. 前記リミッターは、前記調整信号の前記現在信号値が前記第１の制限値よりも小さく又はそれに等しい場合、前記調整信号の前記現在信号値を前記第１の信号値として出力するが、前記調整信号が前記第１の制限値よりも大きい場合、前記第１の制限値を前記第１の信号値として出力する請求項２に記載のクロックデータリカバリ装置。
  4. 前記第３のクロック信号の周波数は、前記第４のクロック信号の周波数よりも低い請求項１〜３の何れか１項に記載のクロックデータリカバリ装置。
  5. 前記調整信号が更新される場合、前記マルチプレクサ回路システムは、前記第３のクロック信号に基づいて前記回転信号における前記一つを選別して、次第に前記位相制御信号を更新する請求項１〜３の何れか１項に記載のクロックデータリカバリ装置。
  6. 第１のクロック信号と第２のクロック信号に基づいて入力データを分析して、誤差信号を発生させる工程と、
    前記誤差信号に基づいて調整信号を更新する工程と、
    前記調整信号が更新される場合、複数の計数回路が前記調整信号及び複数の制限値に基づいて複数の回転信号を調整し、前記回転信号がそれぞれ複数の異なる位相区間に対応する工程と、
    複数の第３のクロック信号に基づいて前記回転信号の１つを位相制御信号として出力する工程と、
    前記位相制御信号及び複数の第４のクロック信号に基づいて前記第１のクロック信号と前記第２のクロック信号を補間し、前記第３のクロック信号の位相が互いに異なり、且つ前記第４のクロック信号の位相が互いに異なる工程と、
    を備え、
    前記回転信号を調整する工程は、
    前記計数回路における第１の計数回路が前記制限値における第１の制限値と前記調整信号の前回信号値及び現在信号値に基づいて前記回転信号における第１の回転信号を調整する工程を含む、
    位相制御方法。
  7. 前記第１の回転信号を調整する工程は、
    前記第１の計数回路のリミッターにより前記第１の制限値と前記調整信号の前記現在信号値とを比較して、前記第１の制限値又は前記調整信号の前記現在信号値を第１の信号値として出力する工程と、
    調整信号の前記前回信号値が前記第１の制限値よりも大きい場合、前記第１の計数回路の減算器により前記調整信号の前記前回信号値から前記第１の制限値を減算してフィードバック信号値を発生させる工程と、
    前記第１の計数回路の加算器により前記フィードバック信号値と前記第１の信号値を加算してトリガ信号として出力する工程と、
    前記第１の計数回路の計数器が前記トリガ信号に基づいて計数操作を１回又は複数回行って、前記第１の回転信号を発生させる工程と、
    を含む請求項６に記載の位相制御方法。
  8. 前記リミッターは、前記調整信号の前記現在信号値が前記第１の制限値よりも小さく又はそれに等しい場合、前記調整信号の前記現在信号値を前記第１の信号値として出力するが、前記調整信号が前記第１の制限値よりも大きい場合、前記第１の制限値を前記第１の信号値として出力する請求項７に記載の位相制御方法。
JP2018169047A 2018-06-14 2018-09-10 クロックデータリカバリ装置と位相制御方法 Active JP6643622B2 (ja)

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
TW107120572 2018-06-14
TW107120572A TWI672035B (zh) 2018-06-14 2018-06-14 時脈資料回復裝置與相位控制方法

Publications (2)

Publication Number Publication Date
JP2019220937A JP2019220937A (ja) 2019-12-26
JP6643622B2 true JP6643622B2 (ja) 2020-02-12

Family

ID=67394019

Family Applications (1)

Application Number Title Priority Date Filing Date
JP2018169047A Active JP6643622B2 (ja) 2018-06-14 2018-09-10 クロックデータリカバリ装置と位相制御方法

Country Status (3)

Country Link
US (1) US10367634B1 (ja)
JP (1) JP6643622B2 (ja)
TW (1) TWI672035B (ja)

Families Citing this family (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10637637B2 (en) * 2018-09-24 2020-04-28 Qualcomm Incorporated Fixing dead-zone in clock data recovery circuits
JP2020141203A (ja) * 2019-02-27 2020-09-03 キオクシア株式会社 クロック再生回路及び受信装置
US11580048B1 (en) * 2019-03-18 2023-02-14 Cadence Designs Systems, Inc. Reference voltage training scheme
TWI743791B (zh) * 2020-05-18 2021-10-21 瑞昱半導體股份有限公司 多晶片系統、晶片與時脈同步方法
TWI739571B (zh) 2020-08-28 2021-09-11 崛智科技有限公司 時脈資料回復電路

Family Cites Families (10)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7050522B2 (en) * 2000-05-26 2006-05-23 International Business Machines Corporation Phase rotator and data recovery receiver incorporating said phase rotator
US6927611B2 (en) * 2003-10-29 2005-08-09 International Business Machines Corporation Semidigital delay-locked loop using an analog-based finite state machine
KR100633774B1 (ko) * 2005-08-24 2006-10-16 삼성전자주식회사 넓은 위상 여유를 가지는 클럭 및 데이터 리커버리 회로
US7760116B2 (en) * 2008-10-20 2010-07-20 Chrontel, Inc Balanced rotator conversion of serialized data
US8331514B2 (en) * 2010-04-16 2012-12-11 Taiwan Semiconductor Manufacturing Company, Ltd. Digital second-order CDR circuits
US8995597B2 (en) * 2010-04-16 2015-03-31 Taiwan Semiconductor Manufacturing Company, Ltd. Digital second-order CDR circuits
TWI519119B (zh) * 2014-04-17 2016-01-21 創意電子股份有限公司 時脈資料回復電路與方法
US9590640B1 (en) * 2015-12-16 2017-03-07 Realtek Semiconductor Corporation Clock and data recovery apparatus and method of the same
KR102501200B1 (ko) * 2016-02-15 2023-02-21 에스케이하이닉스 주식회사 클럭 데이터 복구 회로, 클럭 데이터 복구 방법 및 그를 포함하는 집적 회로
US10374785B2 (en) * 2016-12-27 2019-08-06 Intel Corporation Clock phase adjustment using clock and data recovery scheme

Also Published As

Publication number Publication date
TW202002561A (zh) 2020-01-01
US10367634B1 (en) 2019-07-30
TWI672035B (zh) 2019-09-11
JP2019220937A (ja) 2019-12-26

Similar Documents

Publication Publication Date Title
JP6643622B2 (ja) クロックデータリカバリ装置と位相制御方法
JP4987914B2 (ja) 位相補間制御装置
WO2012102258A1 (ja) 判定帰還型等化器
US20030132790A1 (en) Using a push/pull buffer to improve delay locked loop performance
JP2007067573A (ja) クロックアンドデータリカバリ回路
JP5086014B2 (ja) データリカバリ方法およびデータリカバリ回路
JP2007215213A (ja) 多相クロックを生成するためのシステム及び方法
JP2008066879A (ja) オーバーサンプリング回路及びオーバーサンプリング方法
JP3619466B2 (ja) 半導体装置
WO2010070830A1 (ja) クロック分周回路、及びクロック分周方法
TWI601404B (zh) 時脈資料回復裝置與方法
US8130048B2 (en) Local oscillator
EP1701444A1 (en) Method and apparatus for detecting linear phase error
US7643599B2 (en) Method and apparatus for detecting linear phase error
US9685962B2 (en) Clock data recovery apparatus and method and phase detector
KR20100129017A (ko) 지연 동기 루프 및 이를 포함하는 전자 장치
CN110611496B (zh) 时脉数据回复装置与相位控制方法
US7127021B2 (en) Interleaved pulse-extended phase detector
JP6622011B2 (ja) クロックアンドデータリカバリ回路およびその信号処理方法
US11646742B1 (en) Increased phase interpolator linearity in phase-locked loop
JPH03240336A (ja) ビット位相同期回路
JP4086568B2 (ja) 位相比較回路
JP5515920B2 (ja) Ｄｐｌｌ回路
KR20050115703A (ko) 반도체 메모리 장치의 클럭신호 발생회로 및 클럭신호발생방법
US6400194B1 (en) Synchronous feedback digital circuit having a minimized switching power loss

Legal Events

Date Code Title Description
A621 Written request for application examination

Free format text: JAPANESE INTERMEDIATE CODE: A621

Effective date: 20180910

A977 Report on retrieval

Free format text: JAPANESE INTERMEDIATE CODE: A971007

Effective date: 20190826

A131 Notification of reasons for refusal

Free format text: JAPANESE INTERMEDIATE CODE: A131

Effective date: 20190830

A521 Request for written amendment filed

Free format text: JAPANESE INTERMEDIATE CODE: A523

Effective date: 20191115

TRDD Decision of grant or rejection written
A01 Written decision to grant a patent or to grant a registration (utility model)

Free format text: JAPANESE INTERMEDIATE CODE: A01

Effective date: 20191129

A61 First payment of annual fees (during grant procedure)

Free format text: JAPANESE INTERMEDIATE CODE: A61

Effective date: 20191206

R150 Certificate of patent or registration of utility model

Ref document number: 6643622

Country of ref document: JP

Free format text: JAPANESE INTERMEDIATE CODE: R150

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250

R250 Receipt of annual fees

Free format text: JAPANESE INTERMEDIATE CODE: R250