TWI739571B - 時脈資料回復電路 - Google Patents

時脈資料回復電路 Download PDF

Info

Publication number
TWI739571B
TWI739571B TW109129564A TW109129564A TWI739571B TW I739571 B TWI739571 B TW I739571B TW 109129564 A TW109129564 A TW 109129564A TW 109129564 A TW109129564 A TW 109129564A TW I739571 B TWI739571 B TW I739571B
Authority
TW
Taiwan
Prior art keywords
circuit
voltage
sampling phase
phase detection
clock
Prior art date
Application number
TW109129564A
Other languages
English (en)
Other versions
TW202209842A (zh
Inventor
陳世豪
陳秋榜
謝文斌
李泰成
劉恆瑞
Original Assignee
崛智科技有限公司
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 崛智科技有限公司 filed Critical 崛智科技有限公司
Priority to TW109129564A priority Critical patent/TWI739571B/zh
Priority to US17/115,813 priority patent/US11201722B1/en
Application granted granted Critical
Publication of TWI739571B publication Critical patent/TWI739571B/zh
Publication of TW202209842A publication Critical patent/TW202209842A/zh

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/0807—Details of the phase-locked loop concerning mainly a recovery circuit for the reference signal
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • H03L7/087—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal using at least two phase detectors or a frequency and phase detector in the loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
    • H04L7/00—Arrangements for synchronising receiver with transmitter
    • H04L7/02—Speed or phase control by the received code signals, the signals containing no special synchronisation information
    • H04L7/033—Speed or phase control by the received code signals, the signals containing no special synchronisation information using the transitions of the received signal to control the phase of the synchronising-signal-generating means, e.g. using a phase-locked loop
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/06—Phase locked loops with a controlled oscillator having at least two frequency control terminals

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Networks & Wireless Communication (AREA)
  • Signal Processing (AREA)
  • Stabilization Of Oscillater, Synchronisation, Frequency Synthesizers (AREA)

Abstract

一種時脈資料回復電路包含一第一取樣相位偵測濾波電路系統、一頻率偵測電路、一電流源電路、一頻帶控制電路以及一壓控震盪器。第一取樣相位偵測濾波電路系統用以依據一對資料以及一第一組時脈訊號產生一第一電壓。頻率偵測電路用以依據該對資料以及第一組時脈訊號產生一上升控制訊號以及一下降控制訊號。電流源電路用以依據上升控制訊號以及下降控制訊號產生第一電壓。頻帶控制電路用以依據第一電壓產生一頻帶控制訊號。壓控震盪器用以依據頻帶控制訊號以及第一電壓調整第一組時脈訊號。

Description

時脈資料回復電路
本揭示中所述實施例內容是有關於一種時脈資料回復技術，特別關於一種具有較簡單電路架構的時脈資料回復電路。
隨著通訊技術的發展，通訊系統的運作速度越來越快。基於一些因素，資料在傳輸過程中可能會引入雜訊或抖動。為了確保接收端裝置能夠正確地接收到資料，一般可在接收端裝置中設置時脈資料回復(clock and data recovery，CDR)電路。
然而，現有的時脈資料回復電路的電路架構較為複雜，以致其需要較大的電路布局空間。
本揭示之一些實施方式是關於一種時脈資料回復電路。時脈資料回復電路包含一第一取樣相位偵測濾波電路系統、一頻率偵測電路、一電流源電路、一頻帶控制電路以及一壓控震盪器。第一取樣相位偵測濾波電路系統用以依據一對資料以及一第一組時脈訊號產生一第一電壓。頻率偵測電路用以依據該對資料以及第一組時脈訊號產生一上升控制訊號以及一下降控制訊號。電流源電路用以依據上升控制訊號以及下降控制訊號產生第一電壓。頻帶控制電路用以依據第一電壓產生一頻帶控制訊號。壓控震盪器用以依據頻帶控制訊號以及第一電壓調整第一組時脈訊號。
綜上所述，在本揭示的時脈資料回復電路中，取樣相位偵測電路與濾波電路之間毋需設置電荷幫浦(charge pump)。據此，可達到簡化電路的功效。
本文所使用的所有詞彙具有其通常的意涵。上述之詞彙在普遍常用之字典中之定義，在本揭示的內容中包含任一於此討論的詞彙之使用例子僅為示例，不應限制到本揭示之範圍與意涵。同樣地，本揭示亦不僅以於此說明書所示出的各種實施例為限。
於本文中，除非內文中對於冠詞有所特別限定，否則『一』與『該』可泛指單一個或多個。將進一步理解的是，本文中所使用之『包含』、『包括』、『具有』及相似詞彙，指明其所記載的特徵、區域、整數、步驟、操作、元件與/或組件，但不排除其所述或額外的其一個或多個其它特徵、區域、整數、步驟、操作、元件、組件，與/或其中之群組。
於本文中，用語『電路系統(circuitry)』泛指包含一或多個電路(circuit)所形成的單一系統。用語『電路』泛指由一或多個電晶體與/或一或多個主被動元件按一定方式連接以處理訊號的物件。
本文所使用的用詞『耦接』亦可指『電性耦接』，且用詞『連接』亦可指『電性連接』。『耦接』及『連接』亦可指二個或多個元件相互配合或相互互動。
參考第1圖。第1圖是依照本揭示一些實施例所繪示的時脈資料回復電路100的示意圖。在一些實施例中，一通訊系統包含一傳輸端裝置以及一接收端裝置，且時脈資料回復電路100可設置於此接收端裝置中。藉由配置時脈資料回復電路100，即使資料在傳輸過程中引入了雜訊或抖動，接收端裝置仍可正確地接收到來自傳輸端裝置的資料。
以第1圖示例而言，時脈資料回復電路100包含取樣相位偵測濾波電路系統110、取樣相位偵測濾波電路系統120、頻率偵測電路130、電流源電路140、頻帶控制電路150以及壓控震盪器(voltage controlled oscillator，VCO)160。
取樣相位偵測濾波電路系統110包含取樣相位偵測電路111以及濾波電路112。取樣相位偵測電路111用以接收一對資料DATA+以及DATA-以及第一組時脈訊號+CLK1以及-CLK1。取樣相位偵測電路111依據該對資料DATA+以及DATA-以及第一組時脈訊號+CLK1以及-CLK1產生偵測訊號VX。濾波電路112直接耦接取樣相位偵測電路111，以依據偵測訊號VX產生第一電壓VP。
取樣相位偵測濾波電路系統120包含取樣相位偵測電路121以及濾波電路122。取樣相位偵測電路121用以接收資料DATA+以及DATA-以及第二組時脈訊號+CLK2以及-CLK2。取樣相位偵測電路121依據該對資料DATA+以及DATA-以及第二組時脈訊號+CLK2以及-CLK2產生偵測訊號VY。濾波電路122直接耦接取樣相位偵測電路121，以依據偵測訊號VY產生第二電壓VN。
頻率偵測電路130耦接壓控震盪器160且用以接收資料DATA+以及DATA-、第一組時脈訊號+CLK1以及-CLK1以及第二組時脈訊號+CLK2以及-CLK2，以依據此些訊號產生上升控制訊號UP以及下降控制訊號DN。在一些實施例中，頻率偵測電路130是以全速率(full-rate)頻率偵測器實現。
電流源電路140耦接頻率偵測電路130且用以接收上升控制訊號UP以及下降控制訊號DN，以依據上升控制訊號UP以及下降控制訊號DN產生第一電壓VP以及第二電壓VN。
頻帶控制電路150耦接電流源電路140且用以接收調整電壓VP以及VN，以依據第一電壓VP以及第二電壓VN產生頻帶控制訊號BCT以及重置訊號RST。
壓控震盪器160直接耦接濾波電路112、濾波電路122以及頻帶控制電路150。壓控震盪器160用以接收第一電壓VP、第二電壓VN以及頻帶控制訊號BCT，以依據第一電壓VP、第二電壓VN以及頻帶控制訊號BCT調整第一組時脈訊號+CLK1以及-CLK1以及第二組時脈訊號+CLK2以及-CLK2，其中頻帶控制訊號BCT的目的為調整壓控震盪器160的頻帶。舉例而言，當第一電壓VP大於一第一門檻值，頻帶控制訊號BCT可用以將壓控震盪器160的頻帶往上調一階。當第二電壓VN小於一第二門檻值(第二門檻值小於第一門檻值)，頻帶控制訊號BCT可用以將壓控震盪器160的頻帶往下調一階。
據此，時脈資料回復電路100可依據調整後第一組時脈訊號+CLK1以及-CLK1以及第二組時脈訊號+CLK2以及-CLK2取樣資料DATA+以及DATA-，以確保時脈資料回復電路100能夠正確地接收到資料。舉例而言，時脈資料回復電路100可更包含一正反器，且此正反器可依據調整後的時脈訊號+CLK1對資料DATA+進行取樣，以得到正確的接收資料。
在一些實施例中，壓控震盪器160更耦接開關M1。開關M1用以接收重置電壓VCM且開關M1受重置訊號RST控制而導通或截止。舉例而言，當開關M1受重置訊號RST控制而導通時，開關M1將重置電壓VCM傳給壓控震盪器160，以使壓控震盪器160依據重置電壓VCM重置至初始值。
關於上述運作，頻率偵測電路130、電流源電路140以及頻帶控制電路150的主要功能為粗調鎖頻。而取樣相位偵測濾波電路系統110以及120以及壓控震盪器160的主要功能則為細調鎖相。
另一方面，以第1圖示例而言，時脈資料回復電路100包含兩個取樣相位偵測濾波電路系統110以及120。於此要特別說明的是，第1圖中取樣相位偵測濾波電路系統的數量僅用以示例的目的。各種適用的數量皆在本揭示的範圍中。舉例而言，在一些其他的實施例中，時脈資料回復電路100可僅包含一個取樣相位偵測濾波電路系統(例如：僅包含取樣相位偵測濾波電路系統110)，或包含超過兩個取樣相位偵測濾波電路系統。
在一些相關技術中，取樣相位偵測電路與濾波電路之間會設置電荷幫浦(charge pump)。在這些相關技術中，會有電路架構較複雜以及需要較大電路布局空間的問題。
相較於上述該些相關技術，在本揭示的時脈資料回復電路100中，取樣相位偵測電路111與濾波電路112之間未設置電荷幫浦。相似地，取樣相位偵測電路121與濾波電路122之間亦未設置電荷幫浦。據此，可簡化電路架構且可節省電路布局空間。
另外，在一些相關技術中，時脈資料回復電路需先自電壓域轉至電流域，再自電流域轉回電壓域。
相較於上述該些相關技術，本揭示的時脈資料回復電路100並未自電壓域轉至電流域。據此，同樣可簡化電路架構且可節省電路布局空間。
參考第2圖。第2圖是依照本揭示一些實施例所繪示的時脈資料回復電路200的示意圖。以第2圖示例而言，時脈資料回復電路200包含取樣相位偵測濾波電路系統210、取樣相位偵測濾波電路系統220、頻率偵測電路230、電流源電路240、頻帶控制電路250、壓控震盪器260以及開關M2-M3。
在運作上，取樣相位偵測濾波電路系統210用以接收該對資料DATA+以及DATA-以及第一組時脈訊號+CLK1以及-CLK1，以依據該對資料DATA+以及DATA-以及第一組時脈訊號+CLK1以及-CLK1產生第一電壓VP。取樣相位偵測濾波電路系統220用以接收該對資料DATA+以及DATA-以及第二組時脈訊號+CLK2以及-CLK2，以依據該對資料DATA+以及DATA-以及第二組時脈訊號+CLK2以及-CLK2產生第二電壓VN。
取樣相位偵測濾波電路系統210、開關M2以及壓控震盪器260的第一輸入端耦接於節點N1。取樣相位偵測濾波電路系統220、開關M3以及壓控震盪器260的第二輸入端耦接於節點N2。壓控震盪器260用以依據第一電壓VP以及第二電壓VN產生第一組時脈訊號+CLK1以及-CLK1以及第二組時脈訊號+CLK2以及-CLK2。
頻率偵測電路230耦接壓控震盪器260且用以接收資料DATA+以及DATA-、第一組時脈訊號+CLK1以及-CLK1以及第二組時脈訊號+CLK2以及-CLK2，以依據此些訊號產生上升控制訊號UP以及下降控制訊號DN。電流源電路240包含兩組電流源串，其中一組電流源串用以依據上升控制訊號UP以及下降控制訊號DN產生第一電壓VP，另一組電流源串用以依據上升控制訊號UP以及下降控制訊號DN產生第二電壓VN。
頻帶控制電路250包含驅動電路251以及驅動電路252。驅動電路251用以依據第一電壓VP以及第二電壓VN產生驅動訊號DS。驅動電路252用以依據驅動訊號DS產生頻帶控制訊號BCT以及重置訊號RST。頻帶控制訊號BCT可用以調整壓控震盪器260的頻帶。
重置訊號RST可用以重置壓控震盪器260。舉例而言，開關M2-M3用以接收重置電壓VCM且開關M2-M3受重置訊號RST控制而導通或截止。舉例而言，當開關M2-M3受重置訊號RST控制而導通時，開關M2-M3將重置電壓VCM傳給壓控震盪器260，以使壓控震盪器260依據重置電壓VCM重置至初始值。
參考第3圖。第3圖是依照本揭示一些實施例所繪示的取樣相位偵測濾波電路系統310的示意圖。在一些實施例中，取樣相位偵測濾波電路系統310可用以實現第1圖中的取樣相位偵測濾波電路系統110以及120，也可用以實現第2圖中的取樣相位偵測濾波電路系統210以及220。
以下以取樣相位偵測濾波電路系統310用來實現第1圖中的取樣相位偵測濾波電路系統110為例進行說明，但本揭示不以此為限。
以第3圖示例而言，取樣相位偵測濾波電路系統310包含取樣相位偵測電路311以及濾波電路312。取樣相位偵測電路311用以依據資料DATA+以及資料DATA-以及第一組時脈訊號+CLK1以及-CLK1產生偵測訊號VX。濾波電路312用以依據偵測訊號VX產生第一電壓VP。
舉例而言，取樣相位偵測電路311包含傳輸閘T1-T4以及電容C1-C3。傳輸閘T1用以接收時脈訊號+CLK1，且傳輸閘T3用以接收時脈訊號-CLK1。傳輸閘T1-T4的各者用以接收資料DATA+以及資料DATA-。電容C1-C2耦接於傳輸閘T1與傳輸閘T2之間。電容C3耦接於傳輸閘T3與傳輸閘T4之間。傳輸閘T2以及傳輸閘T4直接耦接濾波電路312。濾波電路312包含電阻R1以及電容C4，以形成低通濾波器。
上述關於取樣相位偵測濾波電路系統310的實現方式僅用以示例，取樣相位偵測濾波電路系統310的各種實現方式皆在本揭示的範圍中。
綜上所述，在本揭示的時脈資料回復電路中，取樣相位偵測電路與濾波電路之間毋需設置電荷幫浦。據此，可達到簡化電路的功效。
各種功能性元件和方塊已於此公開。對於本技術領域具通常知識者而言，功能方塊可由電路(不論是專用電路，或是於一或多個處理器及編碼指令控制下操作的通用電路)實現，其一般而言包含用以相應於此處描述的功能及操作對電氣迴路的操作進行控制之電晶體或其他電路元件。進一步地理解，一般而言電路元件的具體結構與互連，可由編譯器(compiler)，例如暫存器傳遞語言(Register Transfer Language，RTL)編譯器決定。暫存器傳遞語言編譯器對與組合語言代碼(assembly language code)相當相似的指令碼(script)進行操作，將指令碼編譯為用於佈局或製作最終電路的形式。
雖然本揭示已以實施方式揭示如上，然其並非用以限定本揭示，任何本領域具通常知識者，在不脫離本揭示之精神和範圍內，當可作各種之更動與潤飾，因此本揭示之保護範圍當視後附之申請專利範圍所界定者為準。
100,200:時脈資料回復電路
110,120,210,220,310:取樣相位偵測濾波電路系統
111,121,311:取樣相位偵測電路
112,122,312:濾波電路
130,230:頻率偵測電路
140,240:電流源電路
150,250:頻帶控制電路
160,260:壓控震盪器
251:驅動電路
252:控制器
DATA+,DATA-,:資料
+CLK1,-CLK1,+CLK2,-CLK2:時脈訊號
VX,VY:偵測訊號
VP:第一電壓
VN:第二電壓
UP:上升控制訊號
DN:下降控制訊號
BCT:頻帶控制訊號
RST:重置訊號
M1,M2,M3:開關
VCM:重置電壓
N1,N2:節點
DS:驅動訊號
T1,T2,T3,T4:傳輸閘
C1,C2,C3,C4:電容
R1:電阻
為讓本揭示之上述和其他目的、特徵、優點與實施例能夠更明顯易懂，所附圖式之說明如下： 第1圖是依照本揭示一些實施例所繪示的一時脈資料回復電路的示意圖； 第2圖是依照本揭示一些實施例所繪示的一時脈資料回復電路的示意圖；以及 第3圖是依照本揭示一些實施例所繪示的一取樣相位偵測濾波電路系統的示意圖。
100:時脈資料回復電路
110,120:取樣相位偵測濾波電路系統
111,121:取樣相位偵測電路
112,122:濾波電路
130:頻率偵測電路
140:電流源電路
150:頻帶控制電路
160:壓控震盪器
DATA+,DATA-:資料
+CLK1,-CLK1,+CLK2,-CLK2:時脈訊號
VX,VY:偵測訊號
VP:第一電壓
VN:第二電壓
UP:上升控制訊號
DN:下降控制訊號
BCT:頻帶控制訊號
RST:重置訊號
M1:開關
VCM:重置電壓

Claims (9)

  1. 一種時脈資料回復電路，包含：一第一取樣相位偵測濾波電路系統，用以依據一對資料以及一第一組時脈訊號產生一第一電壓且包含一第一取樣相位偵測電路以及一第一濾波電路，其中該第一濾波電路直接耦接該第一取樣相位偵測電路；一第二取樣相位偵測濾波電路系統，用以依據該對資料以及一第二組時脈訊號產生一第二電壓且包含一第二取樣相位偵測電路以及一第二濾波電路，其中該第二濾波電路直接耦接該第二取樣相位偵測電路；一頻率偵測電路，用以依據該對資料、該第一組時脈訊號以及該第二組時脈訊號產生一上升控制訊號以及一下降控制訊號；一電流源電路，用以依據該上升控制訊號以及該下降控制訊號產生該第一電壓以及該第二電壓；一頻帶控制電路，用以依據該第一電壓以及該第二電壓產生一頻帶控制訊號；以及一壓控震盪器，用以依據該頻帶控制訊號、該第一電壓以及該第二電壓調整該第一組時脈訊號以及該第二組時脈訊號。
  2. 如請求項1所述的時脈資料回復電路，其中該第一取樣相位偵測電路用以依據該對資料以及該第一組時脈訊號產生一第一偵測訊號，且該第一濾波電路用以依 據該第一偵測訊號產生該第一電壓。
  3. 如請求項1所述的時脈資料回復電路，其中該第一濾波電路直接耦接該壓控震盪器。
  4. 如請求項1所述的時脈資料回復電路，其中該第二取樣相位偵測電路用以依據該對資料以及該第二組時脈訊號產生一第二偵測訊號，且該第二濾波電路用以依據該第二偵測訊號產生該第二電壓。
  5. 如請求項1所述的時脈資料回復電路，其中該第二濾波電路直接耦接該壓控震盪器。
  6. 如請求項1所述的時脈資料回復電路，其中該頻帶控制電路包含：一驅動電路，用以依據該第一電壓以及該第二電壓產生一驅動訊號；以及一控制器，用以依據該驅動訊號產生該頻帶控制訊號以及一重置訊號，其中該重置訊號用以重置該壓控震盪器。
  7. 如請求項1所述的時脈資料回復電路，其中該第一取樣相位偵測電路或該第二取樣相位偵測電路包含： 一第一傳輸閘；一第二傳輸閘，其中一第一電容以及一第二電容耦接於該第一傳輸閘與該第二傳輸閘之間；一第三傳輸閘；以及一第四傳輸閘，其中一第三電容耦接於該第三傳輸閘與該第四傳輸閘之間，其中該第二傳輸閘與該第四傳輸閘直接耦接該第一濾波電路或該第二濾波電路。
  8. 如請求項7所述的時脈資料回復電路，其中該第一濾波電路或該第二濾波電路包含一電阻以及一第四電容，以形成一低通濾波器。
  9. 如請求項1所述的時脈資料回復電路，其中該頻率偵測電路為一全速率頻率偵測器。
TW109129564A 2020-08-28 2020-08-28 時脈資料回復電路 TWI739571B (zh)

Priority Applications (2)

Application Number Priority Date Filing Date Title
TW109129564A TWI739571B (zh) 2020-08-28 2020-08-28 時脈資料回復電路
US17/115,813 US11201722B1 (en) 2020-08-28 2020-12-09 Clock and data recovery circuit

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
TW109129564A TWI739571B (zh) 2020-08-28 2020-08-28 時脈資料回復電路

Publications (2)

Publication Number Publication Date
TWI739571B true TWI739571B (zh) 2021-09-11
TW202209842A TW202209842A (zh) 2022-03-01

Family

ID=78777999

Family Applications (1)

Application Number Title Priority Date Filing Date
TW109129564A TWI739571B (zh) 2020-08-28 2020-08-28 時脈資料回復電路

Country Status (2)

Country Link
US (1) US11201722B1 (zh)
TW (1) TWI739571B (zh)

Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170964B2 (en) * 2002-08-07 2007-01-30 Broadcom Corporation Transition insensitive timing recovery method and apparatus
US8279992B1 (en) * 2008-11-24 2012-10-02 Nvidia Corporation Adaptive bandwidth clock and data recovery circuit and method
TWI535213B (zh) * 2014-10-15 2016-05-21 創意電子股份有限公司 時脈資料回復電路與方法
US10367634B1 (en) * 2018-06-14 2019-07-30 Global Unichip Corporation Clock and data recovery device and phase control method
TWI681634B (zh) * 2019-02-19 2020-01-01 瑞昱半導體股份有限公司 時脈資料回復電路

Family Cites Families (9)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US5740213A (en) * 1994-06-03 1998-04-14 Dreyer; Stephen F. Differential charge pump based phase locked loop or delay locked loop
US6847789B2 (en) 2000-02-17 2005-01-25 Broadcom Corporation Linear half-rate phase detector and clock and data recovery circuit
US7330058B2 (en) 2005-07-01 2008-02-12 Via Technologies, Inc. Clock and data recovery circuit and method thereof
KR100834393B1 (ko) 2006-10-31 2008-06-04 주식회사 하이닉스반도체 클럭 데이터 복원장치.
US7737743B1 (en) 2008-03-07 2010-06-15 National Semiconductor Corporation Phase-locked loop including sampling phase detector and charge pump with pulse width control
CN103427830B (zh) 2013-08-08 2016-02-03 南京邮电大学 一种具有高锁定范围的半盲型过采样时钟数据恢复电路
TWI637601B (zh) 2017-01-24 2018-10-01 奇景光電股份有限公司 頻帶選擇時脈資料回復電路以及相關方法
US10277389B2 (en) * 2017-04-14 2019-04-30 Analog Devices Global Phase detectors for clock and data recovery
US10425092B2 (en) 2017-07-12 2019-09-24 Oracle International Corporation Subsampling phase frequency detector for a divider-less phase-locked loop

Patent Citations (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7170964B2 (en) * 2002-08-07 2007-01-30 Broadcom Corporation Transition insensitive timing recovery method and apparatus
US8279992B1 (en) * 2008-11-24 2012-10-02 Nvidia Corporation Adaptive bandwidth clock and data recovery circuit and method
TWI535213B (zh) * 2014-10-15 2016-05-21 創意電子股份有限公司 時脈資料回復電路與方法
US10367634B1 (en) * 2018-06-14 2019-07-30 Global Unichip Corporation Clock and data recovery device and phase control method
TWI681634B (zh) * 2019-02-19 2020-01-01 瑞昱半導體股份有限公司 時脈資料回復電路

Also Published As

Publication number Publication date
TW202209842A (zh) 2022-03-01
US11201722B1 (en) 2021-12-14

Similar Documents

Publication Publication Date Title
US7505540B2 (en) Clock recovery method for bursty communications
CN103684436B (zh) 锁相环电路和使用锁相环来生成时钟信号的方法
US8232844B2 (en) Synchronous oscillator, clock recovery apparatus, clock distribution circuit, and multi-mode injection circuit
US8253498B2 (en) Phase locked loop with divider bias control
CN103828240A (zh) 用于控制周期信号的特性的电路和方法
US9172385B2 (en) Timing adjustment circuit and semiconductor integrated circuit device
JP2014140100A (ja) 位相比較回路及びデータ受信装置
US7616071B2 (en) PLL circuit and semiconductor device provided with PLL circuit
CN106603070A (zh) 低杂散快速锁定的锁相环电路
JP4371893B2 (ja) チャージポンプ回路及びこのチャージポンプ回路を用いたｐｌｌ回路
CN103546163A (zh) 串行解串发送器上电源引起的抖动的减少
US11271568B2 (en) Frequency divider circuit, communication circuit, and integrated circuit
TWI739571B (zh) 時脈資料回復電路
US11121851B2 (en) Differential sensing circuit for clock skew calibration relative to reference clock
Rashdan et al. Differential time signaling data-link architecture
US20080111646A1 (en) Regulated supply phase locked loop
TW202135472A (zh) 時脈資料回復裝置與時脈資料回復方法
CN107925639A (zh) 脉冲决策反馈均衡电路
Min et al. A 1.62/2.7 Gbps clock and data recovery with pattern based frequency detector for DisplayPort
Byun et al. 1–5.6 Gb/s CMOS clock and data recovery IC with a static phase offset compensated linear phase detector
Ratan Design of a phase locked loop based clocking circuit for high speed serial link applications
van der Wel et al. A 1.2–6 Gb/s, 4.2 pJ/Bit Clock & Data Recovery Circuit With High Jitter Tolerance in 0.14$\mu $ m CMOS
JP4481884B2 (ja) Ｐｌｌ回路およびｐｌｌ回路を備える半導体装置
KR100557942B1 (ko) 램버스 디램의 위상 검출 회로
Mehta Design and implementation of a phase locked loop for high-speed serial links